JPH05103196A

JPH05103196A - 画像読取装置

Info

Publication number: JPH05103196A
Application number: JP3257568A
Authority: JP
Inventors: Norihiro Yamamoto; 典弘山本; Osamu Takase; 修高瀬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-10-04
Filing date: 1991-10-04
Publication date: 1993-04-23
Anticipated expiration: 2016-08-27
Also published as: JP3203020B2

Abstract

(57)【要約】（修正有）【目的】暗時出力を精度良く補正できる画像読取装置
を提供する。【構成】暗時出力信号のうち感光部がなく転送部のみ
の画素出力の第１ホールド手段１６ａ，１６ｂ、感光部
に光シールドがされている画素出力の第２ホールド手段
１７ａ，１７ｂ、暗時出力信号の正規化手段２１ａ，２
１ｂ、暗時出力信号の第１記憶手段２３ａ，２３ｂ、感
光部に光シールドがされている画素出力を記憶する第２
記憶手段２４ａ，２４ｂ、各画素で発生した暗時出力信
号を生成する第１暗時出力信号生成手段２５ａ，２５
ｂ、光電変換素子５ａ，５ｂから出力される暗時出力信
号を生成する第２暗時出力信号生成手段２６ａ，２６
ｂ，２７ａ，２７ｂと、この出力を画像読取り時の出力
から減ずる減算手段２８ａ，２８ｂと、２つのデータ列
をその原稿画像の端のデータから順に並んだ１つの直列
データ列として出力する並替手段３２とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤラインセンサを
用いた、特に高速、高精細読取りが可能な画像読取装置
に関する。

【０００２】

【従来の技術】近年、高速、高精細な読取りが可能なス
キャナーが望まれてきている。また、微細加工技術の進
歩で高速動作可能なＣＣＤラインセンサ、高密度のＣＣ
Ｄラインセンサが出現している。ＣＣＤラインセンサを
用いた画像読取装置としては、例えば、特公平１−５３
５３８号公報に開示されているように、原稿を複数の領
域に分け、それぞれの領域に対応したラインセンサを主
走査方向に複数個並べて原稿画像を読取る方式が開発さ
れており、これにより画像読取りの読取り速度、読取り
密度を高めようとしている。

【０００３】

【発明が解決しようとする課題】しかし、従来技術であ
る１つのＣＣＤラインセンサを使用する画像読取装置で
は、高速、高精細という点でまだ十分とは言えず、無理
に高速、高精細な読取りを達成しようとすればＣＣＤ駆
動回路、出力信号処理回路が高速動作可能であることが
要求されることになり、コストの面で不利なばかりか読
み出す画素情報の精度も悪くなる恐れがある。また、従
来例では読取ることのできる最大原稿サイズより小さい
原稿を読取る時に、ＣＣＤラインセンサの画素情報のう
ち不要な画素情報を含むすべての画素情報を読み出し、
処理しているため読取り効率が悪くなっている。

【０００４】

【課題を解決するための手段】請求項１記載の発明で
は、原稿を照明する照明光源と、前記原稿からの反射光
を結像する結像手段と、その結像した反射光を光電変換
する２つの光電変換素子と、これら光電変換素子を駆動
する駆動手段と、前記光電変換素子の出力信号を信号処
理する信号処理手段とを備えた画像読取装置において、
前記原稿以外からの反射光を遮光するように前記光電変
換素子の前面に位置して配置された遮光板とを備え、前
記光電変換素子のはじめに読み出される画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される画素に対応する原稿位置
の方向が互いに逆方向とし、原稿領域に対応した画素の
みを読出し１ラインに渡る暗時出力信号のうち感光部が
なく転送部のみの画素の出力部分をホールドする第１ホ
ールド手段と、前記感光部に光シールドがなされている
画素の出力部分をホールドする第２ホールド手段と、こ
れら第１及び第２ホールド手段の出力値を基準として１
ラインに渡る暗時出力信号を正規化する正規化手段と、
その正規化された１ラインに渡る暗時出力信号を記憶す
る第１記憶手段と、感光部に光シールドがなされている
画素の出力を記憶する第２記憶手段と、前記第１記憶手
段の出力と前記第２記憶手段の出力とを乗算し各画素で
発生した暗時出力信号を生成する第１暗時出力信号生成
手段と、この第１暗時出力信号生成手段の出力をもとに
実際に前記光電変換素子から出力される暗時出力信号を
生成する第２暗時出力信号生成手段と、この第２暗時出
力信号生成手段の出力を画像を読取った時の出力から減
ずる減算手段と、原稿画像の中心部分から互いに逆方向
に並列に出力された２つのデータ列をその原稿画像の端
のデータから順に並んだ１つの直列データ列として出力
する並替手段とを前記信号処理手段内に設けた。

【０００５】請求項２記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板とを備え、前記光電変換素子のは
じめに読み出される読取画素に対応する原稿位置が前記
原稿領域の主走査方向のほぼ中央で、かつ、それに続い
て読み出される読取画素に対応する原稿位置の方向が互
いに逆方向とし、原稿領域に対応した画素のみを読出し
１ラインに渡る暗時出力信号を記憶する記憶手段と、感
光部に光シールドがなされている画素の出力をホールド
するホールド手段と、このホールド手段の出力と前記記
憶手段の内容を１ラインに渡り読み出した出力とを乗算
し各画素で発生した暗時出力信号を生成する第１暗時出
力生成手段と、この第１暗時出力生成手段の出力をもと
に実際に前記光電変換素子から出力される暗時出力信号
を生成する第２暗時出力生成手段と、この第２暗時出力
生成手段の出力を画像を読取った時の出力から減ずる減
算手段と、原稿画像の中心部分から互いに逆方向に並列
に出力された２つのデータ列をその原稿画像の端のデー
タから順に並んだ直列データ列として出力する並替手段
とを前記信号処理手段内に設けた。

【０００６】請求項３記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板とを備え、前記光電変換素子のは
じめに読み出される読取画素に対応する原稿位置が前記
原稿領域の主走査方向のほぼ中央で、かつ、それに続い
て読み出される読取画素に対応する原稿位置の方向が互
いに逆方向とし、原稿領域に対応した画素のみを読出し
感光部がなく転送部のみの画素の出力をホールドするホ
ールド手段と、１ラインに渡り白基準板を読取った時の
出力信号のピーク値をホールドするピークホールド手段
と、前記ホールド手段及び前記ピークホールド手段の出
力値を基準として１ラインにわたる白基準板読取り信号
及び画像読取り信号を正規化する第１正規化手段と、こ
の第１正規化手段の出力である正規化された白基準板読
取り信号を１ラインに渡り記憶する記憶手段と、前記第
１正規化手段の出力である正規化された画像読取り信号
を前記記憶手段の内容を１ラインに渡り読出した出力に
より正規化する第２正規化手段と、原稿画像の中心部分
から互いに逆方向に並列に出力された２つのデータ列を
前記原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力する並替手段とを前記信号処理手段内
に設けた。

【０００７】請求項４記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、１ラインに渡る暗時
出力信号のうち感光部がなく転送部のみの画素の出力部
分をホールドする第１ホールド手段と、感光部に光シー
ルドがなされている画素の出力部分をホールドする第２
ホールド手段と、これら第１及び第２ホールド手段の出
力値を基準として１ラインに渡る暗時出力信号を正規化
する正規化手段と、この正規化手段により正規化された
１ラインに渡る暗時出力信号を記憶する第１記憶手段
と、感光部に光シールドがなされている画素の出力を記
憶する第２記憶手段と、この第２記憶手段の出力と前記
第１記憶手段の１ラインに渡り読出した出力とを乗算し
各画素で発生した暗時出力信号を生成する第１暗時出力
信号生成手段と、この第１暗時出力信号生成手段の出力
をもとに実際に前記光電変換素子から出力される暗時出
力信号を生成する第２暗時出力信号生成手段と、この第
２暗時出力信号生成手段の出力を読取った時の出力から
減ずる減算手段と、原稿画像の中心部分から互いに逆方
向に並列に出力された２つのデータ列をその原稿画像の
端のデータから順に並んだ１つの直列データ列として出
力する並替手段とを前記信号処理手段内に設けた。

【０００８】請求項５記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、１ラインに渡る暗時
出力信号を記憶する記憶手段と、感光部に光シールドが
なされている画素の出力をホールドするホールド手段
と、このホールド手段の出力と前記記憶手段の内容を１
ラインに渡り読み出した出力とを乗算し各画素で発生し
た暗時出力信号を生成する第１暗時出力信号生成手段
と、この第１暗時出力信号生成手段の出力をもとに実際
に前記光電変換素子から出力される暗時出力信号を生成
する第２暗時出力信号生成手段と、この第２暗時出力信
号生成手段の出力を画像を読取った時の出力から減ずる
減算手段と、原稿画像の中心部分から互いに逆方向に並
列に出力された２つのデータ列をその原稿画像の端のデ
ータから順に並んだ１つの直列データ列として出力する
並替手段とを前記信号処理手段内に設けた。

【０００９】請求項６記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、感光部がなく転送部
のみの画素の出力をホールドするホールド手段と、１ラ
インに渡り白基準板を読取った時の出力信号のピーク値
をホールドするピークホールド手段と、前記ホールド手
段及び前記ピークホールド手段の出力値を基準として１
ラインに渡る白基準板読取り信号及び画像読取り信号を
正規化する第１正規化手段と、この第１正規化手段の出
力である正規化された白基準板読取り信号を１ラインに
渡り記憶する記憶手段と、前記第１正規化手段の出力で
ある正規化された画像読取り信号を前記記憶手段の内容
を１ラインに渡り読み出した出力により正規化する第２
正規化手段と、原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列をその原稿画像の端の
データから順に並んだ１つの直列データ列として出力す
る並替手段とを前記信号処理手段内に設けた。

【００１０】請求項７記載の発明では、請求項１，３，
４，６記載の発明において、１ラインに渡る暗時出力信
号を２つの光電変換素子から読み出す時の蓄積時間を、
画像読取り時の１ライン当りの蓄積時間に比べ長く設定
するようにした。

【００１１】

【作用】請求項１記載の発明においては、２つの光電変
換素子は駆動手段により独立にかつ同時に駆動され、遮
光板は原稿以外からの反射光を遮光し、前記光電変換素
子から出力される２つの信号は原稿画像のほぼ中心から
出力されしかもその出力方向は逆方向であり原稿画像領
域に対応した画素のみが出力され、また、それら２つの
出力信号は暗時出力補正のため予め記憶しておいた光電
変換素子の受光部がない画素と光シールドされている画
素の出力信号で正規化された１ライン分の暗時出力パタ
ーンと光シールド部分の画素の平均的或いは代表的出力
値とを乗算し各画素で発生した暗時出力を生成し、各画
素の暗時出力から実際に光電変換素子から出力される暗
時出力を生成しその値を光電変換素子の出力値から減算
し、さらに、出力データは原稿画像の端のデータから順
に並んだ１つの直列データ列として並べ替えられる。こ
れにより、光電変換素子を１つだけ用いた場合に比べそ
の光電変換素子の駆動周波数が同じで読取り密度が同じ
場合には、２倍の速度で１ラインを読取ることができ
る。また、光電変換素子の駆動周波数が同じで１ライン
の読取り速度が同じ場合には、２倍の読取り密度で読取
ることができ、１つ前の主走査ラインに残っていた暗時
出力があった場合においても精度良く暗時出力の補正を
行うことができる。さらに、出力データは原稿画像の端
のデータから順に並んだ１つの直列データとして出力さ
れるため、１つの光電変換素子を用いた時と同様の出力
形式で出力データを得ることが可能となる。

【００１２】請求項２記載の発明においては、２つの光
電変換素子は駆動手段により独立にかつ同時に駆動さ
れ、遮光板は原稿以外からの反射光を遮光し、前記光電
変換素子から出力される２つの信号は原稿画像のほぼ中
心から出力されしかもその出力方向は逆方向であり原稿
画像領域に対応した画素のみが出力され、また、その出
力信号は記憶手段から出力された出力値と光シールド部
分の画素の平均的或いは代表的な出力値とを乗算し各画
素で発生した暗時出力を生成し、各画素の暗時出力から
実際に光電変換素子から出力される暗時出力を生成しそ
の値を光電変換素子の出力値から減算し、さらに、出力
データは原稿画像の端のデータから順に並んだ１つの直
列データ列として並べ替えられる。これにより、光電変
換素子を１つ用いた場合に比べ、光電変換素子の駆動周
波数が同じで読取り密度が同じ場合には２倍の速度で１
ラインを読取ることができる。また、光電変換素子の駆
動周波数が同じで１ラインの読取り速度が同じ場合には
２倍の読取り密度で読取ることができ、１つ前の主走査
ラインに残っていた暗時出力があった場合でも精度良く
暗時出力を補正することができる。さらに、出力データ
は原稿画像の端のデータから順に並んだ１つの直列デー
タとして出力されるため、１つの光電変換素子を用いた
時と同様の出力形式で出力データを得ることができる。

【００１３】請求項３記載の発明においては、２つの光
電変換素子は駆動手段により独立にかつ同時に駆動さ
れ、遮光板は原稿以外からの反射光を遮光し、前記光電
変換素子から出力される２つの信号は原稿画像のほぼ中
心から出力されしかもその出力方向は逆方向であり原稿
画像領域に対応した画素のみが出力され、その出力信号
は暗時出力補正がなされ、その後、白基準板読取り信号
を記憶する記憶手段からの出力により画像読取り信号が
正規化され、さらに、出力データは原稿画像の端のデー
タから順に並んだ１つの直列データ列として並べ替えら
れる。これにより、光電変換素子を１つ用いた場合に比
べ、光電変換素子の駆動周波数が同じで読取り密度が同
じ場合には２倍の速度で１ラインを読取ることができ
る。また、光電変換素子の駆動周波数が同じで１ライン
の読取り速度が同じ場合には２倍の読取り密度で読取る
ことができ、１つ前の主走査ラインに残っていた暗時出
力があった場合でも精度良く暗時出力補正を行うことが
できる。さらに、光電変換素子の各画素間に感度バラツ
キがあったような場合や照明光源の強度バラツキがあっ
たような場合においても精度良く画像読取りを行うこと
ができ、しかも、その出力データは原稿画像の端のデー
タから順に並んだ１つの直列データとして出力されるた
め、１つの光電変換素子を用いた時と同様の出力形式で
出力データを得ることが可能となる。

【００１４】請求項４記載の発明においては、２つの光
電変換素子は駆動手段により独立にかつ同時に駆動さ
れ、遮光板は原稿の大きさにより原稿以外からの反射光
を遮光するために遮光板を移動し、照明光源制御手段、
副走査速度制御手段はそれぞれ原稿の大きさにより照明
光源、副走査速度を制御し、２つの光電変換素子から出
力される２つの信号は原稿画像のほぼ中心から出力され
しかもその出力方向は逆方向であり原稿画像領域に対応
した画素のみが出力され、また、その出力信号は暗時出
力補正のため予め記憶しておいた光電変換素子の受光部
がない画素と光シールドされている画素の出力信号で正
規化された１ライン分の暗時出力パターンと光シールド
部分の画素の平均的或いは代表的出力値とを乗算し各画
素で発生した暗時出力を生成し、各画素の暗時出力から
実際に光電変換素子から出力される暗時出力を生成しそ
の生成した値を光電変換素子の出力値から減算するよう
にし、さらに、出力データは原稿画像の端のデータから
順に並んだ１つの直列データ列として並べ替えられる。
これにより、光電変換素子を１つ用いた場合に比べ、そ
の光電変換素子の駆動周波数が同じでしかも同じ読取り
密度の時には、２倍の速度で１ラインを読取ることがで
き、また、光電変換素子の駆動周波数が同じでしかも１
ラインの読取り密度が同じ場合には、２倍の読取り密度
で読取ることができる。また、小さな原稿を読取る時に
はさらに高速読取りを行うことができ、１つ前の主走査
ラインに残っていた暗時出力があった場合にも精度良く
暗時出力の補正を行うことができる。さらに、出力デー
タは原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力されるため、１つの光電変換素子を用
いた時と同様の出力形式で出力データを得ることができ
る。

【００１５】請求項５記載の発明においては、２つの光
電変換素子は駆動手段により独立にかつ同時に駆動さ
れ、遮光板は原稿の大きさにより原稿以外からの反射光
を遮光するために遮光板を移動し、照明光源制御手段、
副走査速度制御手段はそれぞれ原稿の大きさにより照明
光源、副走査速度を制御し、２つの光電変換素子から出
力される２つの信号は原稿画像のほぼ中心から出力され
しかもその出力方向は逆方向であり原稿画像領域に対応
した画素のみが出力され、また、その出力信号は記憶手
段から出力された暗時出力値と光シールド部分の画素の
平均的或いは代表的出力値とを乗算し各画素で発生した
暗時出力を生成し、各画素の暗時出力から実際に光電変
換素子から出力される暗時出力を生成しその出力された
値を光電変換素子の出力値から減算させる。さらに、出
力データは原稿画像の端のデータから順に並んだ１つの
直列データ列として並べ替えられる。これにより、光電
変換素子を１つの用いた場合に比べ、光電変換素子の駆
動周波数が同じで同じ読取り密度の時には２倍の速度で
１ラインを読取ることが可能となり、光電変換素子の駆
動周波数が同じで１ラインの読取り速度が同じ場合には
２倍の読取り密度で読取ることができ、しかも、小さい
原稿を読取る際にはさらに高速な読取りを行うことが可
能となる。また、１つ前の主走査ラインに残っていた暗
時出力があった場合においても、精度良く暗時出力の補
正を行うことができる。さらに、出力データは原稿画像
の端のデータから順に並んだ１つの直列データ列として
出力されるため、１つの光電変換素子を用いた場合と同
様の出力形式で出力データを得ることができる。

【００１６】請求項６記載の発明においては、２つの光
電変換素子は駆動手段により独立にかつ同時に駆動さ
れ、遮光板は原稿の大きさにより原稿以外からの反射光
を遮光するために遮光板を移動し、照明光源制御手段、
副走査速度制御手段はそれぞれ原稿の大きさにより照明
光源、副走査速度を制御し、２つの光電変換素子から出
力される２つの信号は原稿画像のほぼ中心から出力され
しかもその出力方向は逆方向であり原稿画像領域に対応
した画素のみが出力され、また、その出力信号は暗時出
力の補正がなされた後、白基準板読取り信号を記憶する
記憶手段からの出力により画像読取り信号が正規化さ
れ、さらに、その出力データは原稿画像の端のデータか
ら順に並んだ１つの直列データ列として並べ替えられ
る。これにより、光電変換素子を１つ用いた場合に比
べ、光電変換素子の駆動周波数が同じで同じ読取り密度
の時には２倍の速度で１ラインを読取ることが可能とな
り、光電変換素子の駆動周波数が同じで１ラインの読取
り速度が同じ場合には２倍の読取り密度で読取ることが
でき、しかも、小さい原稿を読取る時にはさらに高速読
取りを行うことができる。また、１つ前の主走査ライン
に残っていた暗時出力があった場合でも精度良く暗時出
力の補正を行うことができ、光電変換素子の各画素間に
感度バラツキがあった場合及び照明光源の強度バラツキ
があった場合でも精度良く画像読取りを行うことができ
る。さらに、出力データは原稿画像の端のデータから並
んだ１つの直列データ列として出力されるため、１つの
光電変換素子を用いた時と同様の出力形式で出力データ
を得ることができる。

【００１７】請求項７記載の発明においては、１ライン
に渡る暗時出力信号を光電変換素子から読み出す時の蓄
積時間を画像読取りの１ライン当りの蓄積時間に比べ長
くすることによって、各画素の暗時出力が積算されるこ
とになり、暗時出力取り込み時の白色ノイズを軽減する
ことができ、しかも、暗時出力を高いレベルで取込むこ
とができるため、信号処理中の劣化を小さくすることが
でき精度の高い暗時出力の補正を行うことが可能とな
る。

【００１８】

【実施例】請求項１，３，４，６記載の発明の第一の実
施例を図１〜図８に基づいて説明する。本実施例では、
２つの光電変換素子を用いることにより高速、高精細な
読取りが可能で、しかも、その出力形式が１つの光電変
換素子と同様であり、また、光電変換素子の持つ画素数
より少ない画素数だけ読み出しを行った場合にも暗時出
力の補正を精度良く行うことができる画像読取装置を提
供するものである。

【００１９】まず、画像読取装置の全体構成を図２に基
づいて述べる。コンタクトガラス１上には原稿２が載置
されており、この原稿２は照明光源３により線状に照明
される。原稿２の中心から左側の反射光は、左側の結像
手段としての結像レンズ４ａを介して光電変換素子とし
てのＣＣＤラインセンサ５ａに結像され、原稿２の中心
から右側の反射光は、右側の結像手段としての結像レン
ズ４ｂを介して光電変換素子としてのＣＣＤラインセン
サ５ｂに結像される。この場合、２つのＣＣＤラインセ
ンサ５ａ，５ｂは線状に照明された画像の中心部分の画
像信号がまずはじめに出力されるように出力部が外向き
に配置されている。また、遮光板６ａ，６ｂは、読取領
域以外から反射した反射光を遮光する。なお、この図２
に示した光学系の他に、原稿画像を主走査方向に２つに
分割できる光学系であれば、例えば、ミラー、或いはハ
ーフミラー、或いはルーフミラーを使用する方法などの
方法を用いてもよい。

【００２０】次に、上述した図２の回路内部の光電変換
系、駆動系、信号処理系の様子を図３に基づいて説明す
る。ＣＣＤラインセンサ５ａ，５ｂは、フォトダイオー
ドアレイ７ａ，７ｂ、ＣＣＤシフトレジスタ８ａ，８
ｂ、出力部９ａ，９ｂからなっている。これらＣＣＤラ
インセンサ５ａ，５ｂには、駆動手段としてのＣＣＤ駆
動部１０が接続されている。このＣＣＤ駆動部１０に
は、原稿サイズ検知手段としての原稿サイズ検知部１１
が接続されている。この原稿サイズ検知部１１には、副
走査速度制御手段としての副走査速度制御部１２と、照
明光源制御手段としての照明光源制御部１３と、信号処
理手段としての信号処理部１４が接続されている。ま
た、遮光板６ａ，６ｂは、遮光板制御部１５にて制御さ
れる。本実施例では、信号処理部１４の内部構成に特徴
を持たせたものであるが、この内部構成についての詳細
な説明は後述する。

【００２１】このような構成において、ＣＣＤラインセ
ンサ５ａ，５ｂは入射した光をフォトダイオードアレイ
７ａ，７ｂで光電変換、蓄積した信号電荷をＣＣＤ駆動
部１０からのシフトパルスを受け並列にＣＣＤシフトレ
ジスタ８ａ，８ｂに送る。次に、ＣＣＤシフトレジスタ
８ａ，８ｂにより各画素信号をＣＣＤ駆動部１０の転送
パルスを受け順次出力部９ａ，９ｂに送り出し、１画素
分の信号を送り出した後、ＣＣＤ駆動部１０のリセット
パルスＲＳにより電荷をクリアすることをセンサ１ライ
ン分の画素数だけ繰り返し、これにより１ライン分（セ
ンサ）の画素信号を読み出すことができる。ＣＣＤライ
ンセンサ５ａ，５ｂはＣＣＤ駆動部１０によりそれぞれ
独立にかつ同時に駆動され、出力信号は信号処理部１４
によりサイプルホールド、Ａ／Ｄ変換、暗時出力補正、
原稿画像の中心部分から互いに逆方向に並列に出力され
た２つのデータ列を、原稿画像の端のデータから順に並
んだ１つの直列データ列として出力する並び替え、シェ
ーディング補正などの処理がなされる。なお、この信号
処理部１４の動作処理の詳細な説明については後述す
る。そして、照明光源３、ＣＣＤラインセンサ５ａ，５
ｂ、結像レンズ４ａ，４ｂは一体となって図示しないキ
ャリッジ上に設置されており、１ラインの読取が終了す
ると、次の読取位置まで移動する。図４はＣＣＤ駆動部
１０の出力するシフトパルスＳＨ、クロックパルスφ
１、φ２、リセットパルスＲＳのタイミングを示すもの
である。

【００２２】ここで、読取可能な最大原稿サイズより小
さい原稿２を読取る場合、原稿２からの画像情報を持つ
反射光が入射しない部分を遮光板６ａ，６ｂで遮光し、
原稿画像情報を持つ１番目からｍ番目までの読取画素と
しての画素までを読み出し、原稿２の画像情報を持たな
い画素は読み出さないようにする。このために原稿サイ
ズ検知部１１は自動的に原稿サイズ（主走査方向Ｘ）を
検知するか、或いは人が指定した原稿サイズ（主走査方
向）を検知し、そのサイズからＣＣＤラインセンサ５
ａ，５ｂの必要な画素数ｍを設定する。その設定した画
素数の情報をＣＣＤ駆動部１０、信号処理部１４、照明
光源制御部１３、副走査速度制御部１２、遮光板制御部
１５に送る。この遮光板制御部１５は、送られてきた画
素数の情報に従ってＣＣＤラインセンサ５ａ，５ｂの画
素をｍ個だけ読み出すようにφ１、φ２をｍ発出力した
後にシフトパルスＳＨを出力する。信号処理部１４で
は、１ラインの画素数が２ｍであるとして信号処理す
る。副走査速度制御部１２では、送られてきた画素数の
情報に従って副走査速度を決定し副走査を行う。この場
合、１ラインの読取時間がｍ／ｎ倍になるため、すべて
の画素ｎを読み出す場合に比べ副走査速度をｎ／ｍ倍に
する。照明光源制御部１３では、送られてきた画素数の
情報に従って照明光源３に強度を決定し、照明光源３の
駆動を行う。この場合、１ラインの読取時間がｍ／ｎ倍
になるため、そのままではＣＣＤラインセンサの露光量
もｍ／ｎ倍に減少する。このため全ての画素ｎを読み出
す場合に比べ照度がｎ／ｍ倍となるように照明光源３を
制御する。

【００２３】上述したように、ＣＣＤラインセンサ５
ａ，５ｂを２つ用い、独立にかつ同時に駆動することに
よって、従来のようにＣＣＤラインセンサ５ａ，５ｂを
１つ用いた場合に比べ、ＣＣＤラインセンサ５ａ，５ｂ
の駆動周波数が同じで、同じ読取密度の時には、２倍の
速度で１ラインを読取ることができる。また、ＣＣＤラ
ンセンサ５ａ，５ｂの駆動周波数が同じで、１ラインの
読取速度が同じ場合には２倍の読取密度で読取ることが
でき、原稿画像の中心部分から出力されたデータを原稿
画像の端から順に並べ替えることにより、従来のような
１つのＣＣＤラインセンサを用いた時と同様の出力形式
で出力データを得ることが可能となる。さらに、遮光板
６ａ，６ｂを用いて読取りに寄与しない画素を読み出さ
ないようにしたので、小さい原稿を読取る時に読取速度
を速くすることが可能となる。なお、照明の明るさ、副
走査速度を一切変えないようにしてＣＣＤラインセンサ
５ａ，５ｂのクロック速度をｍ／ｎ倍にすることによ
り、素子駆動の消費電力を低減させることができる。ま
た、照明の明るさ、副走査速度、ＣＣＤラインセンサ５
ａ，５ｂのクロック速度を一切切換えないようにして画
像読取りに関係する画素だけを読み出し、関係しない画
素部分はクロックを送らず読み出さないようにすること
により総データ量を低減させることができる。

【００２４】次に、本実施例においては、信号処理部１
４の内部処理の動作に特徴があるものであるが、その説
明に入る前に信号処理部１４に特徴を持たせた理由につ
いて述べる。上述したような画像読取装置において、Ｃ
ＣＤラインセンサ５ａ，５ｂの出力は露光量に対応する
出力と、露光量に無関係に発生する暗時出力との和の形
で現れる。また、ＣＣＤラインセンサ５ａ，５ｂの画素
のうち画像読取りに関与する画素のみを読み出すように
することにより、露光量に対応する光電変換出力にはそ
の画素で発生した暗時出力と、前ライン以前の読取時に
非読出画素において発生した暗時出力との和の形で現れ
る。図５にＣＣＤラインセンサ５ａ，５ｂのもつ画素の
うち２５％の画素を読出した場合における暗時出力の重
なりの様子を示す。１回の原稿画像の読取り期間中に暗
時出力の変動がない場合で、ｎ画素分のＣＣＤシフトレ
ジスタ８ａ，８ｂをもつＣＣＤラインセンサ５ａ，５ｂ
からｍ画素だけ読み出す場合には、第ｉラインの第ｊ番
目の画素出力ｄout(i,j）は以下に示すような式とな
る。

【００２５】ｄout(i,j)＝ｄmo(i,j)＋Σ{ｄbk(ｊ＋ｍ(ｈ−１))} …（１）ただし、ｄmo(i,j)：第ｉライン、第ｊ番目の画像信号ｄbk(k) ：センサの第ｋ番目の画素で発生する暗時出
力でｋ＞ｎの時、ｄbk(k)＝０従って、原稿２のもつ情報を精度良く電気信号に変換す
るためには、ＣＣＤラインセンサ５ａ，５ｂの出力信号
に対し暗時出力を減ずるための何らかの補正、及び、Ｃ
ＣＤラインセンサ５ａ，５ｂの画素間の感度バラツキ、
照明光源３の強度分布の不均一を補正するシェーディン
グ補正が必要となる。また、本実施例においては、暗時
出力補正、シェーディング補正と共に出力データの並べ
替えの処理が必要となる。このようなために、信号処理
部１４は以下に述べるような構成をとっている。

【００２６】そこで、今、その信号処理部１４の内部構
成を図１に基づいて説明する。上述したような図２及び
図３に示すような画像読取装置において、以下に述べる
ような回路構成となっている。すなわち、本装置には、
Ｓ／Ｈ（サンプルホールド）回路１５ａ，１５ｂと、原
稿領域に対応した画素のみを読出し１ラインに渡る暗時
出力信号のうち感光部がなく転送部のみの画素の出力部
分をホールドする第１ホールド手段としてのＳ／Ｈ回路
１６ａ，１６ｂと、前記感光部に光シールドがなされて
いる画素の出力部分をホールドする第２ホールド手段と
してのＳ／Ｈ回路１７ａ，１７ｂと、ピークホールド回
路１８ａ，１８ｂと、増幅回路１９ａ，１９ｂと、スイ
ッチ回路２０ａ，２０ｂと、それらＳ／Ｈ回路１６ａ，
１６ｂ，１７ａ，１７ｂの出力値を基準として１ライン
に渡る暗時出力信号を正規化する正規化手段としてのＡ
／Ｄ変換回路２１ａ，２１ｂと、スイッチ回路２２ａ，
２２ｂと、その正規化された１ラインに渡る暗時出力信
号を記憶する第１記憶手段としての暗時出力メモリ２３
ａ，２３ｂと、感光部に光シールドがなされている画素
の出力を記憶する第２記憶手段としての加算平均化回路
２４ａ，２４ｂと、前記暗時出力メモリ２３ａ，２３ｂ
の出力と前記加算平均化回路２４ａ，２４ｂの出力とを
乗算し各画素で発生した暗時出力信号を生成する第１暗
時出力信号生成手段としての乗算回路２５ａ，２５ｂ
と、この乗算回路２５ａ，２５ｂの出力をもとに実際に
ＣＣＤラインセンサ５ａ，５ｂから出力される暗時出力
信号を生成する第２暗時出力信号生成手段としての加算
回路２６ａ，２６ｂ及びメモリ２７ａ，２７ｂと、この
加算回路２６ａ，２６ｂ及びメモリ２７ａ，２７ｂの出
力を画像を読取った時の出力から減ずる減算手段として
の減算回路２８ａ，２８ｂと、スイッチ回路２９ａ，２
９ｂと、このスイッチ回路２９ａ，２９ｂの後段に接続
された白基準メモリ３０ａ，３０ｂ及び除算器３１ａ，
３１ｂと、原稿画像の中心部分から互いに逆方向に並列
に出力された２つのデータ列をその原稿画像の端のデー
タから順に並んだ１つの直列データ列として出力する並
替手段としての並替回路３２とが設けられている。

【００２７】このような構成において、図１の信号処理
部１４の動作処理について説明する。ＣＣＤラインセン
サ５ａ，５ｂの出力の１ライン分は例えば図６（ａ）
（ｂ）に示されるような波形となる。図６（ａ）のＤＳ
（Ｅ）は感光部を持たず転送部のみの画素の出力、ＤＳ
（Ｓ）は光シールドされた感光部を持つ画素の出力、こ
れに続き原稿２の読取出力がある。これら１ラインの波
形はＳ／Ｈ１５ａ，１５ｂに導かれ、ＣＣＤラインセン
サ５ａ，５ｂの転送クロックの波形を除去されて図６
（ｂ）の波形となる。本実施例において、全ての信号処
理の前に各メモリの書込アドレス、読出アドレスはリセ
ットしておく。次に、１ラインにわたる暗時出力の発
生、記憶を行う。このため、スイッチ回路２０ａ，２０
ｂを図１に示す側とは反対側に切換え、Ｓ／Ｈ回路１５
ａ，１５ｂの出力はＳ／Ｈ回路１６ａ，１６ｂ、Ｓ／Ｈ
回路１７ａ，１７ｂ及びＡ／Ｄ変換回路２１ａ，２１ｂ
に導かれる。１ラインにわたりＣＣＤラインセンサ５
ａ，５ｂの露光量をゼロにすると、その１ライン分の出
力はＳ／Ｈ回路１５ａ，１５ｂを経て図７（ａ）に示す
ような波形となる。すなわち、ＤＳ（Ｓ）、読取領域が
すべて暗時出力レベルとなり、画素ごとにその値がばら
つく。これをＳ／Ｈ回路１６ａ，１６ｂに導き、ＤＳ
（Ｅ）の値でサンプルホールドし、Ａ／Ｄ変換回路２１
ａ，２１ｂの上限リファレンスＶrefHとする。また、Ｓ
／Ｈ回路１７ａ，１７ｂに導きＤＳ（Ｓ）の平均値或い
は代表値でサンプルホールドし、増幅回路１９ａ，１９
ｂで増幅してＡ／Ｄ変換回路２１ａ，２１ｂの下限リフ
ァレンス値ＶrefLとする。すなわち、Ａ／Ｄ変換２１
ａ，２１ｂのリファレンスＶrefH、ＶrefLと信号入力
（Ｓ／Ｈ回路１７ａ，１７ｂ）との関係は図７（ａ）に
示されるようになる。これによりＡ／Ｄ変換がなされそ
の出力は切換回路２２ａ，２２ｂを下側の切換位置とし
て（ＣＣＤラインセンサ５ａ，５ｂの１ライン分以上の
メモリ領域をもつ）暗時出力メモリ２３ａ，２３ｂに各
々１ライン分（ＣＣＤラインセンサの持つ画素数ｎ個だ
け）が記憶される。これにより光シールドされた感光部
の画素ＤＳ（Ｓ）の平均値、或いは、代表値を基準にし
た１ライン分の暗時出力パターンの取り込みが終了す
る。この暗時出力パターンは、ｄbk（ｊ）／ｄbk …（２）ただし、ｄbk（ｊ）：暗時出力読取時のｊ番目の画素の
暗時出力信号ｄbk ：暗時出力読取時のＤＳ（Ｓ）の代表値或い
は平均値となり、各読取ラインの各画素の暗時出力レベルが光シ
ールドされた感光部を持つ画素の出力の何倍あるかを示
した値である。その後、暗時出力メモリ２３ａ，２３ｂ
の書込アドレス、読出アドレスはリセットされる。

【００２８】次に、１ラインの白基準の取り込みを行
う。この白基準取込時には、暗時出力パターン取込時に
ＣＣＤラインセンサ５ａ，５ｂの全ての画素信号を出力
しているため残留している暗時出力はない。白基準取込
みのためのスイッチ回路２０ａ，２０ｂを図１に示す切
換位置とし、Ｓ／Ｈ回路１５ａ，１５ｂの出力をピーク
ホールド回路１８ａ，１８ｂに入力し白基準をまずはじ
めに読取った時にその１ラインのピーク値をホールドし
ておき、これをＡ／Ｄ変換回路２１ａ，２１ｂの下限値
ＶrefLとする。白基準を次に読取る時にＳ／Ｈ回路１５
ａ，１５ｂの出力をＳ／Ｈ回路１６ａ，１６ｂに導きＤ
Ｓ（Ｅ）の値でサンプルホールドし、Ａ／Ｄ変換回路２
１ａ，２１ｂの上限リファレンス値ＶrefHとする。これ
によりＡ／Ｄ変換回路２１ａ，２１ｂのリファレンスＶ
refH、ＶrefLと信号入力（＝Ｓ／Ｈ１５ａ，１５ｂの出
力）との関係は図７（ｂ）に示されるようになる。この
ような設定でＡ／Ｄ変換がなされその出力は、ｄwo（ｊ）／（ＶrefH−ＶrefL）＋ｄbk（ｊ）／（ＶrefH−ＶrefL）＝｛ｄwo（ｊ）＋ｄbk（ｊ）｝／（ＶrefH−ＶrefL） …（３）ただし、ｄwo：白基準を読取った時の光電変換出力であ
り、これは切換回路２２ａ，２２ｂを図１に示す位置と
し、加算平均化回路２４ａ，２４ｂ、減算回路２８ａ，
２８ｂに導かれる。加算平均化回路２４ａ，２４ｂは入
力される制御信号がＯＮの時に、入力される画素出力を
順次加算して平均値を得る機能を有しており、平均値を
得た後そのままの値を保持する。この場合はＤＳ（Ｓ）
の値の時にＯＮとなる制御信号が入力されている。この
間の光電変換出力ｄwo（ｊ）はゼロであるため、加算平
均化回路２４ａ，２４ｂの出力は、ＤＳ（Ｓ）の平均値
或いは代表値であるｄbkとなり、この値が以下の白基準
読取りで乗算回路２５ａ，２５ｂに入力される。この乗
算回路２５ａ，２５ｂのもう一方の入力は暗時出力メモ
リ２３ａ，２３ｂからの出力（（２）式）であり、この
結果、乗算回路２５ａ，２５ｂの出力は、｛ｄbk／（ＶrefH−ＶrefL)}・{ｄbk（ｊ）／ｄbk｝＝ｄbk（ｊ）／（ＶrefH−ＶrefL) …（４）となる。この出力は加算回路２６ａ，２６ｂに入力され
（ＣＣＤラインセンサ５ａ，５ｂの１ライン分以上のメ
モリ領域をもつ）、その出力とメモリ２７ａ，２７ｂの
出力との和が加算回路２６ａ，２６ｂから出力される
が、この場合、メモリ２７ａ，２７ｂははじめにリセッ
トされており、記録されているデータはすべてゼロであ
る。このため加算回路２６ａ，２６ｂからは乗算回路２
５ａ，２５ｂの出力（（４）式）がそのまま出力され
る。この出力は、減算回路２８ａ，２８ｂの負側入力
（−）に導かれる。一方、減算回路２８ａ，２８ｂの正
側入力（＋）には（３）式が入力される。この結果、減
算回路２８ａ，２８ｂの出力は、（３）−（４）式よ
り、ｄwo（ｊ）／（ＶrefH−ＶrefL） …（５）となる。この白基準読取りの各演算は、読出画素数（各
センサでｍ画素）だけ行われる。この出力（（５）式）
を切換回路２９ａ，２９ｂを図示とは反対の切換位置と
して白基準メモリ３０ａ，３０ｂに記録する。これによ
り１ライン（各センサでｍ画素）の白基準の取り込みが
終わる。その後、暗時出力メモリ２３ａ，２３ｂ、メモ
リ２７ａ，２７ｂ、白基準メモリ３０ａ，３０ｂの書込
アドレス、読出アドレスはリセットされる。

【００２９】次に、１ラインの白基準の読取が終った
後、画像の入力を行う前にＣＣＤラインセンサ５ａ，５
ｂの持つ全画素を出力しておく。このことにより画像入
力を行う直前では、ＣＣＤラインセンサ５ａ，５ｂの全
画素の残留暗時出力はなくなっている。画像の入力はＡ
／Ｄ変換回路２１ａ，２１ｂの出力までは前記白基準の
取り込みと同様に行われる。すなわち、Ａ／Ｄ変換回路
２１ａ，２１ｂの２つのリファレンスＶrefH、ＶrefLと
入力との関係は図７（ｃ）に示される。

【００３０】以下、白基準入力と画像入力との違いにつ
いて説明する。加算平均化回路２４ａ，２４ｂに入力さ
れる制御信号は第１ラインの入力のＤＳ（Ｓ）の値の時
のみＯＮとなる。このため加算平均化回路２４ａ，２４
ｂが画像読取り時に保持、出力する値は第１ラインの読
取り時のＤＳ（Ｓ）の平均値ｄbk／(ＶrefH−ＶrefL)で
ある。次に、暗時出力メモリ２３ａ，２３ｂは暗時出力
パターン（（２）式）を１番目からｎ番目まで順に信号
を出力するが、１つのＣＣＤラインセンサ５ａ，５ｂの
持つ画素数（ｎ画素）だけ信号を出力した後はゼロを出
力する。このため、乗算回路２５ａ，２５ｂの出力はｎ
画素分の信号を出力するまでは（２）式であり、ｎ＋１
画素からあとではゼロである。一方、メモリ２７ａ，２
７ｂ読出し動作としては、１番目から１個のＣＣＤライ
ンセンサの読出し画素数であるｍ番目までの信号を出力
した後は読出しアドレスをリセットする。書込み動作と
しては加算回路２６ａ，２６ｂの出力をそれぞれ１番目
から順にｍ番目まで書き込んでいき、ｍ番目を書き込ん
だ後に、書込みアドレスをリセットする。このため、減
算回路２８ａ，２８ｂの負側入力には、 Σ｛ｄbk（ｊ＋ｍ（ｈ−１））｝ …（６）が導かれることになる。これは、第ｉラインを読み取っ
ている時の第ｊ番目の画素の暗出力である。一方、減算
回路２８ａ，２８ｂの正側入力には、ｄmo(i,j)／(ＶrefH−ＶrefL)＋Σ{ｄbk(j＋ｍ(ｈ−１))}／(ＶrefH−ＶrefL) ＝〔ｄmo(i,j)＋Σ{ｄbk(j＋ｍ(ｈ−１))}〕／(ＶrefH−ＶrefL) …（７）が導かれる。このため、減算回路２８ａ，２８ｂの出力
は、ｄmo(i,j)／(ＶrefH−ＶrefL) …（８）となり、暗時出力を取り除いた画像信号のみを取り出す
ことができる。次に、その出力をスイッチ回路２９ａ，
２９ｂを図１に示す切換え位置とし、除算回路３１ａ，
３１ｂに導き、各ライン毎に白基準メモリ３０ａ，３０
ｂを読み出した出力で除算を行う。これにより、除算回
路３１ａ，３１ｂの出力は、（（８）式）／（（５）
式）よりｄmo(j)／ｄwo(j)となり、暗時出力補正、シェ
ーディング補正を施されたデータが出力される。この原
稿画像の中心から逆方向に並列に出力された２つのデー
タは並替回路３２に入力され、原稿２の端のデータから
順に並んだ１つの直列データ列として出力される。すな
わち、並べ替えを行う前のデータ列は図８（ａ）（ｂ）
に示すような並びの２つの並列データ列であるが、並替
回路３２においては図８（ｃ）に示すように変換されて
出力されることになる。

【００３１】上述したように、本実施例においては、１
回の読取り期間中に暗時出力、光源強度が変動しない場
合において、前ライン読取り以前の暗時出力が残留して
いる場合でも暗時出力に影響されることなしに量子化、
シェーディング補正することができ、また、並べ替えを
行うことにより１つのＣＣＤラインセンサを用いた時と
同様の出力形式で出力データを得ることができる。

【００３２】次に、請求項１，３，４，６記載の発明の
第二の実施例を図９に基づいて説明する。本実施例で
は、２つの光電変換素子を用いることにより高速、高精
細な読取りが可能で、しかも、その出力形式が１つの光
電変換素子と同様であり、また、光電変換素子の持つ画
素数より少ない画素数だけ読み出しを行った場合にも暗
時出力の補正を精度良く行うことができる画像読取装置
を提供するものである。

【００３３】すなわち、本実施例では、信号処理部１４
の内部構成を変えたものであり、ここではその信号処理
部１４についてのみ説明する。なお、第一の実施例と同
一部分についての説明は省略し、その同一部分について
は同一符号を用いる。

【００３４】まず、図９に基づいて本実施例における信
号処理部１４の主要な構成部分について述べる。信号処
理部１４において、原稿領域に対応した画素のみを読出
し１ラインに渡る暗時出力信号を記憶する記憶手段とし
ての暗時出力メモリ２３ａ，２３ｂと、感光部に光シー
ルドがなされている画素の出力をホールドするホールド
手段としての加算平均化回路２４ａ，２４ｂと、この加
算平均化回路２４ａ，２４ｂの出力と前記暗時出力メモ
リ２３ａ，２３ｂの内容を１ラインに渡り読み出した出
力とを乗算し各画素で発生した暗時出力信号を生成する
第１暗時出力生成手段としての乗算回路２５ａ，２５ｂ
と、この乗算回路２５ａ，２５ｂの出力をもとに実際に
光電変換素子５ａ，５ｂから出力される暗時出力信号を
生成する第２暗時出力生成手段としての加算回路２６
ａ，２６ｂ及びメモリ２７ａ，２７ｂと、この加算回路
２６ａ，２６ｂ及びメモリ２７ａ，２７ｂの出力を画像
を読取った時の出力から減ずる減算手段としての減算回
路２８ａ，２８ｂと、原稿画像の中心部分から互いに逆
方向に並列に出力された２つのデータ列をその原稿画像
の端のデータから順に並んだ直列データ列として出力す
る並替回路としての並替回路３２とを図９に示すような
回路構成により設けたものである。なお、その他の回路
構成についての説明は省略する。

【００３５】上述した図９の信号処理部１４では、減算
器２８ａ，２８ｂまでの回路構成は前述した図１の信号
処理部１４と同じであるが、それ以降の回路部分の構成
が異なる。すなわち、減算回路２８ａ，２８ｂの出力は
並替回路３２に入力され、２つの並列データ列を原稿画
像の端のデータから並んだ１つの直列データ列として並
べ替えるということである。このため、切換回路２９、
白基準メモリ３０、除算回路３１は１つずつ設けられて
いる。また、この図９の信号処理部１４においては、シ
ェーディング補正は並替回路３２の後に行うことにな
り、その他の部分は図１と同じ構成になる。従って、本
実施例においても、前述した第一の実施例と同様な効果
を得ることができ、しかも、シェーディング補正を行う
ための回路構成を簡素化することができる。

【００３６】次に、請求項１，３，４，６記載の発明の
第三の実施例を図１０に基づいて説明する。本実施例で
は、２つの光電変換素子を用いることにより、高速、高
精細な読取りが可能でしかもその出力形式が１つの光電
変換素子を用いた画像読取装置と同様であり、また、光
電変換素子の画素間の感度バラツキ、照明光源の強度分
布のバラツキを精度良く補正できる画像読取装置を提供
するものである。

【００３７】すなわち、本実施例では、信号処理部１４
の内部構成を変えたものであり、ここではその信号処理
部１４についてのみ説明する。なお、第一の実施例と同
一部分についての説明は省略し、その同一部分について
は同一符号を用いる。

【００３８】まず、図１０に基づいて本実施例における
信号処理部１４の主要な構成部分について述べる。信号
処理部１４において、原稿領域に対応した画素のみを読
出し感光部がなく転送部のみの画素の出力をホールドす
るホールド手段としてのＳ／Ｈ回路１６ａ，１６ｂと、
１ラインに渡り白基準板を読取った時の出力信号のピー
ク値をホールドするピークホールド手段としてのピーク
ホールド回路１８ａ，１８ｂと、前記ホールド手段及び
前記ピークホールド手段の出力値を基準として１ライン
にわたる白基準板読取り信号及び画像読取り信号を正規
化する第１正規化手段としてのＡ／Ｄ変換回路２１ａ，
２１ｂと、このＡ／Ｄ変換回路２１ａ，２１ｂの出力で
ある正規化された白基準板読取り信号を１ラインに渡り
記憶する記憶手段としての白基準メモリ３０と、前記Ａ
／Ｄ変換回路２１ａ，２１ｂの出力である正規化された
画像読取り信号を前記白基準メモリ３０の内容を１ライ
ンに渡り読出した出力により正規化する第２正規化手段
としての除算回路３１と、原稿画像の中心部分から互い
に逆方向に並列に出力された２つのデータ列を前記原稿
画像の端のデータから順に並んだ１つの直列データ列と
して出力する並替手段としての並替回路３２とを図１０
に示すような回路構成により設けたものである。なお、
その他の回路構成についての説明は省略する。

【００３９】上述した図１０の信号処理部１４では、Ａ
／Ｄ変換回路２１ａ，２１ｂまでの回路構成は図１の信
号処理部１４と同じであるが、それ以降の回路構成が異
なっている。すなわち、Ａ／Ｄ変換回路２１ａ，２１ｂ
の出力が切換回路２２ａ，２２ｂを介して、並替回路３
２、メモリ３３ａ，３３ｂに入力され、２つの並列デー
タ列を原稿画像の端のデータ列から並んだ１つの直列デ
ータ列として並べ替えるというものである。この場合、
並替回路３２にそのままデータを入力した場合、図１３
（ｃ）に示したようにＤＳ（Ｓ）の情報が壊われてしま
う。このため、ＤＳ（Ｓ）の情報を壊さないためにメモ
リ３３ａ，３３ｂにそれぞれのＣＣＤラインセンサ５
ａ，５ｂから出力されたＤＳ（Ｓ）の情報を保存してお
き、データを並べ替えた後にセレクト回路３４において
２つのＤＳ（Ｓ）を挿入し、図１３（ｄ）のようなデー
タに変換して出力する。また、本回路においては、暗時
出力補正、シェーディング補正は、並替回路３２の後の
処理で行う。その他の処理は図１の信号処理部１４と同
様にして行う。従って、本実施例の場合、図１の第一の
実施例と同様な効果を得ることができ、また、このよう
な構成とすることにより暗時出力補正、シェーディング
補正を行うための回路構成を簡素化することができる。

【００４０】次に、請求項２，３，５，６記載の発明の
第一の実施例を図１１に基づいて説明する。本実施例で
は、２つの光電変換素子を用いることにより、高速、高
精細な読取りが可能で、読取領域に対応して光電変換素
子の読出し画素数を変え、これに伴い光源強度、副走査
速度を変えることによりさらに高速読取りを可能とし、
また、その出力形式が１つの光電変換素子と同様であ
り、光電変換素子の持つ画素数より少ない画素数だけ読
出しを行った時にも暗時出力の補正を精度良く行うこと
が可能な画像読取装置を提供するものである。

【００４１】すなわち、本実施例では、信号処理部１４
の内部構成を変えたものであり、ここではその信号処理
部１４についてのみ説明する。なお、請求項１，３，
４，６記載の発明の第一の実施例と同一部分についての
説明は省略し、その同一部分については同一符号を用い
る。

【００４２】まず、図１１に基づいて本実施例における
信号処理部１４の主要な構成部分について述べる。信号
処理部１４において、１ラインに渡る暗時出力信号のう
ち感光部がなく転送部のみの画素の出力部分をホールド
する第１ホールド手段としてのＳ／Ｈ回路１６ａ，１６
ｂと、感光部に光シールドがなされている画素の出力部
分をホールドする第２ホールド手段としてのピークホー
ルド回路１８ａ，１８ｂと、これらＳ／Ｈ回路１６ａ，
１６ｂ及びピークホールド回路１８ａ，１８ｂの出力値
を基準として１ラインに渡る暗時出力信号を正規化する
正規化手段としてのＡ／Ｄ変換回路２１ａ，２１ｂと、
このＡ／Ｄ変換回路２１ａ，２１ｂにより正規化された
１ラインに渡る暗時出力信号を記憶する第１記憶手段と
しての暗時出力メモリ２３ａ，２３ｂと、感光部に光シ
ールドがなされている画素の出力を記憶する第２記憶手
段としての加算化平均回路２４ａ，２４ｂと、この加算
化平均回路２４ａ，２４ｂの出力と前記暗時出力メモリ
２３ａ，２３ｂの１ラインに渡り読出した出力とを乗算
し各画素で発生した暗時出力信号を生成する第１暗時出
力信号生成手段としての乗算回路２５ａ，２５ｂと、こ
の乗算回路２５ａ，２５ｂの出力をもとに実際にＣＣＤ
ラインセンサ５ａ，５ｂから出力される暗時出力信号を
生成する第２暗時出力信号生成手段としての加算回路２
６ａ，２６ｂ及びメモリ２７ａ，２７ｂと、この加算回
路２６ａ，２６ｂ及びメモリ２７ａ，２７ｂの出力を読
取った時の出力から減ずる減算手段としての減算回路２
８ａ，２８ｂと、原稿画像の中心部分から互いに逆方向
に並列に出力された２つのデータ列をその原稿画像の端
のデータから順に並んだ１つの直列データ列として出力
する並替手段としての並替回路３２とを図１１に示すよ
うな回路構成により設けたものである。なお、その他の
回路部分についての説明は省略する。

【００４３】上述した図１１の信号処理部１４では、図
１における暗時出力メモリ２３ａ，２３ｂの代わりに、
読出し専用化（ＲＯＭ化）した暗時出力メモリ３５ａ，
３５ｂを用いるようにしたものである。従って、暗時出
力の取り込みの動作はなく、これに必要な要素は省略さ
れる。暗時出力メモリ３５ａ，３５ｂへの記憶は、例え
ば、製造段階、メンテナンス時などに図１の構成の場合
と同様な考え方で処理することができる。また、この信
号処理部１４は暗時出力パターンがＣＣＤランイセンサ
５ａ，５ｂの各々において経時変化が小さくある程度保
存される場合に適用させることができる。従って、本実
施例の場合、図１の信号処理部１４と同様な効果があ
り、しかも、暗時出力記憶動作、切換回路等が不要とな
るため回路構成を簡単にすることができる。

【００４４】次に、請求項２，３，５，６記載の発明の
第二の実施例を図１２に基づいて説明する。本実施例で
は、２つの光電変換素子を用いることにより、高速、高
精細な読取りが可能で、読取領域に対応して光電変換素
子の読出し画素数を変え、これに伴い光源強度、副走査
速度を変えることによりさらに高速読取りを可能とし、
また、その出力形式が１つの光電変換素子と同様であ
り、光電変換素子の持つ画素数より少ない画素数だけ読
出しを行った時にも暗時出力の補正を精度良く行うこと
が可能な画像読取装置を提供するものである。

【００４５】すなわち、本実施例では、信号処理部１４
の内部構成を変えたものであり、ここではその信号処理
部１４についてのみ説明する。なお、請求項１，３，
４，６記載の発明の第一の実施例と同一部分についての
説明は省略し、その同一部分については同一符号を用い
る。

【００４６】まず、図１２に基づいて本実施例における
信号処理部１４の主要な構成部分について述べる。信号
処理部１４において、１ラインに渡る暗時出力信号を記
憶する記憶手段としての暗時出力メモリ３５ａ，３５ｂ
と、感光部に光シールドがなされている画素の出力をホ
ールドするホールド手段としての加算平均化回路２４
ａ，２４ｂと、この加算平均化回路２４ａ，２４ｂの出
力と暗時出力メモリ３５ａ，３５ｂの内容を１ラインに
渡り読み出した出力とを乗算し各画素で発生した暗時出
力信号を生成する第１暗時出力信号生成手段としての乗
算回路２５ａ，２５ｂと、この乗算回路２５ａ，２５ｂ
の出力をもとに実際にＣＣＤラインセンサ５ａ，５ｂか
ら出力される暗時出力信号を生成する第２暗時出力信号
生成手段としての加算回路２６ａ，２６ｂ，２７ａ，２
７ｂと、この加算回路２６ａ，２６ｂ，２７ａ，２７ｂ
の出力を画像を読取った時の出力から減ずる減算手段と
しての減算回路２８ａ，２８ｂと、原稿画像の中心部分
から互いに逆方向に並列に出力された２つのデータ列を
その原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力する並替手段としての並替回路３２と
を図１２に示すような回路構成により設けたものであ
る。なお、その他の回路部分についての説明は省略す
る。

【００４７】上述した図１２の信号処理部１４では、図
９の信号処理部１４における暗時出力メモリ２３ａ，２
３ｂの代わりに、ＲＯＭ化した暗時出力メモリ３５ａ，
３５ｂを用いるようにしたものである。これにより、本
実施例の場合にも、図１１の場合と同様に暗時出力の記
憶動作はなくすことができる。また、暗時出力メモリ３
５ａ，３５ｂへの記憶、適応条件は図１１の実施例の場
合と同様である。従って、図１２の信号処理部１４は、
図９の信号処理部１４と同様な効果を得ることができ、
しかも、暗時出力記憶動作、切換回路が不要となるため
回路構成を簡単なものとすることができる。

【００４８】次に、請求項２，３，５，６記載の発明の
第三の実施例を図１３に基づいて説明する。本実施例で
は、２つの光電変換素子を用いることにより、高速、高
精細な読取りが可能で、読取領域に対応して光電変換素
子の読出し画素数を変え、これに伴い光源強度、副走査
速度を変えることによりさらに高速読取りを可能とし、
また、光電変換素子画素間の感度バラツキ、照明光源の
強度分布の補正を精度良く行うことができる画像読取装
置を提供するものである。

【００４９】すなわち、本実施例では、信号処理部１４
の内部構成を変えたものであり、ここではその信号処理
部１４についてのみ説明する。なお、請求項１，３，
４，６記載の発明の第一の実施例と同一部分についての
説明は省略し、その同一部分については同一符号を用い
る。

【００５０】まず、図１３に基づいて本実施例における
信号処理部１４の主要な構成部分について述べる。信号
処理部１４において、感光部がなく転送部のみの画素の
出力をホールドするホールド手段としてのＳ／Ｈ回路１
６ａ，１６ｂと、１ラインに渡り白基準板を読取った時
の出力信号のピーク値をホールドするピークホールド手
段としてのピークホールド回路１８ａ，１８ｂと、前記
Ｓ／Ｈ回路１６ａ，１６ｂ及び前記ピークホールド回路
１８ａ，１８ｂの出力値を基準として１ラインに渡る白
基準板読取り信号及び画像読取り信号を正規化する第１
正規化手段としてのＡ／Ｄ変換回路２１ａ，２１ｂと、
このＡ／Ｄ変換回路２１ａ，２１ｂの出力である正規化
された白基準板読取り信号を１ラインに渡り記憶する記
憶手段としての白基準メモリ３０と、前記Ａ／Ｄ変換回
路２１ａ，２１ｂの出力である正規化された画像読取り
信号を前記白基準メモリ３０の内容を１ラインに渡り読
み出した出力により正規化する第２正規化手段としての
除算回路３１と、原稿画像の中心部分から互いに逆方向
に並列に出力された２つのデータ列をその原稿画像の端
のデータから順に並んだ１つの直列データ列として出力
する並替手段としての並替回路３１とを図１３に示すよ
うな回路構成により設けたものである。なお、その他の
回路部分についての説明は省略する。

【００５１】上述した図１３の信号処理部１４では、図
１０の信号処理部１４の暗時出力メモリ２３の代わり
に、ＲＯＭ化した暗時出力メモリ３５を用いるようにし
たものである。これにより、本実施例の場合にも、図１
１の場合と同様に暗時出力の記憶動作はなくすことがで
きる。また、暗時出力メモリ３５ａ，３５ｂへの記憶、
適応条件は図１１の実施例の場合と同様である。従っ
て、図１３の信号処理部１４は、図１０の信号処理部１
４と同様な効果を得ることができ、しかも、暗時出力記
憶動作、切換回路が不要となるため回路構成を簡単なも
のとすることができる。

【００５２】次に、請求項７記載の発明の一実施例につ
いて説明する。本実施例では、１ラインに渡る暗時出力
信号を光電変換素子から読み出す時の蓄積時間を、画像
読取り時の１ライン当りの蓄積時間に比べ長く設定する
ことにより、暗時出力をさらに精度良く補正を行うこと
ができる画像読取装置を提供するものである。

【００５３】すなわち、これまで述べてきた各実施例の
中で図１、図９、図１０の各信号処理部１４において、
暗時出力信号をＣＣＤラインセンサ５ａ，５ｂから読み
出す時の蓄積時間を画像を読み出す時のライン当りの蓄
積時間に比べ長く設定することによって、予め取込む１
ラインの暗時出力信号の出力レベルを大きくすることが
可能となりこれにより信号処理中の劣化を小さくするこ
とができ、しかも、そのレベルを暗時出力パターンとし
て記憶することにより一段と精度の高い暗時出力の補正
を行うことができる。

【００５４】

【発明の効果】請求項１記載の発明は、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板とを備え、前記光電変換素子のは
じめに読み出される画素に対応する原稿位置が前記原稿
領域の主走査方向のほぼ中央で、かつ、それに続いて読
み出される画素に対応する原稿位置の方向が互いに逆方
向とし、原稿領域に対応した画素のみを読出し１ライン
に渡る暗時出力信号のうち感光部がなく転送部のみの画
素の出力部分をホールドする第１ホールド手段と、前記
感光部に光シールドがなされている画素の出力部分をホ
ールドする第２ホールド手段と、これら第１及び第２ホ
ールド手段の出力値を基準として１ラインに渡る暗時出
力信号を正規化する正規化手段と、その正規化された１
ラインに渡る暗時出力信号を記憶する第１記憶手段と、
感光部に光シールドがなされている画素の出力を記憶す
る第２記憶手段と、前記第１記憶手段の出力と前記第２
記憶手段の出力とを乗算し各画素で発生した暗時出力信
号を生成する第１暗時出力信号生成手段と、この第１暗
時出力信号生成手段の出力をもとに実際に前記光電変換
素子から出力される暗時出力信号を生成する第２暗時出
力信号生成手段と、この第２暗時出力信号生成手段の出
力を画像を読取った時の出力から減ずる減算手段と、原
稿画像の中心部分から互いに逆方向に並列に出力された
２つのデータ列をその原稿画像の端のデータから順に並
んだ１つの直列データ列として出力する並替手段とを前
記信号処理手段内に設けたので、２つの光電変換素子を
用い、独立にしかも同時に駆動することにより高速、高
精細な画像読取りが可能となり、また、遮光板を用いて
原稿以外からの反射光を遮光し画像読取りに関与する画
素だけを読み出すことにより、原稿サイズにより光電変
換素子駆動の消費電力、総データ量を低減することが可
能となる。また、予め取り込んだ１ラインの暗時出力パ
ターンを画像読取り中のＤＳ（Ｓ）の値と乗算しその結
果を用いて実際に光電変換素子から出力される暗時出力
信号を生成し、その光電変換素子から出力された画像信
号から減算するようにしたので、光電変換素子の持つ画
素数より少ない画素数だけ読出しを行った時にも精度の
よい暗時出力補正を行うことができる。さらに、原稿画
像の中心部分から互いに逆方向に並列に出力された２つ
のデータ列を原稿の端から順に並んだ１つの直列データ
列として出力しているため、出力形式が１つの光電変換
素子を用いた場合と同様とすることができるものであ
る。

【００５５】請求項２記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板とを備え、前記光電変換素子のは
じめに読み出される読取画素に対応する原稿位置が前記
原稿領域の主走査方向のほぼ中央で、かつ、それに続い
て読み出される読取画素に対応する原稿位置の方向が互
いに逆方向とし、原稿領域に対応した画素のみを読出し
１ラインに渡る暗時出力信号を記憶する記憶手段と、感
光部に光シールドがなされている画素の出力をホールド
するホールド手段と、このホールド手段の出力と前記記
憶手段の内容を１ラインに渡り読み出した出力とを乗算
し各画素で発生した暗時出力信号を生成する第１暗時出
力生成手段と、この第１暗時出力生成手段の出力をもと
に実際に前記光電変換素子から出力される暗時出力信号
を生成する第２暗時出力生成手段と、この第２暗時出力
生成手段の出力を画像を読取った時の出力から減ずる減
算手段と、原稿画像の中心部分から互いに逆方向に並列
に出力された２つのデータ列をその原稿画像の端のデー
タから順に並んだ直列データ列として出力する並替手段
とを信号処理手段内に設けたので、２つの光電変換素子
を用い、独立にしかも同時に駆動することにより高速、
高精細な画像読取りが可能となり、また、遮光板を用い
て原稿以外からの反射光を遮光し画像読取りに関与する
画素だけを読み出すことにより、原稿サイズにより光電
変換素子駆動の消費電力、総データ量を低減することが
可能となる。また、暗時出力のパターンを記憶している
メモリを備え、この読出し出力に画像読取り中のＤＳ
（Ｓ）の値と乗算しその結果を用いて実際に光電変換素
子から出力される暗時出力信号を生成し、光電変換素子
から出力された画像信号から減算するようにしたので、
光電変換素子の持つ画素数より少ない画素数だけ読出し
を行った時にも精度の良い暗時出力補正を行うことがで
きる。さらに、原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列を原稿の端から順に並
んだ１つの直列データ列として出力しているため、その
出力形式が１つの光電変換素子の場合と同様とすること
ができるものである。

【００５６】請求項３記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板とを備え、前記光電変換素子のは
じめに読み出される読取画素に対応する原稿位置が前記
原稿領域の主走査方向のほぼ中央で、かつ、それに続い
て読み出される読取画素に対応する原稿位置の方向が互
いに逆方向とし、原稿領域に対応した画素のみを読出し
感光部がなく転送部のみの画素の出力をホールドするホ
ールド手段と、１ラインに渡り白基準板を読取った時の
出力信号のピーク値をホールドするピークホールド手段
と、前記ホールド手段及び前記ピークホールド手段の出
力値を基準として１ラインにわたる白基準板読取り信号
及び画像読取り信号を正規化する第１正規化手段と、こ
の第１正規化手段の出力である正規化された白基準板読
取り信号を１ラインに渡り記憶する記憶手段と、前記第
１正規化手段の出力である正規化された画像読取り信号
を前記記憶手段の内容を１ラインに渡り読出した出力に
より正規化する第２正規化手段と、原稿画像の中心部分
から互いに逆方向に並列に出力された２つのデータ列を
前記原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力する並替手段とを前記信号処理手段内
に設けたので、請求項１，２の画像読取装置で得られた
暗時出力補正の出力を用いて量子化の基準、シェーディ
ング補正の基準を作り出し、暗時出力補正のされた画像
読取り信号に対して量子化、シェーディング補正を行う
ことにより、精度の高い量子化、シェーディング補正を
行うことができるものである。

【００５７】請求項４記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、１ラインに渡る暗時
出力信号のうち感光部がなく転送部のみの画素の出力部
分をホールドする第１ホールド手段と、感光部に光シー
ルドがなされている画素の出力部分をホールドする第２
ホールド手段と、これら第１及び第２ホールド手段の出
力値を基準として１ラインに渡る暗時出力信号を正規化
する正規化手段と、この正規化手段により正規化された
１ラインに渡る暗時出力信号を記憶する第１記憶手段
と、感光部に光シールドがなされている画素の出力を記
憶する第２記憶手段と、この第２記憶手段の出力と前記
第１記憶手段の１ラインに渡り読出した出力とを乗算し
各画素で発生した暗時出力信号を生成する第１暗時出力
信号生成手段と、この第１暗時出力信号生成手段の出力
をもとに実際に前記光電変換素子から出力される暗時出
力信号を生成する第２暗時出力信号生成手段と、この第
２暗時出力信号生成手段の出力を読取った時の出力から
減ずる減算手段と、原稿画像の中心部分から互いに逆方
向に並列に出力された２つのデータ列をその原稿画像の
端のデータから順に並んだ１つの直列データ列として出
力する並替手段とを前記信号処理手段内に設けたので、
２つの光電変換素子を用い、独立にしかも同時に駆動
し、原稿画像のサイズにより読取りに寄与しない光電変
換素子の画素を遮光し、照明光源を制御し、副走査速度
を制御しているため、高速、高精細な読取りが可能で、
特に小さいサイズの原稿を読取る時に高速性を発揮する
ことができる。また、予め取り込んだ１ラインの暗時出
力パターンを画像読取り中のＤＳ（Ｓ）の値と乗算しそ
の結果を用いて実際に光電変換素子から出力される暗時
出力信号を生成し、その光電変換素子から出力された画
像信号から減算するようにしたので、光電変換素子の持
つ画素数より少ない画素数だけ読出しを行った場合にも
精度の良い暗時出力の補正を行うことができる。さら
に、原稿画像の中心部分から互いに逆方向に並列に出力
された２つのデータ列を原稿の端から順に並んだ１つの
直列データ列として出力しているため、その出力形式が
１つの光電変換素子の場合と同様とすることができるも
のである。

【００５８】請求項５記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、１ラインに渡る暗時
出力信号を記憶する記憶手段と、感光部に光シールドが
なされている画素の出力をホールドするホールド手段
と、このホールド手段の出力と前記記憶手段の内容を１
ラインに渡り読み出した出力とを乗算し各画素で発生し
た暗時出力信号を生成する第１暗時出力信号生成手段
と、この第１暗時出力信号生成手段の出力をもとに実際
に前記光電変換素子から出力される暗時出力信号を生成
する第２暗時出力信号生成手段と、この第２暗時出力信
号生成手段の出力を画像を読取った時の出力から減ずる
減算手段と、原稿画像の中心部分から互いに逆方向に並
列に出力された２つのデータ列をその原稿画像の端のデ
ータから順に並んだ１つの直列データ列として出力する
並替手段とを前記信号処理手段内に設けたので、２つの
光電変換素子を用い、独立にしかも同時に駆動し、原稿
画像のサイズにより読取りに寄与しない光電変換素子の
画素を遮光し、照明光源を制御し、副走査速度を制御す
ることにより、高速、高精細な読取りが可能で、特に小
さいサイズの原稿を読取る時に高速性を発揮することが
可能となる。また、暗時出力パターンを記憶しているメ
モリを備え、その読出し出力に画像読取り中のＤＳ
（Ｓ）の値と乗算しその結果を用いて実際に光電変換素
子から出力される暗時出力信号を生成し、その光電変換
素子から出力された画像信号から減算を行うため、光電
変換素子の持つ画素数の少ない画素数だけ読出しを行っ
た時にも精度の良い暗時出力補正を行うことができる。
さらに、原稿画像の中心部分から互いに逆方向に並列に
出力された２つのデータ列を原稿の端から順に並んだ１
つの直列データ列として出力しているため、その出力形
式が１つの光電変換素子の場合と同様とすることができ
るものである。

【００５９】請求項６記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読み出される読取画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読み出される読取画素に対応する原稿
位置の方向が互いに逆方向とされ、原稿のサイズにより
原稿領域に対応した読取画素のみを読み出し、照明光源
の強度、副走査速度の制御を行い、感光部がなく転送部
のみの画素の出力をホールドするホールド手段と、１ラ
インに渡り白基準板を読取った時の出力信号のピーク値
をホールドするピークホールド手段と、前記ホールド手
段及び前記ピークホールド手段の出力値を基準として１
ラインに渡る白基準板読取り信号及び画像読取り信号を
正規化する第１正規化手段と、この第１正規化手段の出
力である正規化された白基準板読取り信号を１ラインに
渡り記憶する記憶手段と、前記第１正規化手段の出力で
ある正規化された画像読取り信号を前記記憶手段の内容
を１ラインに渡り読み出した出力により正規化する第２
正規化手段と、原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列をその原稿画像の端の
データから順に並んだ１つの直列データ列として出力す
る並替手段とを前記信号処理手段内に設けたので、請求
項４，５記載の画像読取装置で得られた暗時出力補正出
力を用いて量子化の基準、シェーディング補正の基準を
作り出し、暗時出力補正のされた画像読取り信号に対し
て量子化、シェーディング補正を行うことにより、精度
の高い量子化、シェーディング補正を行うことができる
ものである。

【００６０】請求項７記載の発明は、請求項１，３，４
又は６記載の発明において、１ラインに渡る暗時出力信
号を２つの光電変換素子から読み出す時の蓄積時間を、
画像読取り時の１ライン当りの蓄積時間に比べ長く設定
するようにしたので、予め取込む１ラインの暗時出力の
出力レベルを大きくすることが可能となりこれにより信
号処理中の劣化を小さくすることができ、しかも、その
レベルを暗時出力パターンとして記憶することによりさ
らに一段と精度の高い暗時出力補正を行うことができる
ものである。

【図面の簡単な説明】

【図１】請求項１，３，４，６記載の発明の第一の実施
例である信号処理部の様子を示す回路図である。

【図２】画像読取装置の全体構成を示す側面図である。

【図３】画像読取装置の制御部の構成を示すブロック図
である。

【図４】ＣＣＤ駆動部の出力する各種パルス波形の様子
を示すタイミングチャートである。

【図５】ＣＣＤラインセンサのもつ画素のうち６０％の
画素を読出した場合における暗時出力の重なりの様子を
示す状態説明図である。

【図６】（ａ）はＣＣＤラインセンサの１ライン分の出
力の様子を示す波形図、（ｂ）は転送クロック波形を除
去した後の１ライン分の出力の様子を示す波形図であ
る。

【図７】（ａ）はＣＣＤラインセンサの露光量をゼロと
した場合の１ライン分の出力波形を示す波形図、（ｂ）
はＡ／Ｄ変換回路のリファレンスと信号入力との関係を
示す波形図、（ｃ）はＡ／Ｄ変換回路の２つのリファレ
ンスと信号入力との関係を示す波形図である。

【図８】（ａ）及び（ｂ）は並べ替えを行う前のデータ
列の様子を示す状態図、（ｃ）は並替回路において並べ
替えを行った後のデータ列の様子を示す状態図、（ｄ）
はデータの並べ替えの後にセレクト回路において変換し
て出力したデータ列の様子を示す状態図である。

【図９】請求項１，３，４，６記載の発明の第二の実施
例である信号処理部の様子を示す回路図である。

【図１０】請求項１，３，４，６記載の発明の第三の実
施例である信号処理部の様子を示す回路図である。

【図１１】請求項２，３，５，６記載の発明の第一の実
施例である信号処理部の様子を示す回路図である。

【図１２】請求項２，３，５，６記載の発明の第二の実
施例である信号処理部の様子を示す回路図である。

【図１３】請求項２，３，５，６記載の発明の第三の実
施例である信号処理部の様子を示す回路図である。

【符号の説明】

２原稿３照明光源４ａ，４ｂ結像手段５ａ，５ｂ光電変換素子６ａ，６ｂ遮光板１０駆動手段１１原稿サイズ検知手段１２副走査速度制御手段１３照明光源制御手段１４信号処理手段１６ａ，１６ｂ第１ホールド手段１７ａ，１７ｂ第２ホールド手段２１ａ，２１ｂ正規化手段２３ａ，２３ｂ第１記憶手段２４ａ，２４ｂ第２記憶手段２５ａ，２５ｂ第１暗時出力信号生成手段２６ａ，２６ｂ，２７ａ，２７ｂ第２暗時出力信号
生成手段２８ａ，２８ｂ減算手段３２並替手段

Claims

【特許請求の範囲】

【請求項１】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板と
を備え、前記光電変換素子のはじめに読み出される画素
に対応する原稿位置が前記原稿領域の主走査方向のほぼ
中央で、かつ、それに続いて読み出される画素に対応す
る原稿位置の方向が互いに逆方向とし、原稿領域に対応
した画素のみを読出し１ラインに渡る暗時出力信号のう
ち感光部がなく転送部のみの画素の出力部分をホールド
する第１ホールド手段と、前記感光部に光シールドがな
されている画素の出力部分をホールドする第２ホールド
手段と、これら第１及び第２ホールド手段の出力値を基
準として１ラインに渡る暗時出力信号を正規化する正規
化手段と、その正規化された１ラインに渡る暗時出力信
号を記憶する第１記憶手段と、感光部に光シールドがな
されている画素の出力を記憶する第２記憶手段と、前記
第１記憶手段の出力と前記第２記憶手段の出力とを乗算
し各画素で発生した暗時出力信号を生成する第１暗時出
力信号生成手段と、この第１暗時出力信号生成手段の出
力をもとに実際に前記光電変換素子から出力される暗時
出力信号を生成する第２暗時出力信号生成手段と、この
第２暗時出力信号生成手段の出力を画像を読取った時の
出力から減ずる減算手段と、原稿画像の中心部分から互
いに逆方向に並列に出力された２つのデータ列をその原
稿画像の端のデータから順に並んだ１つの直列データ列
として出力する並替手段とを前記信号処理手段内に設け
たことを特徴とする画像読取装置。
【請求項２】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板と
を備え、前記光電変換素子のはじめに読み出される読取
画素に対応する原稿位置が前記原稿領域の主走査方向の
ほぼ中央で、かつ、それに続いて読み出される読取画素
に対応する原稿位置の方向が互いに逆方向とし、原稿領
域に対応した画素のみを読出し１ラインに渡る暗時出力
信号を記憶する記憶手段と、感光部に光シールドがなさ
れている画素の出力をホールドするホールド手段と、こ
のホールド手段の出力と前記記憶手段の内容を１ライン
に渡り読み出した出力とを乗算し各画素で発生した暗時
出力信号を生成する第１暗時出力生成手段と、この第１
暗時出力生成手段の出力をもとに実際に前記光電変換素
子から出力される暗時出力信号を生成する第２暗時出力
生成手段と、この第２暗時出力生成手段の出力を画像を
読取った時の出力から減ずる減算手段と、原稿画像の中
心部分から互いに逆方向に並列に出力された２つのデー
タ列をその原稿画像の端のデータから順に並んだ直列デ
ータ列として出力する並替手段とを前記信号処理手段内
に設けたことを特徴とする画像読取装置。
【請求項３】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板と
を備え、前記光電変換素子のはじめに読み出される読取
画素に対応する原稿位置が前記原稿領域の主走査方向の
ほぼ中央で、かつ、それに続いて読み出される読取画素
に対応する原稿位置の方向が互いに逆方向とし、原稿領
域に対応した画素のみを読出し感光部がなく転送部のみ
の画素の出力をホールドするホールド手段と、１ライン
に渡り白基準板を読取った時の出力信号のピーク値をホ
ールドするピークホールド手段と、前記ホールド手段及
び前記ピークホールド手段の出力値を基準として１ライ
ンにわたる白基準板読取り信号及び画像読取り信号を正
規化する第１正規化手段と、この第１正規化手段の出力
である正規化された白基準板読取り信号を１ラインに渡
り記憶する記憶手段と、前記第１正規化手段の出力であ
る正規化された画像読取り信号を前記記憶手段の内容を
１ラインに渡り読出した出力により正規化する第２正規
化手段と、原稿画像の中心部分から互いに逆方向に並列
に出力された２つのデータ列を前記原稿画像の端のデー
タから順に並んだ１つの直列データ列として出力する並
替手段とを前記信号処理手段内に設けたことを特徴とす
る画像読取装置。
【請求項４】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板
と、原稿サイズ検知手段と、照明光源制御手段と、副走
査速度制御手段とを備え、前記光電変換素子のはじめに
読み出される読取画素に対応する原稿位置が前記原稿領
域の主走査方向のほぼ中央で、かつ、それに続いて読み
出される読取画素に対応する原稿位置の方向が互いに逆
方向とされ、原稿のサイズにより原稿領域に対応した読
取画素のみを読み出し、照明光源の強度、副走査速度の
制御を行い、１ラインに渡る暗時出力信号のうち感光部
がなく転送部のみの画素の出力部分をホールドする第１
ホールド手段と、感光部に光シールドがなされている画
素の出力部分をホールドする第２ホールド手段と、これ
ら第１及び第２ホールド手段の出力値を基準として１ラ
インに渡る暗時出力信号を正規化する正規化手段と、こ
の正規化手段により正規化された１ラインに渡る暗時出
力信号を記憶する第１記憶手段と、感光部に光シールド
がなされている画素の出力を記憶する第２記憶手段と、
この第２記憶手段の出力と前記第１記憶手段の１ライン
に渡り読出した出力とを乗算し各画素で発生した暗時出
力信号を生成する第１暗時出力信号生成手段と、この第
１暗時出力信号生成手段の出力をもとに実際に前記光電
変換素子から出力される暗時出力信号を生成する第２暗
時出力信号生成手段と、この第２暗時出力信号生成手段
の出力を読取った時の出力から減ずる減算手段と、原稿
画像の中心部分から互いに逆方向に並列に出力された２
つのデータ列をその原稿画像の端のデータから順に並ん
だ１つの直列データ列として出力する並替手段とを前記
信号処理手段内に設けたことを特徴とする画像読取装
置。
【請求項５】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板
と、原稿サイズ検知手段と、照明光源制御手段と、副走
査速度制御手段とを備え、前記光電変換素子のはじめに
読み出される読取画素に対応する原稿位置が前記原稿領
域の主走査方向のほぼ中央で、かつ、それに続いて読み
出される読取画素に対応する原稿位置の方向が互いに逆
方向とされ、原稿のサイズにより原稿領域に対応した読
取画素のみを読み出し、照明光源の強度、副走査速度の
制御を行い、１ラインに渡る暗時出力信号を記憶する記
憶手段と、感光部に光シールドがなされている画素の出
力をホールドするホールド手段と、このホールド手段の
出力と前記記憶手段の内容を１ラインに渡り読み出した
出力とを乗算し各画素で発生した暗時出力信号を生成す
る第１暗時出力信号生成手段と、この第１暗時出力信号
生成手段の出力をもとに実際に前記光電変換素子から出
力される暗時出力信号を生成する第２暗時出力信号生成
手段と、この第２暗時出力信号生成手段の出力を画像を
読取った時の出力から減ずる減算手段と、原稿画像の中
心部分から互いに逆方向に並列に出力された２つのデー
タ列をその原稿画像の端のデータから順に並んだ１つの
直列データ列として出力する並替手段とを前記信号処理
手段内に設けたことを特徴とする画像読取装置。
【請求項６】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板
と、原稿サイズ検知手段と、照明光源制御手段と、副走
査速度制御手段とを備え、前記光電変換素子のはじめに
読み出される読取画素に対応する原稿位置が前記原稿領
域の主走査方向のほぼ中央で、かつ、それに続いて読み
出される読取画素に対応する原稿位置の方向が互いに逆
方向とされ、原稿のサイズにより原稿領域に対応した読
取画素のみを読み出し、照明光源の強度、副走査速度の
制御を行い、感光部がなく転送部のみの画素の出力をホ
ールドするホールド手段と、１ラインに渡り白基準板を
読取った時の出力信号のピーク値をホールドするピーク
ホールド手段と、前記ホールド手段及び前記ピークホー
ルド手段の出力値を基準として１ラインに渡る白基準板
読取り信号及び画像読取り信号を正規化する第１正規化
手段と、この第１正規化手段の出力である正規化された
白基準板読取り信号を１ラインに渡り記憶する記憶手段
と、前記第１正規化手段の出力である正規化された画像
読取り信号を前記記憶手段の内容を１ラインに渡り読み
出した出力により正規化する第２正規化手段と、原稿画
像の中心部分から互いに逆方向に並列に出力された２つ
のデータ列をその原稿画像の端のデータから順に並んだ
１つの直列データ列として出力する並替手段とを前記信
号処理手段内に設けたことを特徴とする画像読取装置。
【請求項７】１ラインに渡る暗時出力信号を２つの光
電変換素子から読み出す時の蓄積時間を、画像読取り時
の１ライン当りの蓄積時間に比べ長く設定するようにし
たことを特徴とする請求項１，３，４又は６記載の画像
読取装置。