JPH0510520Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、商用電源電圧の異なる地域におい
て使用可能とされた電源回路に用いて好適な整流
回路に関するもので、特に、電源投入時のインラ
ツシユ電流の制限に係わる。

〔考案の概要〕

この考案は、整流回路において、インラツシユ
抵抗の両端電圧が所定値を越えた時には、インラ
ツシユ抵抗と並列に接続されたスイツチング素子
をオフ状態にすることにより、インラツシユ電流
を制限できると共に、定常動作時には、インラツ
シユ抵抗による電力ロスを改善することができ、
然も、電源のオン／オフを素早く繰り返しても誤
動作を生じることがないようにしたものである。

〔従来の技術〕

カラーテレビジヨン等に用いられる整流回路
は、従来、第４図に示すように構成されていた。
第４図において、５１がACプラグ、５２がブリ
ツジ整流器、５３がインラツシユ抵抗、５４が平
滑コンデンサである。ACプラグ５１からの商用
電源は、ブリツジ整流器５２で整流され、平滑コ
ンデンサ５４でリツプル成分が除去され、電源出
力端子５５から取り出される。

ブリツジ整流器５２とコンデンサ５４との間に
挿入されているインラツシユ抵抗５３は、電源投
入直後、コンデンサ５４に過大な充電電流が流れ
込むために生じるインラツシユ電流を制限するた
めに設けられている。即ち、第５図に示す入力交
流電源電圧がピークとなる時点T_Aで電源が投入
されると、電源投入直後、ブリツジ整流器５２か
らコンデンサ５４に過渡的に過大な充電電流が流
れ込む。この時、インラツシユ抵抗５３でこの過
大な充電電流が消費され、インラツシユ電流が制
限される。インラツシユ抵抗５３としては、入力
される商用電源電圧が100Vの地域では、1Ω程度
のものが用いられる。

ところで、上述の従来の整流回路では、ブリツ
ジ整流器５２と平滑コンデンサ５４との間にイン
ラツシユ抵抗５３が挿入されているため、インラ
ツシユ電流の流れる電源投入時ばかりでなく、定
常動作時においてもインラツシユ抵抗５３に電流
が流れる。このため、定常動作時においてインラ
ツシユ抵抗５３による電力ロスが生じるという問
題がある。この問題は、特に、商用電源電圧が異
なる地域でも使用可能な整流回路を構成する場合
に大きな問題となる。

つまり、商用電源電圧が100Vの地域で使用す
る場合には、インラツシユ抵抗５３の値は、前述
のように、1Ω程度に設定すれば良い。ところが、
商用電源電圧が290Vの地域で使用する場合には、
インラツシユ抵抗５３の値を3.3Ω程度に設定す
る必要がある。したがつて、商用電源電圧が異な
る地域でも使用可能な整流回路を構成する場合に
は、商用電源電圧が高い地域でも使用できるよう
にするため、インラツシユ抵抗５３の値を3.3Ω
程度に設定する必要がある。

このようにインラツシユ抵抗５３の値を大きく
すると、商用電源電圧が低い地域で使用した場合
にインラツシユ抵抗５３による電力ロスが大きく
なる。即ち、負荷の消費電力が同じであれば、電
源電圧が低い程、大きな電流がインラツシユ抵抗
５３を流れることになる。インラツシユ抵抗５３
による電力ロスは、インラツシユ抵抗５３を流れ
る電流の２乗とインラツシユ抵抗５３との積で求
められるのであるから、インラツシユ抵抗５３を
流れる電流が大きくなると、その２乗に比例して
電力ロスが大きくなる。

電源投入時、電源電圧がゼロクロスとなる第５
図における時点T_Bで電源投入が開始されるよう
なゼロクロススイツチを用いれば、インラツシユ
電流が流れることが防止できると共に、インラツ
シユ抵抗による電力ロスが生じない。しかしなが
ら、ゼロクロススイツチは、構成が複雑で、高価
である。

そこで、上述の問題を解決するために、従来、
第６図に示す構成の整流回路が用いられている。

第６図において、６１がACプラグ、６２がブ
リツジ整流器、６３がインラツシユ抵抗、６４が
平滑コンデンサ、６５が出力トランス、６６が出
力トランジスタである。出力トランジスタ６６の
ベースから導出された端子６７には、出力トラン
ス６５の二次側に接続された誤差アンプ（図示せ
ず）の出力を基に形成されたスイツチングパルス
が供給される。

インラツシユ抵抗６３と並列にサイリスタ６８
が接続される。このサイリスタ６８のゲートが抵
抗７０及びダイオード６９の直列接続を介して出
力トランス６５の一端に接続されると共に、サイ
リスタ６８のゲートと出力トランス６５のタツプ
との間にコンデンサ７１が挿入される。

電源投入時には、サイリスタ６８はオフしてい
る。このため、インラツシユ抵抗６３に電流が流
れ、インラツシユ電流が制限される。電源回路が
立ち上がると、ダイオード６９を介してサイリス
タ６８にゲート電圧が供給される。このゲート電
圧により、サイリスタ６８がターンオンする。こ
のため、定常状態においては、ブリツジ整流器６
２の出力がサイリスタ６８を介して流れ、インラ
ツシユ抵抗６３による電力ロスが生じない。

〔考案が解決しようとする問題点〕

ところが上述の第６図に示す構成の従来の整流
回路では、電源をオフさせた直後に素早く電源を
オンさせた場合に、誤動作が生じ、インラツシユ
電流をインラツシユ抵抗６３で十分に制限できな
いという問題がある。即ち、電源をオフさせた直
後には、コンデンサ７１に電荷が残つているた
め、サイリスタ６８がオン状態のままである。こ
のため、電源をオフさせた直後に素早く電源を投
入させた場合には、インラツシユ電流がインラツ
シユ抵抗６３で制限されず、サイリスタ６８を介
して流れてしまう。

また、上述の第６図に示す構成の従来の整流回
路では、サイリスタ６８のゲートに電圧を供給す
るため、出力トランス６５に専用の巻線或いはタ
ツプを用意する必要があるという問題がある。

したがつて、この考案の目的は、電源を素早く
オン／オフさせた場合にも誤動作が生じることが
なく、インラツシユ電流を制限することができる
整流回路を提供することにある。

この考案の他の目的は、トランスに専用の巻線
を用意する必要がなく、回路構成を単純化できる
整流回路を提供することにある。

〔問題点を解決するための手段〕

この考案は、インラツシユ抵抗３に並列接続さ
れたスイツチング素子６と、インラツシユ抵抗３
の両端電圧が所定値を越えた時に、スイツチング
素子６をオフ状態に保持するような回路とを備え
たことを特徴とする整流回路である。

〔作用〕

電源投入時、ブリツジ整流器２の出力電圧Vin
が高い電圧の時には、インラツシユ抵抗３の両端
電圧Vsがツエナーダイオード７のツエナー電圧
を越え、トランジスタ１０がオンし、サイリスタ
６がオンできない状態とされる。このため、イン
ラツシユ電流はインラツシユ抵抗３で制限され
る。

ブリツジ整流器２の出力電圧Vinが0Vに達し
た後は、インラツシユ抵抗３の両端電圧Vsに応
じてサイリスタ６がオンする。サイリスタ６がオ
ンする間、インラツシユ抵抗３の両端間をサイリ
スタ６を通じて電流が流れる。サイリスタ６は、
入力電源の半サイクル毎にリセツトされる。

〔実施例〕

以下、この考案の一実施例について図面を参照
して説明する。

第１図はこの考案の一実施例を示すものであ
る。第１図において１がACプラグ、２がブリツ
ジ整流器、３がインラツシユ抵抗、４が平滑コン
デンサである。ブリツジ整流器２と平滑コンデン
サ４との間にインラツシユ抵抗３が挿入される。
インラツシユ抵抗３と平滑コンデンサ４との接続
点から電源出力端子５が導出される。

インラツシユ抵抗３の両端にサイリスタ６が挿
入される。インラツシユ抵抗３の一端とサイリス
タ６のアノードとの接続点がツエナーダイオード
７のカソードに接続されると共に、抵抗８の一端
に接続される。ツエナーダイオード７のアノード
が抵抗９を介してトランジスタ１０のベースに接
続される。

トランジスタ１０のコレクタがサイリスタ６の
ゲートに接続される。トランジスタ１０のコレク
タとサイリスタ６のゲートとの接続点が抵抗８の
他端に接続されると共に、コンデンサ１１の一端
に接続される。コンデンサ１１の他端がインラツ
シユ抵抗３と平滑コンデンサ４との接続点に接続
される。トランジスタ１０のエミツタがサイリス
タ６のカソードに接続される。このトランジスタ
１０のエミツタとサイリスタ６との接続点がイツ
ラツシユ抵抗３と平滑コンデンサ４との接続点に
接続される。

上述の一実施例の動作について説明する。

今、ブリツジ整流器２の出力電圧Vinがピーク
となる第２図における時点t₁で電源が投入された
とする。この時、コンデンサ４の端子電圧Voが
第２図に示すように略々0Vであるのに対して、
ブリツジ整流器２の出力電圧Vinは高い電圧にあ
る。したがつて、インラツシユ抵抗３の両端電圧
Vs（Vs＝Vin−Vo）は、ツエナーダイオード７
のツエナー電圧よりも高くなる。このため、ツエ
ナーダイオード７、抵抗９を通じてトランジスタ
１０のベースに電圧が供給され、トランジスタ１
０がオンする。

トランジスタ１０がオンすると、サイリスタ６
のゲート電流がトランジスタ１０でバイパスされ
るため、サイリスタ６はオンできず、オフ状態に
保たれる。

ブリツジ整流器２の出力電圧Vinが下降してい
き、インラツシユ抵抗３の両端電圧Vsがツエナ
ーダイオード７のツエナー電圧より低くなると、
トランジスタ１０はオフする。

ブリツジ整流器２の出力電圧Vinが時点t₂で0V
になり、時点t₂から再び上昇し始めると、抵抗８
を通じてサイリスタ６にゲート電流が供給され
る。このサイリスタ６のゲート電圧がコンデンサ
１１の時定数に関連して上昇し、サイリスタ６を
オンするのに十分な電圧まで上昇すると、第２図
Ｂに示すように、サイリスタ６がターンオンす
る。この時、ツエナーダイオード７は導通せず、
トランジスタ１０はオフ状態である。

サイリスタ６がオンすると、インラツシユ抵抗
３の両端電圧Vsが下がる。このため、サイリス
タ６がオンしている間、トランジスタ１０はオン
できず、オフ状態に保持される。

ブリツジ整流供給２の出力電圧Vinがコンデン
サ４の端子電圧Voより低くなると、第２図Ｂに
示すように、サイリスタ６がターンオフする。そ
して、ブリツジ整流器２の出力電圧Vinが0Vに
なり、再び上昇し始めると、サイリスタ６がオン
する。

以下、同様の動作を繰り返し、サイリスタ６が
インラツシユ抵抗３の両端電圧Vsに応じてオ
ン／オフする。したがつて、定常時のインラツシ
ユ抵抗３の両端間の電圧Vs及び電流Isは、第３
図Ａ及び第３図Ｂに示すものとなる。

第３図Ａは、インラツシユ抵抗３の両端間の電
圧Vsを示すものである。インラツシユ抵抗３の
両端電圧Vsは、サイリスタ６をターンオンする
のに十分な電圧V₁₀まで達すると、サイリスタ６
がオンするため下降する。そして、サイリスタ６
がオンすると、ブリツジ整流器２の出力は、サイ
リスタ６を通じて流れる。第３図Ａ及び第３図Ｂ
から明らかなように、サイリスタ６がオンしてい
る間のインラツシユ抵抗３の両端の消費電力Ps
（Ps＝Is×Vs）は、僅かなものとなる。

このように、上述の一実施例では、電源投入直
後、ブリツジ整流器２の出力電圧Vinが高い電圧
の時には、トランジスタ１０がオンし、サイリス
タ６がオンできない状態とされる。このため、イ
ンラツシユ電流はインラツシユ抵抗３で制限され
る。

そして、ブリツジ整流器２の出力電圧Vinが
0Vに達した後は、インラツシユ抵抗３の両端電
圧Vsに応じてサイリスタ６がオンする。このサ
イリスタ６は、入力電源の半サイクル毎にリセツ
トされる。このため、電源のオン／オフを素早く
繰り返しても誤動作を生じることなく、定常時の
電力ロスが軽減される。

〔考案の効果〕

この考案に依れば、電源投入時、過大なインラ
ツシユ電流が流れる時には、トランジスタ１０が
オンし、サイリスタ６がオフ状態に保持される。
そして、電源電圧が一度0Vに達した後には、イ
ンラツシユ抵抗３の両端電圧に応じてサイリスタ
６がオンする。このため、定常時のインラツシユ
抵抗３による消費電力のロスが軽減される。

また、サイリスタ６は、入力電源の半サイクル
毎にリセツトされるため、電源のオン／オフを素
早く繰り返しても誤動作を生じない。

更に、この考案に依れば、サイリスタ６を駆動
するための特別な電源を必要とせず、また、二端
子回路として扱うことができるので、回路構成が
単純化できる。

【図面の簡単な説明】

第１図はこの考案の一実施例の接続図、第２図
及び第３図はこの考案の一実施例の説明に用いる
波形図、第４図は従来の整流回路の一例の接続
図、第５図は従来の整流回路の説明に用いる波形
図、第６図は従来の整流回路の他の例の接続図で
ある。 図面における主要な符号の説明、２……ブリツ
ジ整流器、３……インラツシユ抵抗、４……平滑
コンデンサ、６……サイリスタ、１０……トラン
ジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 インラツシユ抵抗を具備した整流回路におい
   て、該インラツシユ抵抗の両端電圧に応じて動作
   するトランジスタ回路と、 該トランジスタ回路のオンオフ動作と逆の動作
   をするサイリスタとを上記インラツシユ抵抗に並
   列に接続したことを特徴とする整流回路。