JPH05108039A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPH05108039A JPH05108039A JP3266613A JP26661391A JPH05108039A JP H05108039 A JPH05108039 A JP H05108039A JP 3266613 A JP3266613 A JP 3266613A JP 26661391 A JP26661391 A JP 26661391A JP H05108039 A JPH05108039 A JP H05108039A
- Authority
- JP
- Japan
- Prior art keywords
- attribute
- memory
- data
- display
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】アトリビュート表示のスピードを高める。
【構成】アトリビュートメモリ６から読出されたアトリ
ビュート情報（本実施例では２ビットの信号１１，１
２）はアトリビュートレジスタ１に保持されたのちに、
デコード回路３０によって展開され、展開された信号５
１〜５４はＡＮＤ３１〜３４に入力する。制御部７から
の書込み命令によって書込み用アトリビュートレジスタ
２からの信号２０によってＡＮＤ３１〜３４からの出力
信号７１〜７４は次に表示するメインメモリ３からのデ
ータ信号８０〜８３をＡＮＤ−ＯＲ９０〜９３によって
変更し、表示メモリ４に書込ませる。表示メモリ４は変
更されて書込まれたデータをＣＲＴ５に表示する。
ビュート情報（本実施例では２ビットの信号１１，１
２）はアトリビュートレジスタ１に保持されたのちに、
デコード回路３０によって展開され、展開された信号５
１〜５４はＡＮＤ３１〜３４に入力する。制御部７から
の書込み命令によって書込み用アトリビュートレジスタ
２からの信号２０によってＡＮＤ３１〜３４からの出力
信号７１〜７４は次に表示するメインメモリ３からのデ
ータ信号８０〜８３をＡＮＤ−ＯＲ９０〜９３によって
変更し、表示メモリ４に書込ませる。表示メモリ４は変
更されて書込まれたデータをＣＲＴ５に表示する。
Description
【０００１】
【産業上の利用分野】本発明はＣＲＴ表示装置に関す
る。
る。
【０００２】
【従来の技術】従来のＣＲＴ表示装置は、アトリビュー
ト表示の場合にビットマップ方式により、１バイトずつ
表示メモリへ書込む毎に、アトリビュートの判定を行う
構成となっていた。
ト表示の場合にビットマップ方式により、１バイトずつ
表示メモリへ書込む毎に、アトリビュートの判定を行う
構成となっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のＣＲＴ
表示装置は、アトリビュートの表示の場合に、メモリの
記憶内容に対して変化を加える場合には、記憶内容をま
ずアクセスし、その記憶内容を判定して表示メモリへの
書込む内容の変更を行う必要があり、１バイト書込みを
行うまでに複数の判定を行うので、処理時間が長くかか
るという欠点がある。
表示装置は、アトリビュートの表示の場合に、メモリの
記憶内容に対して変化を加える場合には、記憶内容をま
ずアクセスし、その記憶内容を判定して表示メモリへの
書込む内容の変更を行う必要があり、１バイト書込みを
行うまでに複数の判定を行うので、処理時間が長くかか
るという欠点がある。
【０００４】
【課題を解決するための手段】本発明のＣＲＴ表示装置
は、予め定められたブロックごとに修飾するデータを記
憶するアトリビュートメモリと、このアトリビュートメ
モリが記憶しているデータによって修飾された表示デー
タを記憶する表示メモリと、表示するひとつ前のアドレ
スの前記アトリビュートメモリの内容によってアトリビ
ュートを設定するための内部レジスタと、アトリビュー
ト修飾されない元のデータを記憶するメインメモリと、
前記内部レジスタに設定されたアトリビュート情報によ
って前記メインメモリからの前記予め定められたブロッ
クのデータ内容を変化させ前記表示メモリへ書込ませる
書込み回路とを有している。
は、予め定められたブロックごとに修飾するデータを記
憶するアトリビュートメモリと、このアトリビュートメ
モリが記憶しているデータによって修飾された表示デー
タを記憶する表示メモリと、表示するひとつ前のアドレ
スの前記アトリビュートメモリの内容によってアトリビ
ュートを設定するための内部レジスタと、アトリビュー
ト修飾されない元のデータを記憶するメインメモリと、
前記内部レジスタに設定されたアトリビュート情報によ
って前記メインメモリからの前記予め定められたブロッ
クのデータ内容を変化させ前記表示メモリへ書込ませる
書込み回路とを有している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】図１において、本実施例は予め定められた
ブロックごとに修飾するデータを記憶するアトリビュー
トメモリ６と、アトリビュートメモリ６が記憶している
データによって修飾された表示データを記憶してＣＲＴ
５に表示する表示メモリ４と、現時点表示しているひと
つ前のアドレスのアトリビュートメモリ６のブロック内
容によってアトリビュートを設定するための２ビットの
アトリビュートレジスタ１と、アトリビュートレジスタ
１の出力をデコードするデコード回路３０と、アトリビ
ュート修飾されない元のデータを記憶するメインメモリ
３と、表示メモリ４へのアトリビュート書込みの命令を
記憶する書込み用アトリビュートレジスタ２と、デコー
ド回路３０からの出力信号５１〜５４をレジスタ２の出
力信号２０によってマスクするＡＮＤ回路３１〜３４
と、メインメモリ３からのデータ信号８０〜８３をＡＮ
Ｄ回路３１〜３４からの信号７１〜３４によって変化さ
せ表示メモリ４に書込むＡＮＤ−ＯＲ回路９０〜９３と
を有して構成している。
ブロックごとに修飾するデータを記憶するアトリビュー
トメモリ６と、アトリビュートメモリ６が記憶している
データによって修飾された表示データを記憶してＣＲＴ
５に表示する表示メモリ４と、現時点表示しているひと
つ前のアドレスのアトリビュートメモリ６のブロック内
容によってアトリビュートを設定するための２ビットの
アトリビュートレジスタ１と、アトリビュートレジスタ
１の出力をデコードするデコード回路３０と、アトリビ
ュート修飾されない元のデータを記憶するメインメモリ
３と、表示メモリ４へのアトリビュート書込みの命令を
記憶する書込み用アトリビュートレジスタ２と、デコー
ド回路３０からの出力信号５１〜５４をレジスタ２の出
力信号２０によってマスクするＡＮＤ回路３１〜３４
と、メインメモリ３からのデータ信号８０〜８３をＡＮ
Ｄ回路３１〜３４からの信号７１〜３４によって変化さ
せ表示メモリ４に書込むＡＮＤ−ＯＲ回路９０〜９３と
を有して構成している。
【０００８】次に本実施例の動作について説明する。
【０００９】制御部７の制御によってアトリビュートメ
モリからアトリビュート情報が読出されず、また、書込
み命令が出力されない場合、アトリビュートレジスタ１
及び書込み用アトリビュートレジスタ２からの出力はな
いので、メインメモリ３からのデータ信号８０〜８３は
ＡＮＤ−ＯＲ９０〜９３によって変更されないで、その
まま表示メモリ４に書込まれ、ＣＲＴ５に表示される。
モリからアトリビュート情報が読出されず、また、書込
み命令が出力されない場合、アトリビュートレジスタ１
及び書込み用アトリビュートレジスタ２からの出力はな
いので、メインメモリ３からのデータ信号８０〜８３は
ＡＮＤ−ＯＲ９０〜９３によって変更されないで、その
まま表示メモリ４に書込まれ、ＣＲＴ５に表示される。
【００１０】次に、アトリビュートメモリ６から読出さ
れたアトリビュート情報（本実施例では２ビットの信号
１１，１２）はアトリビュートレジスタ１に保持された
のちにデコード回路３０によって展開され展開された信
号５１〜５４はＡＮＤ３１〜３４に入力する。
れたアトリビュート情報（本実施例では２ビットの信号
１１，１２）はアトリビュートレジスタ１に保持された
のちにデコード回路３０によって展開され展開された信
号５１〜５４はＡＮＤ３１〜３４に入力する。
【００１１】制御部７からの書込み命令によって書込み
用アトリビュートレジスタ２からの信号２０によってＡ
ＮＤ３１〜３４からの出力信号７１〜７４は次に表示す
るメインメモリ３からのデータ信号８０〜８３をＡＮＤ
−ＯＲ９０〜９３によって変更し、表示メモリ４に書込
ませる。表示メモリ４は変更されて書込まれたデータを
ＣＲＴ５に表示する。
用アトリビュートレジスタ２からの信号２０によってＡ
ＮＤ３１〜３４からの出力信号７１〜７４は次に表示す
るメインメモリ３からのデータ信号８０〜８３をＡＮＤ
−ＯＲ９０〜９３によって変更し、表示メモリ４に書込
ませる。表示メモリ４は変更されて書込まれたデータを
ＣＲＴ５に表示する。
【００１２】
【発明の効果】以上説明したように本発明は、予め定め
られたブロックごとに修飾するデータを記憶するアトリ
ビュートメモリと、このアトリビュートメモリが記憶し
ているデータによって修飾された表示データを記憶する
表示メモリと、表示するひとつ前のアドレスのアトリビ
ュートメモリの内容によってアトリビュートを設定する
ための内部レジスタと、アトリビュート修飾されない元
のデータを記憶するメインメモリと、内部レジスタに設
定されたアトリビュート情報によってメインメモリから
の予め定められたブロックのデータ内容を変化させ表示
メモリへ書込ませる書込み回路とを有することにより、
従来のような表示メモリへデータを書込むことにアトリ
ビュートの判定を行う為の再度の設定を削除できるの
で、アトリビュート表示のスピードを高めることができ
る効果がある。
られたブロックごとに修飾するデータを記憶するアトリ
ビュートメモリと、このアトリビュートメモリが記憶し
ているデータによって修飾された表示データを記憶する
表示メモリと、表示するひとつ前のアドレスのアトリビ
ュートメモリの内容によってアトリビュートを設定する
ための内部レジスタと、アトリビュート修飾されない元
のデータを記憶するメインメモリと、内部レジスタに設
定されたアトリビュート情報によってメインメモリから
の予め定められたブロックのデータ内容を変化させ表示
メモリへ書込ませる書込み回路とを有することにより、
従来のような表示メモリへデータを書込むことにアトリ
ビュートの判定を行う為の再度の設定を削除できるの
で、アトリビュート表示のスピードを高めることができ
る効果がある。
【図１】本発明の一実施例を示すブロック図である。
１ アトリビュートレジスタ（レジスタ） ２ 書込み用アトリビュートレジスタ（レジスタ） ３ メインメモリ ４ 表示メモリ ５ ＣＲＴ ６ アトリビュートメモリ ７ 制御部 ３０ デコード回路 ３１，３２，３３，３４ ＡＮＤ回路（ＡＮＤ） ９０，９１，９２，９３ ＡＮＤ−ＯＲ回路（ＡＮＤ
−ＯＲ）
−ＯＲ）
Claims (1)
- 【請求項１】 予め定められたブロックごとに修飾する
データを記憶するアトリビュートメモリと、このアトリ
ビュートメモリが記憶しているデータによって修飾され
た表示データを記憶する表示メモリと、表示するひとつ
前のアドレスの前記アトリビュートメモリの内容によっ
てアトリビュートを設定するための内部レジスタと、ア
トリビュート修飾されない元のデータを記憶するメイン
メモリと、前記内部レジスタに設定されたアトリビュー
ト情報によって前記メインメモリからの前記予め定めら
れたブロックのデータ内容を変化させ前記表示メモリへ
書込ませる書込み回路とを有することを特徴とするＣＲ
Ｔ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266613A JPH05108039A (ja) | 1991-10-16 | 1991-10-16 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266613A JPH05108039A (ja) | 1991-10-16 | 1991-10-16 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108039A true JPH05108039A (ja) | 1993-04-30 |
Family
ID=17433252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266613A Pending JPH05108039A (ja) | 1991-10-16 | 1991-10-16 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108039A (ja) |
-
1991
- 1991-10-16 JP JP3266613A patent/JPH05108039A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPH05108039A (ja) | Ｃｒｔ表示装置 | |
| KR100327388B1 (ko) | 디지털 방송의 메모리 제어 장치 | |
| JPS60262243A (ja) | 高速演算装置 | |
| JPS60128493A (ja) | 表示制御方式 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPH04342294A (ja) | ダブルバッファ制御方式 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2694401B2 (ja) | タイマ回路 | |
| JP3397964B2 (ja) | メモリ装置 | |
| JPH06180986A (ja) | メモリコントローラユニット | |
| JPS61176972A (ja) | 画像表示装置 | |
| JPS6139092A (ja) | 表示装置 | |
| JPS63300288A (ja) | アトリビュ−ト制御方式 | |
| JPH01169645A (ja) | メモリ装置 | |
| JPH0540685A (ja) | アドレスデコーダ | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH03147164A (ja) | 情報処理装置 | |
| JPH05298178A (ja) | 半導体集積回路 | |
| JPH04225453A (ja) | データ処理装置 | |
| JP2000181797A (ja) | デバイスキャッシュ制御システム | |
| JPS60140421A (ja) | 出力制御装置 | |
| JPH08339266A (ja) | コンピュータ用外部記憶装置 | |
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPH0778722B2 (ja) | レジスタファイル方式 |