JPH05108549A - メモリのアクセス方法 - Google Patents

Abstract

(57)【要約】 【目的】 サイクルスチール法のメモリのアクセス方法
において、メモリに対し、大量のデータを高速に書き込
み及び読み出すことのできる方法を提供する。 【構成】 交互のインストラクションサイクル及びダイ
レクトメモリアクセスサイクルにおいて、それぞれメモ
リにデータを書き込み、そのメモリからデータを読み出
すようにしたサイクルスチール法のメモリのアクセス方
法において、ダイレクトメモリアクセスサイクルにおい
て、メモリから複数単位分ずつのデータを読み出して、
それぞれラッチし、そのラッチされた複数単位分ずつの
データを、インストラクションサイクル及びダイレクト
メモリサイクルにおいて所定単位分ずつ読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はサイクルスチール法のメ
モリのアクセス方法の改良に関する。

【０００２】

【従来の技術】マイクロコンピュータ（ＣＰＵ：中央処
理装置）の制御の下に、データメモリに記憶されている
データをフレームメモリに書き込み、そのフレームメモ
リに記憶されているデータを読み出してディスプレイに
転送して表示させる場合のフレームメモリのアクセス方
法の従来例としては、２分割法やサイクルスチール法が
ある。これらの従来例を図１のタイミングチャートを参
照して説明する。

【０００３】２分割法では、ディスプレイに走査方式を
以て表示を行う場合の水平走査期間の内、水平帰線期間
でマイクロコンピュータの制御の下にフレームメモリに
データを書き込み、水平描画期間でそのフレームメモリ
からデータＤ０、Ｄ１、Ｄ２、‥‥‥‥‥‥を読み出し
て、所定の周波数のラッチクロック信号によってラッチ
回路にラッチし、それを読み出してディスプレイに転送
して表示させる。

【０００４】サイクルスチール法では、ディスプレイに
走査方式を以て表示を行う場合の水平走査期間内に交互
のインストラクションサイクル（ＣＰＵがバスを占有す
る期間）及びダイレクトメモリアクセスサイクルを設
け、インストラクションサイクルではマイクロコンピュ
ータの制御の下にフレームメモリにデータを書き込み、
ダイレクトメモリアクセスサイクルでそのフレームメモ
リからデータＤ０、Ｄ１、Ｄ２、‥‥‥‥‥‥を読み出
して、所定の周波数（２分割法の場合のラッチクロック
信号の周波数の１／２の周波数）のラッチクロック信号
によってラッチ回路にラッチし、それを読み出してディ
スプレイに転送して表示させるようにしている。

【０００５】

【発明が解決しようとする課題】ところで、２分割法の
場合、ディスプレイに表示する画素の数が頗る多い場合
には、フレームメモリに書き込むデータの量も多く成る
ため、書き込みに要する時間もかなり長く成るため、デ
ィスプレイの表示のフィールド周波数がかなり低下して
しまう。又、ディスプレイに動画を表示させる場合に
は、フレームメモリに対するデータの書き込み自体が間
に合わなく成ってしまう。又、そのフレームメモリから
の読み出しタイミングは、ディスプレイの走査タイミン
グに合わせることに成るが、その場合、ダイレクトメモ
リアクセスサイクルの占有時間が長く成ってしまい、こ
のためインストラクションサイクルが短く成って、マイ
クロコンピュータの処理能力が低下してしまう。

【０００６】又、サイクルスチール法の場合は、インス
トラクションサイクルでは、フレームメモリから読み出
されたデータがディスプレイに転送されないという無駄
がある。

【０００７】かかる点に鑑み、本発明は、交互のインス
トラクションサイクル及びダイレクトメモリアクセスサ
イクルにおいて、それぞれメモリにデータを書き込み、
そのメモリからデータを読み出すようにしたサイクルス
チール法のメモリのアクセス方法において、メモリに対
し、大量のデータを高速に書き込み及び読み出すことの
できる方法を提案しようとするものである。

【０００８】

【課題を解決するための手段及び作用】本発明は、交互
のインストラクションサイクル及びダイレクトメモリア
クセスサイクルにおいて、それぞれメモリにデータを書
き込み、そのメモリからデータを読み出すようにしたサ
イクルスチール法のメモリのアクセス方法において、ダ
イレクトメモリアクセスサイクルにおいて、上記メモリ
から複数単位分ずつのデータを読み出して、それぞれラ
ッチし、そのラッチされた複数単位分ずつのデータを、
インストラクションサイクル及びダイレクトメモリサイ
クルにおいて所定単位分ずつ読み出すようにしたもので
ある。

【０００９】

【実施例】以下に、図１のタイミングチャート及び図２
の回路を参照して、本発明の実施例を詳細に説明する。
図１に示す如く、図２のディスプレイ３の表示の走査の
水平走査期間において、交互のインストラクションサイ
クル及びダイレクトメモリアクセスサイクルを設定す
る。

【００１０】メインコントロール部１は、マイクロコン
ピュータ（ＣＰＵ）４とデータメモリ５から構成され、
マイクロコンピュータ４の制御の下に、メモリ５からら
読み出されたデータを、インストラクションサイクルで
ディスプレイコントロール部２のフレームメモリ７に書
き込む。

【００１１】マイクロコンピュータ４からの制御信号が
ディスプレイコントローラ６に供給される。そして、デ
ィスプレイコントローラ６の制御の下に、フレーム７に
高速にアドレス信号を供給して、ダイレクトメモリアク
セスサイクルで、フレームメモリ７から例えば２単位
（３単位以上も可）分ずつのデータ（データ１）Ｄ０：
Ｄ１、Ｄ２：Ｄ３、‥‥‥‥を読み出して、それぞれラ
ッチ回路８、９にラッチさせる。ディスプレイコントロ
ーラ６は、ディスプレイ３の走査期間、行数等を制御す
る。

【００１２】ラッチ回路８、９にラッチされている２単
位分ずつのデータＤ０：Ｄ１、Ｄ２：Ｄ３、‥‥‥‥
を、サイクルスチール法と同じ周波数のラッチクロック
信号信号によって、インストラクションサイクル及びダ
イレクトメモリサイクルにおいてそれぞれ１単位（２単
位以上も可）分ずつ読み出し、マルチプレクサ１０によ
って切り換えこのデータＤ０、Ｄ１、Ｄ２、Ｄ３、‥‥
‥‥をディスプレイ（ＣＲＴ、ＬＣＤ、プラズマディス
プレイ等）３に転送して表示させるようにする。

【００１３】かかるメモリのアクセス方法によれば、フ
レームメモリ７に対し大量のデータを高速に書き込み及
び読み出すことができる。大画素数のディスプレイ３
に、フレームメモリ７から高速にデータを供給すること
ができる。周辺コントローラの処理速度の低下が少な
い。既存のディスプレイコントローラを流用できる。

【００１４】表示用メモリ以外にも本発明を適用でき
る。

【００１５】

【発明の効果】かかる本発明によれば、交互のインスト
ラクションサイクル及びダイレクトメモリアクセスサイ
クルにおいて、それぞれメモリにデータを書き込み、そ
のメモリからデータを読み出すようにしたサイクルスチ
ール法のメモリのアクセス方法において、メモリに対
し、大量のデータを高速に書き込み及び読み出すことが
できる。しかもインストラクションサイクルを短縮しな
いで済む。

【図面の簡単な説明】

【図１】従来例及び本発明の実施例のタイミングチャー
ト

【図２】本発明の実施例を示すブロック線図

【符号の説明】

１ メインコントロール部 ２ ディスプレイコントロール部 ３ ディスプレイ ４ マイクロコンピュータ（ＣＰＵ） ５ メモリ ６ ディスプレイコントロール部 ７ フレームメモリ ８ ラッチ回路 ９ ラッチ回路 １０ マルチプレクサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 交互のインストラクションサイクル及び
   ダイレクトメモリアクセスサイクルにおいて、それぞれ
   メモリにデータを書き込み、該メモリからデータを読み
   出すようにしたサイクルスチール法のメモリのアクセス
   方法において、 上記ダイレクトメモリアクセスサイクルにおいて、上記
   メモリから複数単位分ずつのデータを読み出して、それ
   ぞれラッチし、 該ラッチされた複数単位分ずつのデータを、上記インス
   トラクションサイクル及び上記ダイレクトメモリサイク
   ルにおいて所定単位分ずつ読み出すようにしたことを特
   徴とするメモリのアクセス方法。