JPH05109721A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05109721A JPH05109721A JP26581091A JP26581091A JPH05109721A JP H05109721 A JPH05109721 A JP H05109721A JP 26581091 A JP26581091 A JP 26581091A JP 26581091 A JP26581091 A JP 26581091A JP H05109721 A JPH05109721 A JP H05109721A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gold wiring
- gold
- integrated circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000010931 gold Substances 0.000 claims abstract description 36
- 229910052737 gold Inorganic materials 0.000 claims abstract description 36
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010936 titanium Substances 0.000 abstract description 5
- 229910052719 titanium Inorganic materials 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】金配線を有する半導体集積回路において、金配
線と金配線を被膜する層間絶縁膜の密着性を向上させ
る。 【構成】半導体素子を形成した半導体基板１上に金配線
５を形成したのち、全面にチタンをスパッタしたのち酸
化し酸化チタン膜７を形成する。次で全面にプラズマ酸
化膜６を形成する。
線と金配線を被膜する層間絶縁膜の密着性を向上させ
る。 【構成】半導体素子を形成した半導体基板１上に金配線
５を形成したのち、全面にチタンをスパッタしたのち酸
化し酸化チタン膜７を形成する。次で全面にプラズマ酸
化膜６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に金配線と層間絶縁膜の密着性を高める金配線の構造
に関する。
特に金配線と層間絶縁膜の密着性を高める金配線の構造
に関する。
【０００２】
【従来の技術】近年、半導体集積回路は高速化、高集積
化の要求から半導体素子の微細化とともに配線の微細
化、多層化が進み、信頼性の観点から金配線が使用され
はじめている。
化の要求から半導体素子の微細化とともに配線の微細
化、多層化が進み、信頼性の観点から金配線が使用され
はじめている。
【０００３】図３（ａ）〜（ｃ）は従来の金配線構造を
説明するための半導体チップの断面図である。
説明するための半導体チップの断面図である。
【０００４】まず図３（ａ）に示すように、半導体素子
を形成した半導体基板１上に化学的気相成長法によるシ
リコン酸化膜２等からなる絶縁膜を形成する。次にチタ
ンタングステン等のバリアメタル膜３及び白金等の金メ
ッキ用の給電膜４を全面にスパッタ法あるいは蒸着法に
より被膜する。次にポジ型フォトレジスト膜を使用した
フォトリソグラフィ技術によりフォトレジストパターン
９を形成するが、一般にポジ型レジストでは断面形状と
してテーパがつき、この状態で金メッキを行なうと逆テ
ーパ型の金配線５が形成される。
を形成した半導体基板１上に化学的気相成長法によるシ
リコン酸化膜２等からなる絶縁膜を形成する。次にチタ
ンタングステン等のバリアメタル膜３及び白金等の金メ
ッキ用の給電膜４を全面にスパッタ法あるいは蒸着法に
より被膜する。次にポジ型フォトレジスト膜を使用した
フォトリソグラフィ技術によりフォトレジストパターン
９を形成するが、一般にポジ型レジストでは断面形状と
してテーパがつき、この状態で金メッキを行なうと逆テ
ーパ型の金配線５が形成される。
【０００５】次に図３（ｂ）に示すように、フォトレジ
スト膜を剥離したのち、金配線５をマスクとして異方性
エッチングを行い、給電膜４及びバリアメタル膜３を全
面エッチングし配線を形成する。次に図３（ｃ）に示す
ように、プラズマ酸化膜６等の絶縁膜を全面に被膜し上
層との層間絶縁膜とする。
スト膜を剥離したのち、金配線５をマスクとして異方性
エッチングを行い、給電膜４及びバリアメタル膜３を全
面エッチングし配線を形成する。次に図３（ｃ）に示す
ように、プラズマ酸化膜６等の絶縁膜を全面に被膜し上
層との層間絶縁膜とする。
【０００６】
【発明が解決しようとする課題】この従来の金配線を有
する半導体集積回路では、金配線と層間絶縁膜との密着
性が不充分であり、後の工程で層間絶縁膜と金配線の間
に隙間ができたり、層間絶縁膜が剥がれ半導体集積回路
の信頼性及び歩留りが低下するという問題点がある。
する半導体集積回路では、金配線と層間絶縁膜との密着
性が不充分であり、後の工程で層間絶縁膜と金配線の間
に隙間ができたり、層間絶縁膜が剥がれ半導体集積回路
の信頼性及び歩留りが低下するという問題点がある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体素子を形成した半導体基板上に金配線を有す
る半導体集積回路において、前記金配線の上面及び側面
を酸化チタンで被膜することを特徴としている。
は、半導体素子を形成した半導体基板上に金配線を有す
る半導体集積回路において、前記金配線の上面及び側面
を酸化チタンで被膜することを特徴としている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。以下製造方法
と共に説明する。
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。以下製造方法
と共に説明する。
【０００９】まず図１（ａ）に示すように、半導体素子
を形成した半導体基板１上に、例えば化学的気相成長法
によるシリコン酸化膜２を形成する。次にチタンタング
ステン等のバリアメタル膜３及び白金等の金メッキ用の
給電膜４をスパッタ法あるいは蒸着法により全面に被覆
する。次にポジ型フォトレジストを使用したフォトリソ
グラフィ技術により、フォトレジストパターン９を形成
したのち、金メッキを行い金配線５を形成する。この時
一般にポジ型レジスト膜の断面形状としてテーパがつく
ため、金配線５は逆テーパ型となる。
を形成した半導体基板１上に、例えば化学的気相成長法
によるシリコン酸化膜２を形成する。次にチタンタング
ステン等のバリアメタル膜３及び白金等の金メッキ用の
給電膜４をスパッタ法あるいは蒸着法により全面に被覆
する。次にポジ型フォトレジストを使用したフォトリソ
グラフィ技術により、フォトレジストパターン９を形成
したのち、金メッキを行い金配線５を形成する。この時
一般にポジ型レジスト膜の断面形状としてテーパがつく
ため、金配線５は逆テーパ型となる。
【００１０】次に図１（ｂ）に示すように、フォトレジ
スト膜を剥離したのち、金配線５をマスクとして異方性
エッチングを行い給電膜４及びバリアメタル膜３を選択
的にエッチングする。
スト膜を剥離したのち、金配線５をマスクとして異方性
エッチングを行い給電膜４及びバリアメタル膜３を選択
的にエッチングする。
【００１１】次に図１（ｃ）に示すように、膜厚３０ｎ
ｍ程度のチタンを全面にスパッタ法によ被膜し、酸素雰
囲気中で４００℃、１０分間の熱処理を行いチタン膜を
酸化し絶縁膜にさせ、金及び層間絶縁膜と密着性のよい
酸化チタン膜７で金配線５を被膜する。そして全面にプ
ラズマ酸化膜６等の絶縁膜を被膜する。
ｍ程度のチタンを全面にスパッタ法によ被膜し、酸素雰
囲気中で４００℃、１０分間の熱処理を行いチタン膜を
酸化し絶縁膜にさせ、金及び層間絶縁膜と密着性のよい
酸化チタン膜７で金配線５を被膜する。そして全面にプ
ラズマ酸化膜６等の絶縁膜を被膜する。
【００１２】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【００１３】第１の実施例のように金配線５が逆テーパ
型であるとチタンをスパッタしたときに金配線５側面で
の被膜性が悪く金配線５の側面とプラズマ酸化膜６の密
着性が不充分となる場合がある。そこで、図２（ａ）に
示すように、第１の実施例と同様に金配線５を形成しフ
ォトレジスト膜を剥離したのち、チタンタングステン膜
８等の金との密着性のよい金属膜を膜厚１００ｎｍ程度
全面に被膜する。
型であるとチタンをスパッタしたときに金配線５側面で
の被膜性が悪く金配線５の側面とプラズマ酸化膜６の密
着性が不充分となる場合がある。そこで、図２（ａ）に
示すように、第１の実施例と同様に金配線５を形成しフ
ォトレジスト膜を剥離したのち、チタンタングステン膜
８等の金との密着性のよい金属膜を膜厚１００ｎｍ程度
全面に被膜する。
【００１４】次に図２（ｂ）に示すように異方性エッチ
ングを行い金配線５の側面にのみチタンタングステン膜
８を存続させ、配線の断面形状の逆テーパをなくす。つ
ぎに第１の実施例と同様にチタンを全面に被膜し酸化し
たのち、図２（ｃ）に示すように、プラズマ酸化膜６を
被膜する。
ングを行い金配線５の側面にのみチタンタングステン膜
８を存続させ、配線の断面形状の逆テーパをなくす。つ
ぎに第１の実施例と同様にチタンを全面に被膜し酸化し
たのち、図２（ｃ）に示すように、プラズマ酸化膜６を
被膜する。
【００１５】この第２の実施例ではチタンタングステン
膜８を金配線５の側面に存続させることで、金配線５の
側面での被膜性を向上させ、金配線５とプラズマ酸化膜
６の密着性をより向上させることができる。
膜８を金配線５の側面に存続させることで、金配線５の
側面での被膜性を向上させ、金配線５とプラズマ酸化膜
６の密着性をより向上させることができる。
【００１６】
【発明の効果】以上説明したように本発明は、金配線を
酸化チタンで被膜することにより金配線と層間絶縁膜と
の密着性を向上させることができるという効果を有す
る。従って半導体集積回路の信頼性及び歩留りは向上す
る。
酸化チタンで被膜することにより金配線と層間絶縁膜と
の密着性を向上させることができるという効果を有す
る。従って半導体集積回路の信頼性及び歩留りは向上す
る。
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第２の実施例の断面図。
【図３】従来の半導体集積回路の一例の断面図。
【符号の説明】 １ 半導体基板 ２ シリコン酸化膜 ３ バリアメタル膜 ４ 給電膜 ５ 金配線 ６ プラズマ酸化膜 ７ 酸化チタン膜 ８ チタンタングステン膜 ９ フォトレジストパターン
Claims (1)
- 【請求項１】 半導体素子を形成した半導体基板上に金
配線を有する半導体集積回路において、前記金配線の上
面及び側面を酸化チタンで被覆したことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26581091A JPH05109721A (ja) | 1991-10-15 | 1991-10-15 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26581091A JPH05109721A (ja) | 1991-10-15 | 1991-10-15 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109721A true JPH05109721A (ja) | 1993-04-30 |
Family
ID=17422368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26581091A Pending JPH05109721A (ja) | 1991-10-15 | 1991-10-15 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194432A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
-
1991
- 1991-10-15 JP JP26581091A patent/JPH05109721A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194432A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JPWO2020194432A1 (ja) * | 2019-03-25 | 2021-09-13 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN113574636A (zh) * | 2019-03-25 | 2021-10-29 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5242861A (en) | Method for manufacturing semiconductor device having a multilayer wiring structure | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JP2825050B2 (ja) | 多層配線基板 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2570835B2 (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| KR20020051407A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3128153B2 (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH0294442A (ja) | 半導体装置の製造方法 | |
| JPH04254330A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH0594988A (ja) | 半導体装置 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 |