JPH05243217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243217A JPH05243217A JP4042700A JP4270092A JPH05243217A JP H05243217 A JPH05243217 A JP H05243217A JP 4042700 A JP4042700 A JP 4042700A JP 4270092 A JP4270092 A JP 4270092A JP H05243217 A JPH05243217 A JP H05243217A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- gold
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】金属めっき配線形成技術において、微細配線の
形成と配線の断面形状の改善により信頼性の高い配線を
形成する。 【構成】３層レジスト構造を用いて上層レジスト１０５
で微細レジストパターンの形成を行ない、中間層１０
４、下層レジスト１０３にドライエッチングにより、順
次このパターンを転写し、中間層と下層レジストとをめ
っきのマスクとして、金属めっき配線を形成する。 【効果】上層レジストパターン形成時のレジスト膜厚を
薄くできるので微細パターンを形成でき、更にめっきの
マスクとしてドライエッチングにより形成された矩形の
レジストを用いるので配線の断面形状を矩形にすること
ができる。その結果、配線の微細度と信頼度を向上でき
る。
形成と配線の断面形状の改善により信頼性の高い配線を
形成する。 【構成】３層レジスト構造を用いて上層レジスト１０５
で微細レジストパターンの形成を行ない、中間層１０
４、下層レジスト１０３にドライエッチングにより、順
次このパターンを転写し、中間層と下層レジストとをめ
っきのマスクとして、金属めっき配線を形成する。 【効果】上層レジストパターン形成時のレジスト膜厚を
薄くできるので微細パターンを形成でき、更にめっきの
マスクとしてドライエッチングにより形成された矩形の
レジストを用いるので配線の断面形状を矩形にすること
ができる。その結果、配線の微細度と信頼度を向上でき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に半導体装置に用いられる微細金属めっき配
線の形成方法に関する。
係わり、特に半導体装置に用いられる微細金属めっき配
線の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化が進行する
につれて、高い信頼度を有する微細配線の形成技術が重
要性を増してきている。現在、一般に用いられているア
ルミニウム配線では微細化に伴って、エレクトロマイグ
レーション、及びストレスマイグレーションに起因する
信頼性の劣化が深刻な問題となっている。これを解決す
る方法として、配線材料に金を用いた微細金配線形成技
術が注目を集めている。
につれて、高い信頼度を有する微細配線の形成技術が重
要性を増してきている。現在、一般に用いられているア
ルミニウム配線では微細化に伴って、エレクトロマイグ
レーション、及びストレスマイグレーションに起因する
信頼性の劣化が深刻な問題となっている。これを解決す
る方法として、配線材料に金を用いた微細金配線形成技
術が注目を集めている。
【０００３】この技術における従来の金配線形成方法
は、図３（ａ）に示すように素子領域を有する半導体基
板３０１の上面にまず、スパッタ法により金薄膜３０２
を被着し、更にその上面に、通常のフォトリソグラフィ
法を用いてフォトレジストパターン３０３を形成し、１
２０℃から１３０℃程度の熱処理（以後、焼きしめと呼
ぶ）を施す。その後、図３（ｂ）に示すようにフォトレ
ジストパターン３０３をマスクとして電解めっき法によ
り、選択的に金配線３０４を形成する。この金めっき工
程において、金薄膜３０２は電流経路を確保するための
給電層となる。又、前述の焼きしめ工程は、フォトレジ
ストと金との接着性を改善するためと、めっき中のフォ
トレジストの変形を防止するためのものである。次に、
不要となるフォトレジストパターン３０３を有機溶剤或
は酸素プラズマを用いて除去（図３（ｃ））し、更に図
３（ｄ）に示すように、王水を用いた湿式エッチング或
はアルゴン（Ａｒ）等のイオンビームを用いたスパッタ
リングにより露出する金薄膜３０２の部分を除去して金
配線３０４間を分離して配線形成の工程を完了する。こ
の時、金配線３０４も同時にエッチングされるので、そ
の膜厚は金薄膜３０２の相当する分だけ減少する。
は、図３（ａ）に示すように素子領域を有する半導体基
板３０１の上面にまず、スパッタ法により金薄膜３０２
を被着し、更にその上面に、通常のフォトリソグラフィ
法を用いてフォトレジストパターン３０３を形成し、１
２０℃から１３０℃程度の熱処理（以後、焼きしめと呼
ぶ）を施す。その後、図３（ｂ）に示すようにフォトレ
ジストパターン３０３をマスクとして電解めっき法によ
り、選択的に金配線３０４を形成する。この金めっき工
程において、金薄膜３０２は電流経路を確保するための
給電層となる。又、前述の焼きしめ工程は、フォトレジ
ストと金との接着性を改善するためと、めっき中のフォ
トレジストの変形を防止するためのものである。次に、
不要となるフォトレジストパターン３０３を有機溶剤或
は酸素プラズマを用いて除去（図３（ｃ））し、更に図
３（ｄ）に示すように、王水を用いた湿式エッチング或
はアルゴン（Ａｒ）等のイオンビームを用いたスパッタ
リングにより露出する金薄膜３０２の部分を除去して金
配線３０４間を分離して配線形成の工程を完了する。こ
の時、金配線３０４も同時にエッチングされるので、そ
の膜厚は金薄膜３０２の相当する分だけ減少する。
【０００４】
【発明が解決しようとする課題】金配線の膜厚は配線の
信頼性を確保する必要から一般的に２μｍ程度のものが
用いられており、このために、金めっき工程において
は、それよりも膜厚の厚いフォトレジスト（通常、約
２．５μｍ以上）を使用して金配線間の分離を行う必要
がある。このフォトレジスト膜厚は半導体装置の他の製
造工程で用いられる膜厚（通常、１．０〜１．５μｍ）
よりも非常に厚くなっているのが特徴である。
信頼性を確保する必要から一般的に２μｍ程度のものが
用いられており、このために、金めっき工程において
は、それよりも膜厚の厚いフォトレジスト（通常、約
２．５μｍ以上）を使用して金配線間の分離を行う必要
がある。このフォトレジスト膜厚は半導体装置の他の製
造工程で用いられる膜厚（通常、１．０〜１．５μｍ）
よりも非常に厚くなっているのが特徴である。
【０００５】その結果、従来の金配線形成方法では、フ
ォトレジストパターンを形成するフォトリソグラフィ工
程において、厚膜化に伴う解像度の低下、パターン断面
形状の劣化（矩形とならず順テーパー形状となる）が生
ずるという問題があった。更に、前述の焼きしめ工程を
行うとフォトレジストパターンが熱変形を起こし、その
断面形状は更に劣化してしまう。
ォトレジストパターンを形成するフォトリソグラフィ工
程において、厚膜化に伴う解像度の低下、パターン断面
形状の劣化（矩形とならず順テーパー形状となる）が生
ずるという問題があった。更に、前述の焼きしめ工程を
行うとフォトレジストパターンが熱変形を起こし、その
断面形状は更に劣化してしまう。
【０００６】従って、このようなフォトレジストパター
ンを金めっきのマスクに用いる従来の金配線形成方法で
は、第１に微細な配線パターンが形成されない。第２に
配線パターンの断面形状が逆テーパー状となるため、以
降の配線層間の絶縁膜形成工程において、物理的衝撃に
より倒壊しやすくなり、又、絶縁膜がこの段差を充分に
覆うことができず、配線パターン下部に空隙が生じて配
線の信頼性が損われるという欠点があった。
ンを金めっきのマスクに用いる従来の金配線形成方法で
は、第１に微細な配線パターンが形成されない。第２に
配線パターンの断面形状が逆テーパー状となるため、以
降の配線層間の絶縁膜形成工程において、物理的衝撃に
より倒壊しやすくなり、又、絶縁膜がこの段差を充分に
覆うことができず、配線パターン下部に空隙が生じて配
線の信頼性が損われるという欠点があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子領域を含む半導体基板上に電気めっきの
電流経路となる金属導電膜を形成する工程と、該金属導
電膜上に有機膜を塗布して形成する工程と、該有機膜上
に無機材料より成る中間層を形成する工程と、該中間層
上にフォトレジスト膜を塗布したのちにフォトレジスト
パターンを形成する工程と、該フォトレジストパターン
をマスクとして前記中間層をドライエッチングにより選
択的に除去する工程と、前記フォトレジストパターンと
前記中間層とをマスクとして前記有機膜をドライエッチ
ングにより選択的に除去する工程と、少なくとも前記有
機膜をマスクとして電解めっきにより金属めっき膜を形
成する工程とを含んで構成される。
造方法は、素子領域を含む半導体基板上に電気めっきの
電流経路となる金属導電膜を形成する工程と、該金属導
電膜上に有機膜を塗布して形成する工程と、該有機膜上
に無機材料より成る中間層を形成する工程と、該中間層
上にフォトレジスト膜を塗布したのちにフォトレジスト
パターンを形成する工程と、該フォトレジストパターン
をマスクとして前記中間層をドライエッチングにより選
択的に除去する工程と、前記フォトレジストパターンと
前記中間層とをマスクとして前記有機膜をドライエッチ
ングにより選択的に除去する工程と、少なくとも前記有
機膜をマスクとして電解めっきにより金属めっき膜を形
成する工程とを含んで構成される。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）乃至（ｅ）は本発明の第１の実施例の微
細金属めっき配線の形成方法を説明するための工程順断
面図である。
る。図１（ａ）乃至（ｅ）は本発明の第１の実施例の微
細金属めっき配線の形成方法を説明するための工程順断
面図である。
【０００９】まず図１（ａ）に示すように、素子領域を
有する半導体基板１０１の上面に３０〜１００ｎｍ（ナ
ノメータ）程度の金薄膜１０２をスパッタリングにより
被着し、更にその上面に下層フォトレジスト１０３を回
転塗布し、膜厚を約２．５μｍとする。この下層フォト
レジスト１０３としては例えば、東京応化工業（株）の
ＯＦＰＲ−８００，住友化学工業のＰＦ−７４００等の
ノボラック樹脂系フォトレジストを用いるが、必ずし
も、感光性を有するフォトレジストである必要はなく、
感光剤を取り去った樹脂のみでも良い。又、この膜厚は
形成すべき金配線の膜厚以上であればいずれでも良い。
有する半導体基板１０１の上面に３０〜１００ｎｍ（ナ
ノメータ）程度の金薄膜１０２をスパッタリングにより
被着し、更にその上面に下層フォトレジスト１０３を回
転塗布し、膜厚を約２．５μｍとする。この下層フォト
レジスト１０３としては例えば、東京応化工業（株）の
ＯＦＰＲ−８００，住友化学工業のＰＦ−７４００等の
ノボラック樹脂系フォトレジストを用いるが、必ずし
も、感光性を有するフォトレジストである必要はなく、
感光剤を取り去った樹脂のみでも良い。又、この膜厚は
形成すべき金配線の膜厚以上であればいずれでも良い。
【００１０】次に、温度約２００℃にて１時間程度の熱
処理を施してフォトレジスト層を硬化した後、酸化硅素
を主成分とするシリカフィルムを膜厚が１００〜２００
ｎｍとなるように回転塗布し、再度、８０〜２００℃の
熱処理を２〜３時間行って中間層１０４を形成する。そ
の後、通常のフォトリソグラフィ法に従って上層となる
フォトレジストを塗布、露光、現像し、上層レジストパ
ターン１０５を形成する。この時、上層レジストの膜厚
は、従来の金配線形成技術で用いられる膜厚（２．５μ
ｍ以上）よりも大幅に薄くし、０．５μｍ程度とする。
このフォトリソグラフィ工程ではフォトレジストの膜厚
が薄くなると解像度が向上し、且つ、矩形に近いパター
ン断面形状を得ることができるので、従来に較べ、微細
な上層レジストパターン１０５を得ることができる。
処理を施してフォトレジスト層を硬化した後、酸化硅素
を主成分とするシリカフィルムを膜厚が１００〜２００
ｎｍとなるように回転塗布し、再度、８０〜２００℃の
熱処理を２〜３時間行って中間層１０４を形成する。そ
の後、通常のフォトリソグラフィ法に従って上層となる
フォトレジストを塗布、露光、現像し、上層レジストパ
ターン１０５を形成する。この時、上層レジストの膜厚
は、従来の金配線形成技術で用いられる膜厚（２．５μ
ｍ以上）よりも大幅に薄くし、０．５μｍ程度とする。
このフォトリソグラフィ工程ではフォトレジストの膜厚
が薄くなると解像度が向上し、且つ、矩形に近いパター
ン断面形状を得ることができるので、従来に較べ、微細
な上層レジストパターン１０５を得ることができる。
【００１１】次に、この上層レジストパターン１０５を
マスクとして、主にフロン系ガス（例えば、ＣＦ4 ，Ｃ
ＨＦ3 ）を用いたドライエッチングにより、中間層１０
４を選択的にエッチング除去する。引き続き、上層レジ
ストパターン１０５と選択的に形成された中間層１０４
とをエッチングのマスクとして用い、酸素プラズマを主
体とするドライエッチングにより、下層レジスト１０３
を選択的に除去する（図１（ｂ））。この時、上層レジ
ストパターン１０５は酸素プラズマ中でエッチングされ
るので、消滅するが、中間層１０４は充分な耐性がある
ので、そのまま残存する。この下層レジスト１０３のパ
ターン側面はドライエッチングの特性により、非常に急
峻であり、矩形の断面形状となる。
マスクとして、主にフロン系ガス（例えば、ＣＦ4 ，Ｃ
ＨＦ3 ）を用いたドライエッチングにより、中間層１０
４を選択的にエッチング除去する。引き続き、上層レジ
ストパターン１０５と選択的に形成された中間層１０４
とをエッチングのマスクとして用い、酸素プラズマを主
体とするドライエッチングにより、下層レジスト１０３
を選択的に除去する（図１（ｂ））。この時、上層レジ
ストパターン１０５は酸素プラズマ中でエッチングされ
るので、消滅するが、中間層１０４は充分な耐性がある
ので、そのまま残存する。この下層レジスト１０３のパ
ターン側面はドライエッチングの特性により、非常に急
峻であり、矩形の断面形状となる。
【００１２】その後、図１（ｃ）に示すように、従来の
金めっき技術に従って、硫酸、硫酸金ナトリウム、リン
酸を主成分とする電解質溶液中にて、本試料を負電極側
に、表面が白金で覆われた小片を陽電極側に、それぞれ
設置し、２０分程度金めっきを行なって膜厚約２μｍの
金配線１０６を形成する。この金配線１０６の断面形状
は、めっきのマスクとなる下層レジスト１０３が矩形の
断面形状を有しているために、従来技術のように逆テー
パー状になることはなく、矩形となる。
金めっき技術に従って、硫酸、硫酸金ナトリウム、リン
酸を主成分とする電解質溶液中にて、本試料を負電極側
に、表面が白金で覆われた小片を陽電極側に、それぞれ
設置し、２０分程度金めっきを行なって膜厚約２μｍの
金配線１０６を形成する。この金配線１０６の断面形状
は、めっきのマスクとなる下層レジスト１０３が矩形の
断面形状を有しているために、従来技術のように逆テー
パー状になることはなく、矩形となる。
【００１３】次に、不要となる中間層１０４を弗化水素
酸或は前述したフロン系ガスを用いて除去し、更に下層
レジスト１０３を有機溶剤又は酸素プラズマにより除去
する（図１（ｄ））。
酸或は前述したフロン系ガスを用いて除去し、更に下層
レジスト１０３を有機溶剤又は酸素プラズマにより除去
する（図１（ｄ））。
【００１４】最後に図１（ｅ）に示すように、従来法と
同様に王水を用いた湿式エッチング或はアルゴン等のイ
オンビームを用いたスパッタリングにより、金配線１０
６に被覆されていない領域の金薄膜１０２を除去して金
配線１０６を分離する。
同様に王水を用いた湿式エッチング或はアルゴン等のイ
オンビームを用いたスパッタリングにより、金配線１０
６に被覆されていない領域の金薄膜１０２を除去して金
配線１０６を分離する。
【００１５】以上述べたように、従来法ではフォトリソ
グラフィ工程で形成したフォトレジストパターンそのも
のを金メッキのマスクとして用いていた為に、フォトレ
ジストの膜厚を金配線の膜厚よりも厚くする必要があ
り、その結果、解像度と断面形状の劣化が生じ、微細な
パターンを形成することができなかったが、本発明の微
細金属めっき配線の形成方法によれば、このフォトレジ
ストパターンそのものではなく、２次的に形成したパタ
ーンを金めっきのマスクとして用いるので、フォトリソ
グラフィ工程でフォトレジストの膜厚を厚くする必要が
ない。従って解像度の良好な微細パターンを形成するこ
とができる。更に、この微細パターンを元にしてドライ
エッチング法により、膜厚が金配線よりも厚く、且つ、
矩形の断面形状を有する第２のフォトレジストパターン
を形成し、これを金めっきのマスクとするので矩形の微
細な金配線を形成することができる。
グラフィ工程で形成したフォトレジストパターンそのも
のを金メッキのマスクとして用いていた為に、フォトレ
ジストの膜厚を金配線の膜厚よりも厚くする必要があ
り、その結果、解像度と断面形状の劣化が生じ、微細な
パターンを形成することができなかったが、本発明の微
細金属めっき配線の形成方法によれば、このフォトレジ
ストパターンそのものではなく、２次的に形成したパタ
ーンを金めっきのマスクとして用いるので、フォトリソ
グラフィ工程でフォトレジストの膜厚を厚くする必要が
ない。従って解像度の良好な微細パターンを形成するこ
とができる。更に、この微細パターンを元にしてドライ
エッチング法により、膜厚が金配線よりも厚く、且つ、
矩形の断面形状を有する第２のフォトレジストパターン
を形成し、これを金めっきのマスクとするので矩形の微
細な金配線を形成することができる。
【００１６】次に本発明の第２の実施例につき、図面を
参照して説明する。図２は本発明の第２の実施例の微細
金属めっき配線の形成方法を説明するための工程断面図
の一部である。
参照して説明する。図２は本発明の第２の実施例の微細
金属めっき配線の形成方法を説明するための工程断面図
の一部である。
【００１７】まず図２に示すように、第１の実施例と同
様の方法で素子領域を有する半導体基板２０１の上面に
順次、金薄膜２０２、下層フォトレジスト２０３を形成
後、約２００℃、１時間程度の熱処理を施し、シリコン
層２０４を膜厚が１００から２００ｎｍ程度となるよう
にスパッタリング法を用いて被着する。以後、第１の実
施例と全く同様の製造方法に従い、上層レジストパター
ン２０５の形成、シリコン層２０４と下層レジスト２０
３の選択的エッチング、金めっき、金薄膜２０２の部分
的除去工程を経て金配線パターンを形成する。但し、上
記工程の中で、不要となるシリコン層２０４を除去する
方法として、弗化水素酸の代りに硝酸弗化水素酸及び氷
酢酸の混合液を用いるところが前例と異る。
様の方法で素子領域を有する半導体基板２０１の上面に
順次、金薄膜２０２、下層フォトレジスト２０３を形成
後、約２００℃、１時間程度の熱処理を施し、シリコン
層２０４を膜厚が１００から２００ｎｍ程度となるよう
にスパッタリング法を用いて被着する。以後、第１の実
施例と全く同様の製造方法に従い、上層レジストパター
ン２０５の形成、シリコン層２０４と下層レジスト２０
３の選択的エッチング、金めっき、金薄膜２０２の部分
的除去工程を経て金配線パターンを形成する。但し、上
記工程の中で、不要となるシリコン層２０４を除去する
方法として、弗化水素酸の代りに硝酸弗化水素酸及び氷
酢酸の混合液を用いるところが前例と異る。
【００１８】この例では中間層の材料としてシリコン層
を用いているが、下層レジストのエッチングを行う時に
使用される酸素プラズマに対して充分な耐性があるた
め、矩形の下層レジストパターン形成することができる
ので機能的に何ら問題はなく、前例と同様の効果があ
る。
を用いているが、下層レジストのエッチングを行う時に
使用される酸素プラズマに対して充分な耐性があるた
め、矩形の下層レジストパターン形成することができる
ので機能的に何ら問題はなく、前例と同様の効果があ
る。
【００１９】
【発明の効果】以上説明したように本発明によれば、フ
ォトリソグラフィ工程で形成するフォトレジストパター
ンと金めっき工程でめっきのマスクとして用いるフォト
レジストパターンとを別々に形成するので、フォトリソ
グラフィ工程において、フォトレジストの膜厚を所定の
金配線膜厚よりも厚くする必要がない。従って、従来に
較べ、大幅に膜厚を薄くすることができ、その結果、解
像度が向上して微細なフォトレジストパターンを形成す
ることができる。更に金めっき工程において、上記の微
細なフォトレジストパターンを元にドライエッチングに
より形成された矩形の断面形状を有するフォトレジスト
パターンをめっきのマスクとして用いるので、金配線の
断面形状を従来と異り、矩形にすることが可能である。
ォトリソグラフィ工程で形成するフォトレジストパター
ンと金めっき工程でめっきのマスクとして用いるフォト
レジストパターンとを別々に形成するので、フォトリソ
グラフィ工程において、フォトレジストの膜厚を所定の
金配線膜厚よりも厚くする必要がない。従って、従来に
較べ、大幅に膜厚を薄くすることができ、その結果、解
像度が向上して微細なフォトレジストパターンを形成す
ることができる。更に金めっき工程において、上記の微
細なフォトレジストパターンを元にドライエッチングに
より形成された矩形の断面形状を有するフォトレジスト
パターンをめっきのマスクとして用いるので、金配線の
断面形状を従来と異り、矩形にすることが可能である。
【００２０】従って、金配線の物理的衝撃に対する強度
が向上し、又、以降の配線層間絶縁膜形成工程におい
て、絶縁膜の段差被覆性が向上し、空隙を生ずることが
ない。従って、本発明は物理的衝撃に対して強固であ
り、且つ、配線層内に絶縁膜の空隙のない高信頼度の微
細なめっき配線の形成方法を提供できるという効果があ
る。
が向上し、又、以降の配線層間絶縁膜形成工程におい
て、絶縁膜の段差被覆性が向上し、空隙を生ずることが
ない。従って、本発明は物理的衝撃に対して強固であ
り、且つ、配線層内に絶縁膜の空隙のない高信頼度の微
細なめっき配線の形成方法を提供できるという効果があ
る。
【図１】本発明の第１の実施例の微細金属めっき配線の
形成方法を工程順に説明した断面図。
形成方法を工程順に説明した断面図。
【図２】本発明の第２の実施例の一工程断面図。
【図３】従来技術の製造方法を工程順に示した断面図。
１０１，２０１，３０１ 半導体基板 １０２，２０２，３０２ 金薄膜 １０３，２０３ 下層レジスト １０４ 中間層 １０５，２０５ 上層レジストパターン １０６，３０４ 金配線 ２０４ シリコン層 ３０３ フォトレジストパターン
Claims (1)
- 【請求項１】 素子領域を含む半導体基板上に電気めっ
きの電流経路となる金属導電膜を形成する工程と、該金
属導電膜上に有機膜を塗布して形成する工程と、該有機
膜上に無機材料より成る中間層を形成する工程と、該中
間層上にフォトレジスト膜を塗布したのちにフォトレジ
ストパターンを形成する工程と、該フォトレジストパタ
ーンをマスクとして前記中間層をドライエッチングによ
り選択的に除去する工程と、前記フォトレジストパター
ンと前記中間層とをマスクとして前記有機膜をドライエ
ッチングにより選択的に除去する工程と、少なくとも前
記有機膜をマスクとして電解めっきにより金属めっき膜
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042700A JPH05243217A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042700A JPH05243217A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243217A true JPH05243217A (ja) | 1993-09-21 |
Family
ID=12643332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4042700A Withdrawn JPH05243217A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189114A (ja) * | 2006-01-16 | 2007-07-26 | Sumitomo Metal Mining Package Materials Co Ltd | 半導体実装基板及びその製造方法 |
| USRE40748E1 (en) * | 1999-03-15 | 2009-06-16 | Sony Corporation | Process for producing semiconductor device |
| JP2015207895A (ja) * | 2014-04-21 | 2015-11-19 | セイコーエプソン株式会社 | 基板のドライエッチング方法 |
-
1992
- 1992-02-28 JP JP4042700A patent/JPH05243217A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40748E1 (en) * | 1999-03-15 | 2009-06-16 | Sony Corporation | Process for producing semiconductor device |
| JP2007189114A (ja) * | 2006-01-16 | 2007-07-26 | Sumitomo Metal Mining Package Materials Co Ltd | 半導体実装基板及びその製造方法 |
| JP2015207895A (ja) * | 2014-04-21 | 2015-11-19 | セイコーエプソン株式会社 | 基板のドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| EP0146038A2 (en) | Planarization of multi-level interconnected metallization system | |
| JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
| JPH0160940B2 (ja) | ||
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| US4089766A (en) | Method of passivating and planarizing a metallization pattern | |
| JP2003068856A (ja) | ヒューズ素子、半導体装置及びその製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH0794490A (ja) | エッチング方法 | |
| JPS59208747A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JP2914043B2 (ja) | 半導体装置の製造方法 | |
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
| JPS628030B2 (ja) | ||
| JPH10242267A (ja) | 配線接合部形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |