JPH05110236A - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JPH05110236A JPH05110236A JP3264319A JP26431991A JPH05110236A JP H05110236 A JPH05110236 A JP H05110236A JP 3264319 A JP3264319 A JP 3264319A JP 26431991 A JP26431991 A JP 26431991A JP H05110236 A JPH05110236 A JP H05110236A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- pattern
- circuit board
- electronic circuit
- outermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 良好なはんだ付け状態を得る。
【構成】 ツーピースコネクタ１のはんだ付け端子２に
対応して、電子回路基板３にはんだ付けパターン４が一
列に複数形成されている。そして、最外側のはんだ付け
パターン４ａの外側に余分なはんだ付けパターン２４が
形成されている。
対応して、電子回路基板３にはんだ付けパターン４が一
列に複数形成されている。そして、最外側のはんだ付け
パターン４ａの外側に余分なはんだ付けパターン２４が
形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型電子部品の
はんだ付け端子列をはんだ付けするためのはんだ付けパ
タ−ンが一列に形成された電子回路基板に関する。
はんだ付け端子列をはんだ付けするためのはんだ付けパ
タ−ンが一列に形成された電子回路基板に関する。
【０００２】
【従来の技術】図５は、従来の電子回路基板にツ−ピ−
スコネクタをはんだ付けによって表面実装した斜視図、
図６は、同じくはんだ付けの方法を示す側面図である。
これらの図において、１はツ−ピ−スコネクタの本体、
２はツ−ピ−スコネクタ１のはんだ付け端子で、一列に
複数備えられている。３は電子回路基板で、端部に前記
はんだ付け端子２に対応して矩形状のはんだ付けパタ−
ン４が一列に形成されている。５ははんだゴテで、６は
糸はんだである。
スコネクタをはんだ付けによって表面実装した斜視図、
図６は、同じくはんだ付けの方法を示す側面図である。
これらの図において、１はツ−ピ−スコネクタの本体、
２はツ−ピ−スコネクタ１のはんだ付け端子で、一列に
複数備えられている。３は電子回路基板で、端部に前記
はんだ付け端子２に対応して矩形状のはんだ付けパタ−
ン４が一列に形成されている。５ははんだゴテで、６は
糸はんだである。
【０００３】次に、動作について説明する。ツ−ピ−ス
コネクタ１をそのはんだ付け端子２が電子回路基板３上
のはんだ付けパタ−ン４に重なるように位置決めし、加
熱されたはんだゴテ５に糸はんだ６を供給し続けなが
ら、はんだゴテ５を矢印Ａ方向にはんだ付け端子２に接
触させながら移動させることによりはんだ付けが完了す
る。
コネクタ１をそのはんだ付け端子２が電子回路基板３上
のはんだ付けパタ−ン４に重なるように位置決めし、加
熱されたはんだゴテ５に糸はんだ６を供給し続けなが
ら、はんだゴテ５を矢印Ａ方向にはんだ付け端子２に接
触させながら移動させることによりはんだ付けが完了す
る。
【０００４】
【発明が解決しようとする課題】従来の電子回路基板は
以上のように構成されているので、供給し続けたはんだ
をはんだゴテがかき取りながら移動し、その結果、かき
取られたはんだが最外側のはんだ付け端子に残留しては
んだ量が多すぎて、隣接する端子と短絡するといった問
題点があった。本考案は、上記した従来の問題点に鑑み
てなされたものであり、その目的とするところは、従来
のはんだ付け方法を変えずに良好なはんだ付け状態が得
られる電子回路基板を提供することにある。
以上のように構成されているので、供給し続けたはんだ
をはんだゴテがかき取りながら移動し、その結果、かき
取られたはんだが最外側のはんだ付け端子に残留しては
んだ量が多すぎて、隣接する端子と短絡するといった問
題点があった。本考案は、上記した従来の問題点に鑑み
てなされたものであり、その目的とするところは、従来
のはんだ付け方法を変えずに良好なはんだ付け状態が得
られる電子回路基板を提供することにある。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る電子回路基板は、表面実装部品のはん
だ付け端子列に対応してはんだ付けパタ−ンが一列に形
成され、前記端子列に対応した前記はんだ付けパタ−ン
の少なくともどちらか一方の最外側パタ−ンの外側に少
なくとも１個の余分なはんだ付けパタ−ンを形成したも
のである。また、本発明に係る電子回路基板は、前記余
分なはんだ付けパタ−ンの表面積が他のはんだ付けパタ
−ンの表面積と異なることを特徴とする電子回路基板。
また、本発明に係る電子回路基板は、表面実装部品のは
んだ付け端子列に対応してはんだ付けパタ−ンが一列に
形成され、前記端子列に対応した前記はんだ付けパタ−
ンの少なくともどちらか一方の最外側パタ−ンにスル−
ホ−ルを設けたものである。また、本発明に係る電子回
路基板は、表面実装部品のはんだ付け端子列に対応して
はんだ付けパタ−ンが一列に形成され、前記端子列に対
応した前記はんだ付けパタ−ンの最外側パタ−ンの表面
積を他のはんだ付けパタ−ンの表面積よりも大に形成し
たものである。
に、本発明に係る電子回路基板は、表面実装部品のはん
だ付け端子列に対応してはんだ付けパタ−ンが一列に形
成され、前記端子列に対応した前記はんだ付けパタ−ン
の少なくともどちらか一方の最外側パタ−ンの外側に少
なくとも１個の余分なはんだ付けパタ−ンを形成したも
のである。また、本発明に係る電子回路基板は、前記余
分なはんだ付けパタ−ンの表面積が他のはんだ付けパタ
−ンの表面積と異なることを特徴とする電子回路基板。
また、本発明に係る電子回路基板は、表面実装部品のは
んだ付け端子列に対応してはんだ付けパタ−ンが一列に
形成され、前記端子列に対応した前記はんだ付けパタ−
ンの少なくともどちらか一方の最外側パタ−ンにスル−
ホ−ルを設けたものである。また、本発明に係る電子回
路基板は、表面実装部品のはんだ付け端子列に対応して
はんだ付けパタ−ンが一列に形成され、前記端子列に対
応した前記はんだ付けパタ−ンの最外側パタ−ンの表面
積を他のはんだ付けパタ−ンの表面積よりも大に形成し
たものである。
【０００６】
【作用】本発明においては、はんだ付け中にかき取られ
たはんだは最外側のはんだ付けパタ−ンの外側に設けら
れた余分な端子または、最外側のはんだ付けパタ−ンの
スル−ホ−ル、あるいは他のはんだ付けパターンの表面
積よりも大なる表面積の最外側のはんだ付けパターンに
吸収される。
たはんだは最外側のはんだ付けパタ−ンの外側に設けら
れた余分な端子または、最外側のはんだ付けパタ−ンの
スル−ホ−ル、あるいは他のはんだ付けパターンの表面
積よりも大なる表面積の最外側のはんだ付けパターンに
吸収される。
【０００７】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１は本発明に係る電気回路基板にツーピースコネ
クタをはんだ付けによって表面実装した状態の斜視図で
ある。同図において、従来技術と同一の構成については
同一の符号を付して詳細な説明は省略する。本発明の特
徴とするところは、ツーピースコネクタ１のはんだ付け
端子２に対応して形成された電子回路基板３のはんだ付
けパターン４の最外側はんだ付けパターン４ａの両外側
にさらに、余分なはんだ付けパターン２４を形成した点
にある。
る。図１は本発明に係る電気回路基板にツーピースコネ
クタをはんだ付けによって表面実装した状態の斜視図で
ある。同図において、従来技術と同一の構成については
同一の符号を付して詳細な説明は省略する。本発明の特
徴とするところは、ツーピースコネクタ１のはんだ付け
端子２に対応して形成された電子回路基板３のはんだ付
けパターン４の最外側はんだ付けパターン４ａの両外側
にさらに、余分なはんだ付けパターン２４を形成した点
にある。
【０００８】以下、動作を説明する。ツーピースコネク
タ１のはんだ付け端子２を対応する電子回路基板３のは
んだ付けパターン４に重なるようにツーピースコネクタ
１を電子回路基板３に位置合わせする。しかるのち、図
６に示すように従来技術と同様に加熱されたはんだゴテ
５に糸はんだ６を供給し続けながら、矢印Ａ方向にはん
だ付け端子２を接触させながら、最外側のはんだ付けパ
ターン４ａの外側の余分なはんだ付けパターン２４まで
移動させる。これによって、はんだゴテ５がかき取って
きたはんだは余分なはんだ付けパターン２４に吸収され
て、最外側のはんだ付けパターン４ａに余分なはんだが
残留することがなく、隣接するはんだ付けパターン４と
短絡することがない。なお、余分なはんだ付けパターン
２４の表面積は、供給されるはんだの量と、はんだ付け
パターン４の表面積によって、大小に可変してもよくま
た形状も適宜設計変更が可能である。
タ１のはんだ付け端子２を対応する電子回路基板３のは
んだ付けパターン４に重なるようにツーピースコネクタ
１を電子回路基板３に位置合わせする。しかるのち、図
６に示すように従来技術と同様に加熱されたはんだゴテ
５に糸はんだ６を供給し続けながら、矢印Ａ方向にはん
だ付け端子２を接触させながら、最外側のはんだ付けパ
ターン４ａの外側の余分なはんだ付けパターン２４まで
移動させる。これによって、はんだゴテ５がかき取って
きたはんだは余分なはんだ付けパターン２４に吸収され
て、最外側のはんだ付けパターン４ａに余分なはんだが
残留することがなく、隣接するはんだ付けパターン４と
短絡することがない。なお、余分なはんだ付けパターン
２４の表面積は、供給されるはんだの量と、はんだ付け
パターン４の表面積によって、大小に可変してもよくま
た形状も適宜設計変更が可能である。
【０００９】図２は、本発明に係る電子回路基板の第２
の実施例に、ツーピースコネクタをはんだ付けによって
表面実装した状態の斜視図である。この第２の実施例に
おいては、電子回路基板３のはんだ付けパターン４の最
外側のはんだ付けパターン４ａの表面積が、他のはんだ
付けパターン４の表面積よりも大に形成している。この
ような構成とすることにより、はんだゴテ５がかき取っ
てきたはんだは最外側のはんだ付けパターン４ａに吸収
されて、最外側のはんだ付けパターン４ａに余分なはん
だが残留することがなく、隣接するはんだ付けパターン
４と短絡することがない。
の実施例に、ツーピースコネクタをはんだ付けによって
表面実装した状態の斜視図である。この第２の実施例に
おいては、電子回路基板３のはんだ付けパターン４の最
外側のはんだ付けパターン４ａの表面積が、他のはんだ
付けパターン４の表面積よりも大に形成している。この
ような構成とすることにより、はんだゴテ５がかき取っ
てきたはんだは最外側のはんだ付けパターン４ａに吸収
されて、最外側のはんだ付けパターン４ａに余分なはん
だが残留することがなく、隣接するはんだ付けパターン
４と短絡することがない。
【００１０】図３は、本発明に係る電子回路基板の第３
の実施例に、ツーピースコネクタをはんだ付けによって
表面実装した状態の斜視図、図４は図３のIV-IV 線断面
図である。この第３の実施例においては、電子回路基板
３のはんだ付けパターン４の最外側のはんだ付けパター
ン４ａにスルーホール２５を設けている。このような構
成とすることにより、はんだゴテ５がかき取ってきたは
んだは最外側のはんだ付けパターン４ａのスルーホール
２５に吸収されて、最外側のはんだ付けパターン４ａに
余分なはんだが残留することがなく、隣接するはんだ付
けパターン４と短絡することがない。なお、第１、第２
および第３の実施例において、余分なはんだ付けパター
ン２４、表面積が大なる最外側のはんだ付けパターン４
ａおよびスルーホール２５をはんだ付けパターン４の両
側に形成されているが、はんだ付けパターンの４の少な
くともどちらか一方の外側、すなわちはんだゴテ５の移
動方向に合わせてはんだゴテの移動終端側に形成すれば
よい。また、第１の実施例および第３の実施例におい
て、余分なはんだ付けパターン２４およびスルーホール
２５とをそれぞれ１個形成したが、必要に応じて複数個
形成しても良いことは勿論である。
の実施例に、ツーピースコネクタをはんだ付けによって
表面実装した状態の斜視図、図４は図３のIV-IV 線断面
図である。この第３の実施例においては、電子回路基板
３のはんだ付けパターン４の最外側のはんだ付けパター
ン４ａにスルーホール２５を設けている。このような構
成とすることにより、はんだゴテ５がかき取ってきたは
んだは最外側のはんだ付けパターン４ａのスルーホール
２５に吸収されて、最外側のはんだ付けパターン４ａに
余分なはんだが残留することがなく、隣接するはんだ付
けパターン４と短絡することがない。なお、第１、第２
および第３の実施例において、余分なはんだ付けパター
ン２４、表面積が大なる最外側のはんだ付けパターン４
ａおよびスルーホール２５をはんだ付けパターン４の両
側に形成されているが、はんだ付けパターンの４の少な
くともどちらか一方の外側、すなわちはんだゴテ５の移
動方向に合わせてはんだゴテの移動終端側に形成すれば
よい。また、第１の実施例および第３の実施例におい
て、余分なはんだ付けパターン２４およびスルーホール
２５とをそれぞれ１個形成したが、必要に応じて複数個
形成しても良いことは勿論である。
【００１１】
【発明の効果】以上説明したように、はんだ付け時にお
ける最外側はんだ付けパターンに残留していた余分なは
んだを吸収する余分なはんだ付けパターン、表面積が大
なる最外側のはんだ付けパターンあるいはスルーホール
を形成したので、最外側のはんだ付けパターンと隣接す
るはんだ付けパターンと短絡することがなく、不良率の
少ない安定したはんだ付け状態が得られる効果がある。
ける最外側はんだ付けパターンに残留していた余分なは
んだを吸収する余分なはんだ付けパターン、表面積が大
なる最外側のはんだ付けパターンあるいはスルーホール
を形成したので、最外側のはんだ付けパターンと隣接す
るはんだ付けパターンと短絡することがなく、不良率の
少ない安定したはんだ付け状態が得られる効果がある。
【図１】本発明に係る電気回路基板にツーピースコネク
タをはんだ付けによって表面実装した状態の斜視図であ
る。
タをはんだ付けによって表面実装した状態の斜視図であ
る。
【図２】本発明に係る第２の実施例の電気回路基板にツ
ーピースコネクタをはんだ付けによって表面実装した状
態の斜視図である。
ーピースコネクタをはんだ付けによって表面実装した状
態の斜視図である。
【図３】本発明に係る第３の実施例の電気回路基板にツ
ーピースコネクタをはんだ付けによって表面実装した状
態の斜視図である。
ーピースコネクタをはんだ付けによって表面実装した状
態の斜視図である。
【図４】図３のIV-IV線断面図である。
【図５】従来の電気回路基板にツーピースコネクタをは
んだ付けによって表面実装した状態の斜視図である。
んだ付けによって表面実装した状態の斜視図である。
【図６】はんだ付け動作を示す側面図である。
１ ツーピースコネクタ ２ はんだ付け端子 ３ 電子回路基板 ４ はんだ付けパターン ４ａ 最外側のはんだ付けパターン ２４ 余分なはんだ付けパターン ２５ スルーホール
Claims (4)
- 【請求項１】 表面実装部品のはんだ付け端子列に対応
してはんだ付けパタ−ンが一列に形成された電子回路基
板において、前記端子列に対応した前記はんだ付けパタ
−ンの少なくともどちらか一方の最外側パタ−ンの外側
に少なくとも１個の余分なはんだ付けパタ−ンを形成し
たことを特徴とした電子回路基板。 - 【請求項２】 請求項１記載の電子回路基板において、
前記余分なはんだ付けパタ−ンの表面積が前記他のはん
だ付けパタ−ンの表面積と異なることを特徴とする電子
回路基板。 - 【請求項３】 表面実装部品のはんだ付け端子列に対応
してはんだ付けパタ−ンが一列に形成された電子回路基
板において、前記端子列に対応した前記はんだ付けパタ
−ンの少なくともどちらか一方の最外側パタ−ンにスル
−ホ−ルを設けたことを特徴とする電子回路基板。 - 【請求項４】 表面実装部品のはんだ付け端子列に対応
してはんだ付けパタ−ンが一列に形成された電子回路基
板において、前記端子列に対応した前記はんだ付けパタ
−ンの少なくともどちらか一方の最外側パタ−ンの表面
積を他のはんだ付けパタ−ンの表面積よりも大に形成し
たことを特徴とする電子回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264319A JPH05110236A (ja) | 1991-10-14 | 1991-10-14 | 電子回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264319A JPH05110236A (ja) | 1991-10-14 | 1991-10-14 | 電子回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110236A true JPH05110236A (ja) | 1993-04-30 |
Family
ID=17401535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264319A Pending JPH05110236A (ja) | 1991-10-14 | 1991-10-14 | 電子回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293957A (ja) * | 1996-04-24 | 1997-11-11 | Nec Corp | 配線基板およびそのはんだ供給方法 |
-
1991
- 1991-10-14 JP JP3264319A patent/JPH05110236A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293957A (ja) * | 1996-04-24 | 1997-11-11 | Nec Corp | 配線基板およびそのはんだ供給方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000299549A (ja) | 回路基板 | |
| KR100370684B1 (ko) | 전자회로유닛 및 전자회로유닛의 제조방법 | |
| JPH05110236A (ja) | 電子回路基板 | |
| JPS6384190A (ja) | チツプ部品搭載基板 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH04223396A (ja) | プリント配線基板装置 | |
| KR100370683B1 (ko) | 전자회로유닛의 프린트기판에 대한 설치구조 및 전자회로유닛의 프린트기판에 대한 설치방법 | |
| JPH0533571U (ja) | プリント基板装置 | |
| JPH0211798Y2 (ja) | ||
| JPH0661630A (ja) | プリント配線板 | |
| JPH0749824Y2 (ja) | ショート防止ランド | |
| JPH04243187A (ja) | プリント基板 | |
| JP2541488B2 (ja) | プリント基板実装方式 | |
| JPS6141272Y2 (ja) | ||
| JPH0217694A (ja) | 面付電子部品実装用印刷配線基板 | |
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| KR20000071525A (ko) | 칩부품의 부착구조 및 칩부품의 부착방법 | |
| JPH0223004Y2 (ja) | ||
| JPH0144035B2 (ja) | ||
| JPS6246296Y2 (ja) | ||
| JPS6033576Y2 (ja) | プリント板用帯板状ジヤンパ−線 | |
| JPS62243393A (ja) | プリント基板 | |
| JPH0567048U (ja) | プリント基板装置 | |
| JPH05191027A (ja) | プリント基板におけるランドパターン | |
| JPH04345084A (ja) | 印刷配線板 |