JPH05110351A - 電流電圧変換回路 - Google Patents
電流電圧変換回路Info
- Publication number
- JPH05110351A JPH05110351A JP3294766A JP29476691A JPH05110351A JP H05110351 A JPH05110351 A JP H05110351A JP 3294766 A JP3294766 A JP 3294766A JP 29476691 A JP29476691 A JP 29476691A JP H05110351 A JPH05110351 A JP H05110351A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- voltage
- current feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 増幅用トランジスタのベース・エミッタ間電
圧の温度特性の影響をなくすことができ、無入力時の出
力電圧を任意の基準電圧に設定できるようにした電流電
圧変換回路を提供する。 【構成】 ２つの並列電流帰還増幅器11-1，11-2のうち
一方をダミーとして用い、ダミー用並列電流帰還増幅器
11-2の出力端子を演算増幅器12の反転端子に接続し、演
算増幅器12の非反転端子には制御電圧Ｖ1 を印加し、演
算増幅器12の出力は、２つの並列電流帰還増幅器11-1，
11-2の増幅用トランジスタのエミッタが接続されている
端子２に接続し、並列電流帰還増幅器11-1の出力電圧が
制御電圧Ｖ1 になるように帰還をかけて構成する。
圧の温度特性の影響をなくすことができ、無入力時の出
力電圧を任意の基準電圧に設定できるようにした電流電
圧変換回路を提供する。 【構成】 ２つの並列電流帰還増幅器11-1，11-2のうち
一方をダミーとして用い、ダミー用並列電流帰還増幅器
11-2の出力端子を演算増幅器12の反転端子に接続し、演
算増幅器12の非反転端子には制御電圧Ｖ1 を印加し、演
算増幅器12の出力は、２つの並列電流帰還増幅器11-1，
11-2の増幅用トランジスタのエミッタが接続されている
端子２に接続し、並列電流帰還増幅器11-1の出力電圧が
制御電圧Ｖ1 になるように帰還をかけて構成する。
Description
【０００１】
【産業上の利用分野】この発明は、撮像素子などの広帯
域（ＤＣ〜数十MHz）の光電流を電圧に変換する電流電
圧変換回路に関する。
域（ＤＣ〜数十MHz）の光電流を電圧に変換する電流電
圧変換回路に関する。
【０００２】
【従来の技術】従来、電流電圧変換回路としては種々の
構成のものが知られているが、図３にその構成例を示
す。図３において、Ｑ21はベースを入力端子ＩＮとしエ
ミッタをＧＮＤに接続した増幅用ＮＰＮトランジスタ
で、Ｑ22は該増幅用トランジスタＱ21にカスケードに接
続された高周波特性補償用のＮＰＮトランジスタであ
り、Ｒ21は補償用トランジスタＱ22のコレクタと電源Ｖ
CC間に接続された直流バイアス設定用の抵抗である。な
お補償用トランジスタＱ22のベースには基準電圧ＶR が
印加されている。補償用トランジスタＱ22のコレクタに
ベースを接続したＮＰＮトランジスタＱ23のコレクタは
電源ＶCCに、エミッタはレベルシフト用ダイオードＤ21
のアノードに接続されている。ダイオードＤ21のカソー
ドには、一端をＧＮＤに接続した出力段のバイアス電流
設定抵抗Ｒ23と、一端を増幅用トランジスタＱ21のベー
スに接続した帰還抵抗Ｒ22を接続し、ダイオードＤ21の
カソードと各抵抗Ｒ22，Ｒ23の接続点を出力端子ＯＵＴ
としている。
構成のものが知られているが、図３にその構成例を示
す。図３において、Ｑ21はベースを入力端子ＩＮとしエ
ミッタをＧＮＤに接続した増幅用ＮＰＮトランジスタ
で、Ｑ22は該増幅用トランジスタＱ21にカスケードに接
続された高周波特性補償用のＮＰＮトランジスタであ
り、Ｒ21は補償用トランジスタＱ22のコレクタと電源Ｖ
CC間に接続された直流バイアス設定用の抵抗である。な
お補償用トランジスタＱ22のベースには基準電圧ＶR が
印加されている。補償用トランジスタＱ22のコレクタに
ベースを接続したＮＰＮトランジスタＱ23のコレクタは
電源ＶCCに、エミッタはレベルシフト用ダイオードＤ21
のアノードに接続されている。ダイオードＤ21のカソー
ドには、一端をＧＮＤに接続した出力段のバイアス電流
設定抵抗Ｒ23と、一端を増幅用トランジスタＱ21のベー
スに接続した帰還抵抗Ｒ22を接続し、ダイオードＤ21の
カソードと各抵抗Ｒ22，Ｒ23の接続点を出力端子ＯＵＴ
としている。
【０００３】このように構成された電流電圧変換回路に
おいて、増幅用トランジスタＱ21のベースが接続されて
いる入力端子ＩＮから入力光電流ｉを入力すると、出力
端子ＯＵＴからは次式で示される出力電圧ＶOUT が出力
される。 ＶOUT ＝ＶBE（Ｑ21）＋ｉ・Ｒ22 ここで、ＶBE（Ｑ21）は増幅用トランジスタＱ21のベー
ス・エミッタ間電圧、Ｒ22は帰還抵抗Ｒ22の抵抗値であ
る。
おいて、増幅用トランジスタＱ21のベースが接続されて
いる入力端子ＩＮから入力光電流ｉを入力すると、出力
端子ＯＵＴからは次式で示される出力電圧ＶOUT が出力
される。 ＶOUT ＝ＶBE（Ｑ21）＋ｉ・Ｒ22 ここで、ＶBE（Ｑ21）は増幅用トランジスタＱ21のベー
ス・エミッタ間電圧、Ｒ22は帰還抵抗Ｒ22の抵抗値であ
る。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
電流電圧変換回路においては、無入力時の出力電圧は、
ＶBE（Ｑ21）となるので、ΔＶBE（Ｑ21）／ΔＴという
増幅用トランジスタの温度特性をもつことになり、また
その出力電圧は固定電圧になってしまうという問題点が
あった。
電流電圧変換回路においては、無入力時の出力電圧は、
ＶBE（Ｑ21）となるので、ΔＶBE（Ｑ21）／ΔＴという
増幅用トランジスタの温度特性をもつことになり、また
その出力電圧は固定電圧になってしまうという問題点が
あった。
【０００５】本発明は、従来の電流電圧変換回路におけ
る上記問題点を解消するためになされたもので、増幅用
トランジスタの温度特性の影響をなくすことができ、無
入力時の出力電圧を任意の基準電圧にすることの可能な
電流電圧変換回路を提供することを目的とする。
る上記問題点を解消するためになされたもので、増幅用
トランジスタの温度特性の影響をなくすことができ、無
入力時の出力電圧を任意の基準電圧にすることの可能な
電流電圧変換回路を提供することを目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、第１のＮＰＮトランジスタに第
２のＮＰＮトランジスタをカスケードに接続し、第２の
トランジスタのコレクタに第１の抵抗と第３のＮＰＮト
ランジスタのベースを接続し、第１の抵抗の他端と第３
のトランジスタのコレクタを第１の電源に接続し、第３
のトランジスタのエミッタにダイオードのアノードを接
続し、ダイオードのカソードに出力端子並びに第２及び
第３の抵抗を接続し、第２の抵抗の他端は第１のトラン
ジスタのベースに、第３の抵抗の他端は第２の電源に接
続してなる同じ構成の２つの並列電流帰還増幅器を用
い、第１の並列電流帰還増幅器の出力端子を第３の増幅
器の反転端子に、第３の増幅器の出力を第１及び第２の
並列電流帰還増幅器の第１のトランジスタのエミッタに
接続し、第３の増幅器の非反転端子に制御電圧を印加
し、第２の並列電流帰還増幅器の第１のトランジスタの
ベースを入力端とし、第２の並列電流帰還増幅器の出力
端子を出力端として電流電圧変換回路を構成するもので
ある。
決するため、本発明は、第１のＮＰＮトランジスタに第
２のＮＰＮトランジスタをカスケードに接続し、第２の
トランジスタのコレクタに第１の抵抗と第３のＮＰＮト
ランジスタのベースを接続し、第１の抵抗の他端と第３
のトランジスタのコレクタを第１の電源に接続し、第３
のトランジスタのエミッタにダイオードのアノードを接
続し、ダイオードのカソードに出力端子並びに第２及び
第３の抵抗を接続し、第２の抵抗の他端は第１のトラン
ジスタのベースに、第３の抵抗の他端は第２の電源に接
続してなる同じ構成の２つの並列電流帰還増幅器を用
い、第１の並列電流帰還増幅器の出力端子を第３の増幅
器の反転端子に、第３の増幅器の出力を第１及び第２の
並列電流帰還増幅器の第１のトランジスタのエミッタに
接続し、第３の増幅器の非反転端子に制御電圧を印加
し、第２の並列電流帰還増幅器の第１のトランジスタの
ベースを入力端とし、第２の並列電流帰還増幅器の出力
端子を出力端として電流電圧変換回路を構成するもので
ある。
【０００７】このように構成した電流電圧変換回路にお
いては、ダミーとなる第１の並列電流帰還増幅器の出力
を第３の増幅器の反転端子に接続し、第３の増幅器の出
力をダミーとなる第１の並列電流帰還増幅器及び光電流
が入力される第２の並列電流帰還増幅器の初段の第１の
トランジスタのエミッタに接続しているので、第３の増
幅器の非反転端子に与えられる制御電圧と第２の並列電
流帰還増幅器の出力電圧が同じになるように作用する。
これにより無入力時の出力電圧を、第３の増幅器の非反
転端子に与えられる制御電圧により任意の基準電圧にす
ることが可能となる。また第１のトランジスタのベース
・エミッタ間電圧ＶBEの温度特性の影響を受けない回路
となる。
いては、ダミーとなる第１の並列電流帰還増幅器の出力
を第３の増幅器の反転端子に接続し、第３の増幅器の出
力をダミーとなる第１の並列電流帰還増幅器及び光電流
が入力される第２の並列電流帰還増幅器の初段の第１の
トランジスタのエミッタに接続しているので、第３の増
幅器の非反転端子に与えられる制御電圧と第２の並列電
流帰還増幅器の出力電圧が同じになるように作用する。
これにより無入力時の出力電圧を、第３の増幅器の非反
転端子に与えられる制御電圧により任意の基準電圧にす
ることが可能となる。また第１のトランジスタのベース
・エミッタ間電圧ＶBEの温度特性の影響を受けない回路
となる。
【０００８】
【実施例】次に実施例について説明する。図１は、本発
明に係る電流電圧変換回路に用いる並列電流帰還増幅器
の構成例を示す回路構成図である。図において、Ｑ11は
ベースを入力端子１に接続しエミッタを端子２に接続し
た初段の増幅用ＮＰＮトランジスタで、Ｑ12は前記増幅
用トランジスタＱ11の高周波特性を補償するために増幅
用トランジスタＱ11にカスケードに接続されたＮＰＮト
ランジスタであり、Ｒ11は補償用トランジスタＱ12のコ
レクタと電源端子３との間に接続された初段のバイアス
電流を決める抵抗である。なお補償用トランジスタＱ12
のベースには基準電圧ＶR が印加されている。補償用ト
ランジスタＱ12のコレクタにベースを接続したＮＰＮト
ランジスタＱ13のコレクタは電源端子３に、エミッタは
レベルシフト用ダイオードＤ11のアノードに接続されて
いる。ダイオードＤ11のカソードには、一端をＧＮＤ端
子４に接続した出力段のバイアス電流設定抵抗Ｒ13と、
一端を増幅用トランジスタＱ11のベースに接続した帰還
抵抗Ｒ12を接続し、ダイオードＤ11のカソードとバイア
ス電流設定抵抗Ｒ13と帰還抵抗Ｒ12の接続点を出力端子
５に接続して並列電流帰還増幅器を構成している。
明に係る電流電圧変換回路に用いる並列電流帰還増幅器
の構成例を示す回路構成図である。図において、Ｑ11は
ベースを入力端子１に接続しエミッタを端子２に接続し
た初段の増幅用ＮＰＮトランジスタで、Ｑ12は前記増幅
用トランジスタＱ11の高周波特性を補償するために増幅
用トランジスタＱ11にカスケードに接続されたＮＰＮト
ランジスタであり、Ｒ11は補償用トランジスタＱ12のコ
レクタと電源端子３との間に接続された初段のバイアス
電流を決める抵抗である。なお補償用トランジスタＱ12
のベースには基準電圧ＶR が印加されている。補償用ト
ランジスタＱ12のコレクタにベースを接続したＮＰＮト
ランジスタＱ13のコレクタは電源端子３に、エミッタは
レベルシフト用ダイオードＤ11のアノードに接続されて
いる。ダイオードＤ11のカソードには、一端をＧＮＤ端
子４に接続した出力段のバイアス電流設定抵抗Ｒ13と、
一端を増幅用トランジスタＱ11のベースに接続した帰還
抵抗Ｒ12を接続し、ダイオードＤ11のカソードとバイア
ス電流設定抵抗Ｒ13と帰還抵抗Ｒ12の接続点を出力端子
５に接続して並列電流帰還増幅器を構成している。
【０００９】本発明は、このように構成した並列電流帰
還増幅器を、１個をダミーとして２個用い、これに第３
の演算増幅器を組み合わせて電流電圧変換回路を構成す
るものである。図２は、本発明に係る電流電圧変換回路
の実施例を示すブロック構成図であり、11-1と11-2は図
１に示したと同様な構成の並列電流帰還増幅器で、その
一方11-2はダミーとして用いられている。そしてダミー
用の並列電流帰還増幅器11-2の出力端子５を演算増幅器
12の反転端子に接続し、演算増幅器12の非反転端子には
制御電圧Ｖ1 が印加され、その出力は２つの並列電流帰
還増幅器11-1，11-2の増幅用トランジスタのエミッタが
接続されている端子２に接続されている。なおＲ１は演
算増幅器12の帰還抵抗であり、Ｃ１は演算増幅器12の出
力側に接続された高域特性補償用のコンデンサである。
還増幅器を、１個をダミーとして２個用い、これに第３
の演算増幅器を組み合わせて電流電圧変換回路を構成す
るものである。図２は、本発明に係る電流電圧変換回路
の実施例を示すブロック構成図であり、11-1と11-2は図
１に示したと同様な構成の並列電流帰還増幅器で、その
一方11-2はダミーとして用いられている。そしてダミー
用の並列電流帰還増幅器11-2の出力端子５を演算増幅器
12の反転端子に接続し、演算増幅器12の非反転端子には
制御電圧Ｖ1 が印加され、その出力は２つの並列電流帰
還増幅器11-1，11-2の増幅用トランジスタのエミッタが
接続されている端子２に接続されている。なおＲ１は演
算増幅器12の帰還抵抗であり、Ｃ１は演算増幅器12の出
力側に接続された高域特性補償用のコンデンサである。
【００１０】このように構成された電流電圧変換回路に
おいては、並列電流帰還増幅器11-1の入力端子１より光
電流ｉが入力されると、その出力端子５より出力電圧Ｖ
OUT ＝Ｖ1 ＋ｉ・Ｒ12が出力されるが、無入力時には並
列電流帰還増幅器11-1の出力端子５には、その出力電圧
が演算増幅器12の非反転端子に印加されている制御電圧
Ｖ1 になるように帰還がかかることになる。したがって
無入力時の出力電圧は、演算増幅器12の非反転端子に印
加する制御電圧Ｖ1 を変更することにより、任意に設定
することができる。また補償用トランジスタのベース・
エミッタ間電圧ＶBE（Ｑ11）の温度特性の影響を受けな
い電流電圧変換回路となる。
おいては、並列電流帰還増幅器11-1の入力端子１より光
電流ｉが入力されると、その出力端子５より出力電圧Ｖ
OUT ＝Ｖ1 ＋ｉ・Ｒ12が出力されるが、無入力時には並
列電流帰還増幅器11-1の出力端子５には、その出力電圧
が演算増幅器12の非反転端子に印加されている制御電圧
Ｖ1 になるように帰還がかかることになる。したがって
無入力時の出力電圧は、演算増幅器12の非反転端子に印
加する制御電圧Ｖ1 を変更することにより、任意に設定
することができる。また補償用トランジスタのベース・
エミッタ間電圧ＶBE（Ｑ11）の温度特性の影響を受けな
い電流電圧変換回路となる。
【００１１】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、増幅用トランジスタのベース・エミッ
タ間電圧の温度特性の影響をなくすことができ、また無
入力時の出力電圧を任意の基準電圧に設定することがで
きる。
本発明によれば、増幅用トランジスタのベース・エミッ
タ間電圧の温度特性の影響をなくすことができ、また無
入力時の出力電圧を任意の基準電圧に設定することがで
きる。
【図１】本発明に係る電流電圧変換回路に用いる並列電
流帰還増幅器の構成例を示す回路構成図である。
流帰還増幅器の構成例を示す回路構成図である。
【図２】本発明の一実施例を示すブロック構成図であ
る。
る。
【図３】従来の電流電圧変換回路の構成例を示す回路構
成図である。
成図である。
11-1 並列電流帰還増幅器 11-2 ダミー用の並列電流帰還増幅器 12 演算増幅器
Claims (1)
- 【請求項１】 第１のＮＰＮトランジスタに第２のＮＰ
Ｎトランジスタをカスケードに接続し、第２のトランジ
スタのコレクタに第１の抵抗と第３のＮＰＮトランジス
タのベースを接続し、第１の抵抗の他端と第３のトラン
ジスタのコレクタを第１の電源に接続し、第３のトラン
ジスタのエミッタにダイオードのアノードを接続し、ダ
イオードのカソードに出力端子並びに第２及び第３の抵
抗を接続し、第２の抵抗の他端は第１のトランジスタの
ベースに、第３の抵抗の他端は第２の電源に接続してな
る同じ構成の２つの並列電流帰還増幅器を用い、第１の
並列電流帰還増幅器の出力端子を第３の増幅器の反転端
子に、第３の増幅器の出力を第１及び第２の並列電流帰
還増幅器の第１のトランジスタのエミッタに接続し、第
３の増幅器の非反転端子に制御電圧を印加し、第２の並
列電流帰還増幅器の第１のトランジスタのベースを入力
端とし、第２の並列電流帰還増幅器の出力端子を出力端
としたことを特徴とする電流電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294766A JPH05110351A (ja) | 1991-10-16 | 1991-10-16 | 電流電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294766A JPH05110351A (ja) | 1991-10-16 | 1991-10-16 | 電流電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110351A true JPH05110351A (ja) | 1993-04-30 |
Family
ID=17812025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294766A Withdrawn JPH05110351A (ja) | 1991-10-16 | 1991-10-16 | 電流電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174127A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
-
1991
- 1991-10-16 JP JP3294766A patent/JPH05110351A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174127A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885548A (en) | Wideband amplifier | |
| JPS63283307A (ja) | 信号変換回路 | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH04273610A (ja) | 集積回路用フィルタ回路 | |
| JPH0322723B2 (ja) | ||
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| HK35497A (en) | Input circuit for a high-frequency amplifier | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH05110351A (ja) | 電流電圧変換回路 | |
| US3958135A (en) | Current mirror amplifiers | |
| US5525931A (en) | High-speed video amplifier | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH0527282B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |