JPH05110618A - デイジタル回線終端装置 - Google Patents
デイジタル回線終端装置Info
- Publication number
- JPH05110618A JPH05110618A JP3293568A JP29356891A JPH05110618A JP H05110618 A JPH05110618 A JP H05110618A JP 3293568 A JP3293568 A JP 3293568A JP 29356891 A JP29356891 A JP 29356891A JP H05110618 A JPH05110618 A JP H05110618A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input power
- reference clock
- signal
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 入力電源断直後の出力電圧保持のための機能
ブロックの小型化及び経済化を図る。 【構成】 ＶＣＸＯ４の出力信号を分周して基準クロッ
クを生成するクロック発生回路５と、基準クロックを受
けて動作し電源部２から入力電源断状態になった場合に
出力される入力電源断信号を対向装置へ通知するためフ
レームを生成し送信するフレーム送信部３と、基準クロ
ックを受けて動作する他の信号処理回路６とを備えてい
る。そして、クロック発生回路５と他の信号処理回路６
との間に、入力電源断信号の入力により基準クロックが
他の信号処理回路６へ入力されるのを阻止する禁止回路
１が介装されている。
ブロックの小型化及び経済化を図る。 【構成】 ＶＣＸＯ４の出力信号を分周して基準クロッ
クを生成するクロック発生回路５と、基準クロックを受
けて動作し電源部２から入力電源断状態になった場合に
出力される入力電源断信号を対向装置へ通知するためフ
レームを生成し送信するフレーム送信部３と、基準クロ
ックを受けて動作する他の信号処理回路６とを備えてい
る。そして、クロック発生回路５と他の信号処理回路６
との間に、入力電源断信号の入力により基準クロックが
他の信号処理回路６へ入力されるのを阻止する禁止回路
１が介装されている。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回線終端装
置に関する。
置に関する。
【０００２】
【従来の技術】図２に、従来のディジタル回線終端装置
の構成が示されている。この図２において、電圧制御水
晶発振器（以下、「ＶＣＸＯ」という。）４の出力はク
ロック発生回路５で分周され、基準クロックとなって、
電源部２から入力電源断状態になった場合に出力される
入力電源断信号を図示しない対向装置へ通知するためフ
レーム組立を行うフレーム送信部３と、他の信号処理回
路６（これは、ここでは一つしか図示していないが、実
際には複数ある場合が多い。）との両方のブロックへ常
時供給されるようになっていた。
の構成が示されている。この図２において、電圧制御水
晶発振器（以下、「ＶＣＸＯ」という。）４の出力はク
ロック発生回路５で分周され、基準クロックとなって、
電源部２から入力電源断状態になった場合に出力される
入力電源断信号を図示しない対向装置へ通知するためフ
レーム組立を行うフレーム送信部３と、他の信号処理回
路６（これは、ここでは一つしか図示していないが、実
際には複数ある場合が多い。）との両方のブロックへ常
時供給されるようになっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のディジ
タル回線終端装置では、入力電源断信号を図示しない対
向装置へ通知するためフレーム組立を行うフレーム送信
部３と他の信号処理回路６との両者へ常時作動のための
基準クロックが供給されていることから、入力電源断状
態になった後、対向装置へ入力電源断情報を通知するフ
レーム送信部３の動作中の一定時間は、図中符号７で示
す装置内の他のすべての信号処理回路が動作するように
なっている。このため、入力電源断直後に消費される電
力が大きくなり、当該入力電源断直後の出力電圧のため
の機能ブロック，即ち電源部２を構成する出力電圧保持
回路等の小型化が困難であるという不都合があった。
タル回線終端装置では、入力電源断信号を図示しない対
向装置へ通知するためフレーム組立を行うフレーム送信
部３と他の信号処理回路６との両者へ常時作動のための
基準クロックが供給されていることから、入力電源断状
態になった後、対向装置へ入力電源断情報を通知するフ
レーム送信部３の動作中の一定時間は、図中符号７で示
す装置内の他のすべての信号処理回路が動作するように
なっている。このため、入力電源断直後に消費される電
力が大きくなり、当該入力電源断直後の出力電圧のため
の機能ブロック，即ち電源部２を構成する出力電圧保持
回路等の小型化が困難であるという不都合があった。
【０００４】
【発明の目的】本発明の目的は、かかる従来技術の有す
る不都合を改善し、入力電源断直後の出力電圧保持のた
めの機能ブロックの小型化及び経済化を図ることができ
るディジタル回線終端装置を提供することにある。
る不都合を改善し、入力電源断直後の出力電圧保持のた
めの機能ブロックの小型化及び経済化を図ることができ
るディジタル回線終端装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のディジタル回線
終端装置は、発振器の出力信号を分周して基準クロック
を生成するクロック発生回路と、基準クロックを受けて
動作し電源部から入力電源断状態になった場合に出力さ
れる入力電源断信号を対向装置へ通知するためフレーム
を生成し送信するフレーム送信部と、基準クロックを受
けて動作する他の信号処理回路とを備えている。そし
て、クロック発生回路と他の信号処理回路との間には、
入力電源断信号の入力により基準クロックがフレーム送
信部以外の他の信号処理回路へ入力されるのを阻止する
禁止回路が介装されている。このような構成によって、
前述した目的を達成しようとするものである。
終端装置は、発振器の出力信号を分周して基準クロック
を生成するクロック発生回路と、基準クロックを受けて
動作し電源部から入力電源断状態になった場合に出力さ
れる入力電源断信号を対向装置へ通知するためフレーム
を生成し送信するフレーム送信部と、基準クロックを受
けて動作する他の信号処理回路とを備えている。そし
て、クロック発生回路と他の信号処理回路との間には、
入力電源断信号の入力により基準クロックがフレーム送
信部以外の他の信号処理回路へ入力されるのを阻止する
禁止回路が介装されている。このような構成によって、
前述した目的を達成しようとするものである。
【０００６】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。ここで、前述した従来例と同一の構成部分につ
いては、同一の符号を付すものとする。
明する。ここで、前述した従来例と同一の構成部分につ
いては、同一の符号を付すものとする。
【０００７】この図１に示す実施例は、発振器としての
ＶＣＸＯ４の出力信号を分周して基準クロックを生成す
るクロック発生回路５と、基準クロックを受けて動作し
電源部１から入力電源断状態になった場合に出力される
入力電源断信号を図示しない対向装置へ通知するためフ
レームを生成し送信するフレーム送信部３と、基準クロ
ックを受けて動作する他の信号処理回路６とを備えてい
る。そして、クロック発生回路５と他の信号処理回路６
との間には、入力電源断信号の入力により基準クロック
がフレーム送信部３以外の他の信号処理回路６へ入力さ
れるのを阻止する禁止回路１が介装されている。
ＶＣＸＯ４の出力信号を分周して基準クロックを生成す
るクロック発生回路５と、基準クロックを受けて動作し
電源部１から入力電源断状態になった場合に出力される
入力電源断信号を図示しない対向装置へ通知するためフ
レームを生成し送信するフレーム送信部３と、基準クロ
ックを受けて動作する他の信号処理回路６とを備えてい
る。そして、クロック発生回路５と他の信号処理回路６
との間には、入力電源断信号の入力により基準クロック
がフレーム送信部３以外の他の信号処理回路６へ入力さ
れるのを阻止する禁止回路１が介装されている。
【０００８】次に、動作を説明すると、入力電源投入状
態から入力電源断状態へと切り替わると、電源部２では
これを検出して入力電源断信号をフレーム送信部３へ出
力する。この時、クロック発生回路５から出力される基
準クロックがフレーム送信部３へ供給されているので、
フレーム送信部３が作動し、入力電源断信号を通知する
ためのフレームが生成，送信される。これにより、入力
電源断信号が図示しない対向装置（局側）へ通知され
る。電源部２からは、入力電源断信号が禁止回路１にも
送出されているので、禁止回路１では、入力電源断信号
の入力により他の信号処理回路６への基準クロックの入
力を阻止する。このため、フレーム送信部３以外の他の
信号処理回路６へは基準クロックが入力されず、他の信
号処理回路６は動作を停止する。
態から入力電源断状態へと切り替わると、電源部２では
これを検出して入力電源断信号をフレーム送信部３へ出
力する。この時、クロック発生回路５から出力される基
準クロックがフレーム送信部３へ供給されているので、
フレーム送信部３が作動し、入力電源断信号を通知する
ためのフレームが生成，送信される。これにより、入力
電源断信号が図示しない対向装置（局側）へ通知され
る。電源部２からは、入力電源断信号が禁止回路１にも
送出されているので、禁止回路１では、入力電源断信号
の入力により他の信号処理回路６への基準クロックの入
力を阻止する。このため、フレーム送信部３以外の他の
信号処理回路６へは基準クロックが入力されず、他の信
号処理回路６は動作を停止する。
【０００９】以上説明したように本実施例によると、入
力電源断直後には、フレーム送信部３以外の他の信号処
理回路６が動作を停止するので、入力電源断直後に消費
される電力が低くなり、電源部２での出力電圧保持のた
めの機能ブロック（電源部２を構成する出力電圧保持回
路等）の小型化・経済化が可能となる。
力電源断直後には、フレーム送信部３以外の他の信号処
理回路６が動作を停止するので、入力電源断直後に消費
される電力が低くなり、電源部２での出力電圧保持のた
めの機能ブロック（電源部２を構成する出力電圧保持回
路等）の小型化・経済化が可能となる。
【００１０】ここで、装置を構成する回路、特に他の信
号処理回路６がＭＯＳゲート論理回路であれば、入力電
源断直後の消費電力をより一層低減させることができ
る。
号処理回路６がＭＯＳゲート論理回路であれば、入力電
源断直後の消費電力をより一層低減させることができ
る。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
入力電源断直後には、禁止回路の機能によりフレーム送
信部以外の他の信号処理回路への動作のための基準クロ
ックの入力を阻止することができ、これにより当該他の
信号処理回路の動作を停止せしめることができることか
ら電源入力断直後に消費される電力の低減を図ることが
でき、電源部での出力電圧保持のための機能ブロックの
小型化・経済化が可能となり、ひいては装置全体の小型
・経済化をも図ることができるという従来にない優れた
ディジタル回線終端装置を提供することができる。
入力電源断直後には、禁止回路の機能によりフレーム送
信部以外の他の信号処理回路への動作のための基準クロ
ックの入力を阻止することができ、これにより当該他の
信号処理回路の動作を停止せしめることができることか
ら電源入力断直後に消費される電力の低減を図ることが
でき、電源部での出力電圧保持のための機能ブロックの
小型化・経済化が可能となり、ひいては装置全体の小型
・経済化をも図ることができるという従来にない優れた
ディジタル回線終端装置を提供することができる。
【００１２】特に、請求項２記載の発明にあっては、入
力電源断直後の消費電力をより一層低減させることがで
きるという効果がある。
力電源断直後の消費電力をより一層低減させることがで
きるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ 禁止回路 ２ 電源部 ３ フレーム送信部 ４ 発振器としてのＶＣＸＯ ５ クロック発生回路 ６ 他の信号処理回路
Claims (2)
- 【請求項１】 発振器の出力信号を分周して基準クロッ
クを生成するクロック発生回路と、前記基準クロックを
受けて動作し電源部から入力電源断状態になった場合に
出力される入力電源断信号を対向装置へ通知するためフ
レームを生成し送信するフレーム送信部と、前記基準ク
ロックを受けて動作する他の信号処理回路とを備えたデ
ィジタル回線終端装置において、前記クロック発生回路
と他の信号処理回路との間に、前記入力電源断信号の入
力により前記基準クロックが前記他の信号処理回路へ入
力されるのを阻止する禁止回路を介装したことを特徴と
するディジタル回線終端装置。 - 【請求項２】 前記他の信号処理回路が、ＭＯＳゲート
論理回路により構成されていることを特徴とした請求項
１記載のディジタル回線終端装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293568A JP2731646B2 (ja) | 1991-10-14 | 1991-10-14 | ディジタル回線終端装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293568A JP2731646B2 (ja) | 1991-10-14 | 1991-10-14 | ディジタル回線終端装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110618A true JPH05110618A (ja) | 1993-04-30 |
| JP2731646B2 JP2731646B2 (ja) | 1998-03-25 |
Family
ID=17796430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293568A Expired - Lifetime JP2731646B2 (ja) | 1991-10-14 | 1991-10-14 | ディジタル回線終端装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731646B2 (ja) |
-
1991
- 1991-10-14 JP JP3293568A patent/JP2731646B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731646B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471663A (en) | Expanded microcomputer system for controlling radio frequency interference | |
| EP0620664B1 (en) | Local area network system | |
| WO2004054227A3 (en) | Tuner power dissipation reduction in a standby mode | |
| US8681908B2 (en) | Low power, multi-chip diversity architecture | |
| US5987545A (en) | Control device for enabling and disabling the data transmission between a portable computer and a docking station | |
| EP0838898B1 (en) | Dual-mode oscillator circuit | |
| JP2898506B2 (ja) | 無線電話機 | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| EP0775385B1 (en) | Low voltage, low power oscillator having voltage level shifting cirquit | |
| JP4503512B2 (ja) | 無線通信装置及び電力変換器の動作周波数制御方法 | |
| JPH05110618A (ja) | デイジタル回線終端装置 | |
| US20060076987A1 (en) | Multi-threshold CMOS system having short-circuit current prevention circuit | |
| JP3258791B2 (ja) | 通信装置 | |
| US5751175A (en) | Control of clock signal in semiconductor device | |
| US5440595A (en) | Communication apparatus with low power consumption | |
| KR100353460B1 (ko) | 무선단말기의 전력 제어 방법 | |
| KR101769088B1 (ko) | 트랜시버 | |
| JP3615189B2 (ja) | 入出力バッファ回路 | |
| JP3489512B2 (ja) | ラッチアップ防止回路 | |
| US7218908B2 (en) | Integrated circuit able to operate in active and inactive modes and a device including it | |
| JPH0779151A (ja) | 半導体装置 | |
| KR100239428B1 (ko) | 파워 세이빙 회로 | |
| JP2008271290A (ja) | テレビジョンチューナモジュール | |
| KR19980028656A (ko) | 크리스탈과 rc 겸용 발진기 회로 | |
| JPH05167399A (ja) | クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |