JPH01134653A - 共有バスの優先順位制御方式 - Google Patents
共有バスの優先順位制御方式Info
- Publication number
- JPH01134653A JPH01134653A JP29329687A JP29329687A JPH01134653A JP H01134653 A JPH01134653 A JP H01134653A JP 29329687 A JP29329687 A JP 29329687A JP 29329687 A JP29329687 A JP 29329687A JP H01134653 A JPH01134653 A JP H01134653A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- shared
- signal line
- masters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセサから成るシステムに関し１％
に複数のマイクロプロセサから成るシステムにおける共
有バスのバス調停方式に関する。
に複数のマイクロプロセサから成るシステムにおける共
有バスのバス調停方式に関する。
（従来の技術）
従来、この株の共有バスのバス要求の優先順位は、バス
マスタのボード上でのデイツプスイッチやユニットのバ
ックボードによって固定的に決定されてお９．４１Ｅ源
投入時のバス要求の優先順位は変更できなかった。
マスタのボード上でのデイツプスイッチやユニットのバ
ックボードによって固定的に決定されてお９．４１Ｅ源
投入時のバス要求の優先順位は変更できなかった。
（発明が解決しようとする問題点）
上述した従来技術による共有バスの優先順位制御方式で
は、共有バスのバス要求の優先順位が電源投入時で決定
され、システム稼動中に優先順位を変更することができ
ないと云う欠点があつ念。
は、共有バスのバス要求の優先順位が電源投入時で決定
され、システム稼動中に優先順位を変更することができ
ないと云う欠点があつ念。
本発明の目的は、共有バスに複数のバスマスタラ接続し
たシステムにおいて、各バスマスタにお論てはバス調停
からのバス要求信号全内部レジスタ内容に対応する共有
バスのバス要求信号線に送出、し、内部レジスタの内容
に対応する共有バス優先度信号ケバス調停のバス優先度
信号として与え、システム立上げ時に内部レジスタ内容
全共有バスのバス要求が最も高い状態になるように設定
してシステム稼動中にはその値を保持しておき、他のバ
スマスタの内部レジスタの内容？共有バスのデータ信号
線を介して書換え、各バスマスタの優先順位？制御する
ことにより上記欠点を除去し、システム稼動中にも優先
順位を変更できるように構成した共有バスの優先順位制
御方式全提供することにある。
たシステムにおいて、各バスマスタにお論てはバス調停
からのバス要求信号全内部レジスタ内容に対応する共有
バスのバス要求信号線に送出、し、内部レジスタの内容
に対応する共有バス優先度信号ケバス調停のバス優先度
信号として与え、システム立上げ時に内部レジスタ内容
全共有バスのバス要求が最も高い状態になるように設定
してシステム稼動中にはその値を保持しておき、他のバ
スマスタの内部レジスタの内容？共有バスのデータ信号
線を介して書換え、各バスマスタの優先順位？制御する
ことにより上記欠点を除去し、システム稼動中にも優先
順位を変更できるように構成した共有バスの優先順位制
御方式全提供することにある。
（問題点全解決する九めの手段）
本発明による共有バスの優先順位制御方式は複数のバス
マスタと、データ信号線、バス要求信号線、ならびにバ
ス優先度信号線より成る共有バスとを備えたものであっ
て、各バスマスタはバス要求信号選択回路と、バス優先
度信号選択回路と、内部レジスタと、バス調停回路とを
具備して構成したものである。
マスタと、データ信号線、バス要求信号線、ならびにバ
ス優先度信号線より成る共有バスとを備えたものであっ
て、各バスマスタはバス要求信号選択回路と、バス優先
度信号選択回路と、内部レジスタと、バス調停回路とを
具備して構成したものである。
バス要求信号選択回路は、バス要求信号全共有バスのバ
ス要求信号線に入出力するためのものである。
ス要求信号線に入出力するためのものである。
バス優先度信号選択回路は、優先度に対応する共有バス
優先度信号全バス優先度信号線に入出力するためのもの
である。
優先度信号全バス優先度信号線に入出力するためのもの
である。
内部レジスタは、バス要求信号およびバス優先度信号に
対応し九内容全セットしておくためのものである。
対応し九内容全セットしておくためのものである。
バス調停回路は、システム立上げ時に内部レジスゲの内
容全共有バスのバス要求が最も高い状態になるように設
定し、システム稼動中には上記設定され之値全保持する
とともに他のバスマスタの内部レジスタの内容を共有バ
スのデータ信号線を介して書換え、優先順位を制御する
ｔめのものである。
容全共有バスのバス要求が最も高い状態になるように設
定し、システム稼動中には上記設定され之値全保持する
とともに他のバスマスタの内部レジスタの内容を共有バ
スのデータ信号線を介して書換え、優先順位を制御する
ｔめのものである。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は、本発明による共有バスの優先順位制御方式の
一実施例を示すブーツク図である。
一実施例を示すブーツク図である。
第１図において、１０は共有バス、１は共有バス１０の
データ信号線、２は共有バス１０のバス要求信号線％
３は共有バス１０のバス優先度信号線、４はバス要求信
号選択回路％５Ｕバス優先度信号選択回路、６Ｆｉ内部
レジスタ％ ７はバス調停回路、８−０．８−Ｎはそれ
ぞれバスマスタである。
データ信号線、２は共有バス１０のバス要求信号線％
３は共有バス１０のバス優先度信号線、４はバス要求信
号選択回路％５Ｕバス優先度信号選択回路、６Ｆｉ内部
レジスタ％ ７はバス調停回路、８−０．８−Ｎはそれ
ぞれバスマスタである。
共有バス１０はデータ信号線１と、バス要求信号線２と
、バス優先度信号線３とを具備したものである。
、バス優先度信号線３とを具備したものである。
バスマスタ８−０．８−Ｎはいずれも同様な構成であり
、−バスマスク８−０はバス要求信号選択回路４と、バ
ス優先度信号選択回路５と。
、−バスマスク８−０はバス要求信号選択回路４と、バ
ス優先度信号選択回路５と。
内部レジスタ６と、バス調停回路７とを具備して構成し
たものである。
たものである。
例えハ、バスマスタ８−０によってシステム金立上げる
ときに、共有バス１０のノくス要求が最も高い状態にな
る値に内部レジスタ６の内容を設定し、システム稼動中
にはその値を保持する。バスマスタｓ −ｏ ハ共有ハ
ス１０のデータ信号線１全通し、他のバスマスタの内部
レジスタに対してそれぞれ異つ之優先履位金表わす値を
書込む。バスマスタ８−０のバス要求信号選択回路５は
、内部レジスタ６の値に対応してノ（ス要求信号線２ｔ
−バス調停回路７から共有）くス１０のバス要求信号線
２に接続する。
ときに、共有バス１０のノくス要求が最も高い状態にな
る値に内部レジスタ６の内容を設定し、システム稼動中
にはその値を保持する。バスマスタｓ −ｏ ハ共有ハ
ス１０のデータ信号線１全通し、他のバスマスタの内部
レジスタに対してそれぞれ異つ之優先履位金表わす値を
書込む。バスマスタ８−０のバス要求信号選択回路５は
、内部レジスタ６の値に対応してノ（ス要求信号線２ｔ
−バス調停回路７から共有）くス１０のバス要求信号線
２に接続する。
共有バス１０のバス優先度信号線３のうち、内部レジス
タに対応する共有バス１０のノ（ス優先度信号線をバス
調停回路７の）々ス優先度入力信号線に接続する。バス
マスタ８−０は、システム稼動中に他のバスマスクの内
部レジスタの内容を書換えることにより、バスマスタの
共有バス１０のバス要求優先順位全変更することができ
る。
タに対応する共有バス１０のノ（ス優先度信号線をバス
調停回路７の）々ス優先度入力信号線に接続する。バス
マスタ８−０は、システム稼動中に他のバスマスクの内
部レジスタの内容を書換えることにより、バスマスタの
共有バス１０のバス要求優先順位全変更することができ
る。
（発明の効果）
以上説明したように本発明は、共有バスに複数のバスマ
スタを接続したシステムにおいて。
スタを接続したシステムにおいて。
各バスマスタにおいてはバス調停からのバス要求信号を
内部レジスタ内容に対応する共有バスのバス要求信号線
に送出し、内部レジスタの内容に対応する共有バス優先
度信号をバス調停のバス優先度信号として与え、システ
ム立上げ時に内部レジスタ内容を共有バスのバス要求が
最も高い状態になるように設定してシステム稼動中には
その値を保持しておき、他のバスマスタの内部レジスタ
の内容を共有バスのデータ信号線を介して書換え、各バ
スマスタの優先順位を制御することにより、バスマスク
の共有バスのバス要求優先順位を変更できると云う効果
がある。
内部レジスタ内容に対応する共有バスのバス要求信号線
に送出し、内部レジスタの内容に対応する共有バス優先
度信号をバス調停のバス優先度信号として与え、システ
ム立上げ時に内部レジスタ内容を共有バスのバス要求が
最も高い状態になるように設定してシステム稼動中には
その値を保持しておき、他のバスマスタの内部レジスタ
の内容を共有バスのデータ信号線を介して書換え、各バ
スマスタの優先順位を制御することにより、バスマスク
の共有バスのバス要求優先順位を変更できると云う効果
がある。
第１図は１本発明による共有バスの優先順位制御方式の
一実施例を示すブロック図である。 １〜３・・・信号線 ４・・・バス要求信号選択回路 ５・・・バス優先度信号選択回路 ６・・・内部レジスタ ７・・・バス調停回路 ８・・・バスマスタ １０・・・共有バス 特許出願人 日本電気株式会社
一実施例を示すブロック図である。 １〜３・・・信号線 ４・・・バス要求信号選択回路 ５・・・バス優先度信号選択回路 ６・・・内部レジスタ ７・・・バス調停回路 ８・・・バスマスタ １０・・・共有バス 特許出願人 日本電気株式会社
Claims (1)
- 複数のバスマスタと、データ信号線、バス要求信号線、
ならびにバス優先度信号線より成る共有バスとを備えた
共通バスの優先順位制御方式であつて、前記各バスマス
タはバス要求信号を前記共有バスのバス要求信号線に入
出力するためのバス要求信号選択回路と、優先度に対応
する共有バス優先度信号を前記バス優先度信号線に入出
力するためのバス優先度信号選択回路と、前記バス要求
信号および前記バス優先度信号に対応した内容をセット
しておくための内部レジスタと、システム立上げ時に前
記内部レジスタの内容を前記共有バスのバス要求が最も
高い状態になるように設定し、システム稼動中には前記
設定された値を保持するとともに他のバスマスタの内部
レジスタの内容を前記共有バスの前記データ信号線を介
して書換え、優先順位を制御するためのバス調停回路と
を具備して構成したことを特徴とする共有バスの優先順
位制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29329687A JPH01134653A (ja) | 1987-11-20 | 1987-11-20 | 共有バスの優先順位制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29329687A JPH01134653A (ja) | 1987-11-20 | 1987-11-20 | 共有バスの優先順位制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134653A true JPH01134653A (ja) | 1989-05-26 |
Family
ID=17792996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29329687A Pending JPH01134653A (ja) | 1987-11-20 | 1987-11-20 | 共有バスの優先順位制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011113516A (ja) * | 2009-11-30 | 2011-06-09 | National Institute Of Advanced Industrial Science & Technology | Ｌｓｉチップ積層システム |
-
1987
- 1987-11-20 JP JP29329687A patent/JPH01134653A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011113516A (ja) * | 2009-11-30 | 2011-06-09 | National Institute Of Advanced Industrial Science & Technology | Ｌｓｉチップ積層システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420985A (en) | Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode | |
| EP0155443B1 (en) | Microocomputer data processing systems permitting bus control by peripheral processing devices | |
| EP1293891A3 (en) | Arithmetic processor | |
| JPH0268632A (ja) | 割込み制御装置 | |
| JPH056223B2 (ja) | ||
| JPS6133225B2 (ja) | ||
| JP3144842B2 (ja) | マイクロプロセッサ | |
| JPH11120115A (ja) | Ｐｃｉバスの割り込みステアリング回路 | |
| JPH05282242A (ja) | バス制御方式 | |
| JP3045389B1 (ja) | ジオメトリ・エンジン及びそれを有する並列描画処理装置 | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JP2612715B2 (ja) | アドレスバス制御装置 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPH05250314A (ja) | 情報処理装置 | |
| JPH0553975A (ja) | バス制御装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH0488459A (ja) | 情報処理装置 | |
| JPH01125150A (ja) | 回線通信制御方式 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 | |
| JPH0573480A (ja) | マイクロプロセツサシステムのバス制御方式 |