JPH05111246A - 力率改善回路および力率改善回路を用いたスイツチング電源回路 - Google Patents
力率改善回路および力率改善回路を用いたスイツチング電源回路Info
- Publication number
- JPH05111246A JPH05111246A JP29242391A JP29242391A JPH05111246A JP H05111246 A JPH05111246 A JP H05111246A JP 29242391 A JP29242391 A JP 29242391A JP 29242391 A JP29242391 A JP 29242391A JP H05111246 A JPH05111246 A JP H05111246A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- voltage
- power factor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 28
- 238000010586 diagram Methods 0.000 description 8
- 238000004804 winding Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 スイッチング電源回路などに使用される力率
改善回路において、制御が簡素化され、かつ、安価な制
御回路を得ることを目的とする。 【構成】 昇圧チョッパ回路２４を有する回路におい
て、力率改善用としてＰＷＭ制御用ＩＣ４０を用い、そ
の非反転誤差増幅器４１の−入力端子〔２〕に、基準電
圧Ｖｒｅｆを印加し、＋入力端子〔１〕に、出力電圧信
号を加える。これらの信号の位相を合わせるため、コン
デンサ５５を結合して電圧の変化を遅らせて、同じ位相
にする。また、入力電流を入力電圧波形に相似した波形
にするため、非反転誤差増幅器４１の−入力端子〔２〕
に、入力電圧に対して反転している微小信号を注入す
る。非反転誤差増幅器４１の信号と、発振器４７の３角
波信号とが、コンパレータ４３で比較され、パルス出力
が得られ、そのままスイッチング素子１６のゲート信号
となり、昇圧チョッパ回路２４が動作する。このように
して、ＰＷＭ制御用ＩＣ４０を用いて入力電流波形と出
力電圧だけで制御することができる。
改善回路において、制御が簡素化され、かつ、安価な制
御回路を得ることを目的とする。 【構成】 昇圧チョッパ回路２４を有する回路におい
て、力率改善用としてＰＷＭ制御用ＩＣ４０を用い、そ
の非反転誤差増幅器４１の−入力端子〔２〕に、基準電
圧Ｖｒｅｆを印加し、＋入力端子〔１〕に、出力電圧信
号を加える。これらの信号の位相を合わせるため、コン
デンサ５５を結合して電圧の変化を遅らせて、同じ位相
にする。また、入力電流を入力電圧波形に相似した波形
にするため、非反転誤差増幅器４１の−入力端子〔２〕
に、入力電圧に対して反転している微小信号を注入す
る。非反転誤差増幅器４１の信号と、発振器４７の３角
波信号とが、コンパレータ４３で比較され、パルス出力
が得られ、そのままスイッチング素子１６のゲート信号
となり、昇圧チョッパ回路２４が動作する。このように
して、ＰＷＭ制御用ＩＣ４０を用いて入力電流波形と出
力電圧だけで制御することができる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源回路
に使用されるコンデンサ・インプット型整流回路などの
力率改善回路およびこの力率改善回路を用いたスイッチ
ング電源回路に関するものである。
に使用されるコンデンサ・インプット型整流回路などの
力率改善回路およびこの力率改善回路を用いたスイッチ
ング電源回路に関するものである。
【０００２】
【従来の技術】一般に、昇圧チョッパ回路は、図５に示
すように、交流電源１０をブリッジ型全波整流器１１で
全波整流し、さらにコンデンサ１２で平滑化して、例え
ば、スイッチング電源のコンバータなどの負荷１３に供
給する。この回路において、ブリッジ型全波整流器１１
の直後のコンデンサ１２への入力電圧は、図６に示すよ
うに、正弦波で、これが平滑化されてコンデンサ１２の
直後はリップル電圧となる。ところが、コンデンサ１２
への入力電流は、コンデンサ１２の電圧が低下したとき
だけしか流れず、入力電圧が正弦波であるのに、電流波
形としては、導通角の狭い、ピークの大きな波形とな
り、波高値が高くなる。したがって、力率が０．５程度
と極めて悪くなる。
すように、交流電源１０をブリッジ型全波整流器１１で
全波整流し、さらにコンデンサ１２で平滑化して、例え
ば、スイッチング電源のコンバータなどの負荷１３に供
給する。この回路において、ブリッジ型全波整流器１１
の直後のコンデンサ１２への入力電圧は、図６に示すよ
うに、正弦波で、これが平滑化されてコンデンサ１２の
直後はリップル電圧となる。ところが、コンデンサ１２
への入力電流は、コンデンサ１２の電圧が低下したとき
だけしか流れず、入力電圧が正弦波であるのに、電流波
形としては、導通角の狭い、ピークの大きな波形とな
り、波高値が高くなる。したがって、力率が０．５程度
と極めて悪くなる。
【０００３】そこで、従来より力率改善回路が使用され
ている。従来の力率改善回路は、図７に示すように、昇
圧チョッパと呼ばれるブースト回路が使用され、制御Ｉ
Ｃは、図８に示すような力率改善専用のＩＣ２１が使用
されている。これをさらに詳しく説明すると、図７にお
いて、交流電源１０をブリッジ型全波整流器１１の入力
側に結合し、このブリッジ型全波整流器１１の出力側
に、基本的昇圧チョッパ回路２４となるインダクタ１
４、ダイオード１５およびＭＯＳ−ＦＥＴなどのスイッ
チング素子１６が結合されている。さらにコンデンサ１
２、負荷１３が結合されている。前記ブリッジ型全波整
流器１１の出力側には、電圧波形を電流波形として検出
するための抵抗１８を介して力率改善専用ＩＣ２１の
〔６〕ピンに結合され、また、抵抗１９とコンデンサ２
０の積分回路を介して〔８〕ピンに結合されている。前
記インダクタ１４の電流検出用の抵抗１７を介して
〔５〕ピンに結合され、出力電圧検出端子が〔１１〕ピ
ンに結合され、ＰＷＭ出力用の〔１６〕ピンが前記スイ
ッチング素子１６のゲートに結合されている。
ている。従来の力率改善回路は、図７に示すように、昇
圧チョッパと呼ばれるブースト回路が使用され、制御Ｉ
Ｃは、図８に示すような力率改善専用のＩＣ２１が使用
されている。これをさらに詳しく説明すると、図７にお
いて、交流電源１０をブリッジ型全波整流器１１の入力
側に結合し、このブリッジ型全波整流器１１の出力側
に、基本的昇圧チョッパ回路２４となるインダクタ１
４、ダイオード１５およびＭＯＳ−ＦＥＴなどのスイッ
チング素子１６が結合されている。さらにコンデンサ１
２、負荷１３が結合されている。前記ブリッジ型全波整
流器１１の出力側には、電圧波形を電流波形として検出
するための抵抗１８を介して力率改善専用ＩＣ２１の
〔６〕ピンに結合され、また、抵抗１９とコンデンサ２
０の積分回路を介して〔８〕ピンに結合されている。前
記インダクタ１４の電流検出用の抵抗１７を介して
〔５〕ピンに結合され、出力電圧検出端子が〔１１〕ピ
ンに結合され、ＰＷＭ出力用の〔１６〕ピンが前記スイ
ッチング素子１６のゲートに結合されている。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
図７においては、出力電圧を一定にし、かつ、入力電流
を入力電圧に相似した波形にするために、力率改善専用
ＩＣ２１の入力信号としては、入力電圧波形、実効入力
電圧、入力電流波形および出力電圧を、それぞれ適当な
検出手段にて検出し、４つの個別の入力端子である
〔６〕ピン、〔８〕ピン、〔５〕ピンおよび〔１１〕ピ
ンへの入力を同時に制御することによって達成されるも
のである。前記力率改善専用ＩＣ２１は、制御が複雑で
あるばかりか、力率改善専用ＩＣ２１の周辺の回路部品
が多くなるため、複雑で高価な制御回路になるという問
題があった。
図７においては、出力電圧を一定にし、かつ、入力電流
を入力電圧に相似した波形にするために、力率改善専用
ＩＣ２１の入力信号としては、入力電圧波形、実効入力
電圧、入力電流波形および出力電圧を、それぞれ適当な
検出手段にて検出し、４つの個別の入力端子である
〔６〕ピン、〔８〕ピン、〔５〕ピンおよび〔１１〕ピ
ンへの入力を同時に制御することによって達成されるも
のである。前記力率改善専用ＩＣ２１は、制御が複雑で
あるばかりか、力率改善専用ＩＣ２１の周辺の回路部品
が多くなるため、複雑で高価な制御回路になるという問
題があった。
【０００５】本発明は、スイッチング電源回路に使用さ
れるコンデンサ・インプット型整流回路などの力率改善
回路において、制御が簡素化され、かつ、安価な制御回
路を得ることを目的とするものである。
れるコンデンサ・インプット型整流回路などの力率改善
回路において、制御が簡素化され、かつ、安価な制御回
路を得ることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、全波整流した
電圧を昇圧チョッパ回路２４でスイッチングして一定の
出力電圧を負荷に供給する回路において、力率改善用と
してＰＷＭ制御用ＩＣ４０を用い、このＰＷＭ制御用Ｉ
Ｃ４０の非反転誤差増幅器４１の＋入力端子〔１〕に、
入力電流を全波整流した入力電圧に相似した波形にする
ための回路を結合し、前記非反転誤差増幅器４１の−入
力端子〔２〕に、前記＋入力端子〔１〕の信号と位相を
合わせて出力するための位相調整回路を結合し、前記Ｐ
ＷＭ制御用ＩＣ４０の出力側に、３角波とのコンパレー
タ４３を介して前記昇圧チョッパ回路２４に結合してな
ることを特徴とする力率改善回路である。
電圧を昇圧チョッパ回路２４でスイッチングして一定の
出力電圧を負荷に供給する回路において、力率改善用と
してＰＷＭ制御用ＩＣ４０を用い、このＰＷＭ制御用Ｉ
Ｃ４０の非反転誤差増幅器４１の＋入力端子〔１〕に、
入力電流を全波整流した入力電圧に相似した波形にする
ための回路を結合し、前記非反転誤差増幅器４１の−入
力端子〔２〕に、前記＋入力端子〔１〕の信号と位相を
合わせて出力するための位相調整回路を結合し、前記Ｐ
ＷＭ制御用ＩＣ４０の出力側に、３角波とのコンパレー
タ４３を介して前記昇圧チョッパ回路２４に結合してな
ることを特徴とする力率改善回路である。
【０００７】
【作用】出力電圧を一定にし、かつ、入力電流を入力電
圧と相似形にするには、非反転誤差増幅器４１の−入力
端子〔２〕に、基準電圧Ｖｒｅｆを印加する。また、＋
入力端子〔１〕には、出力電圧信号を加える。これらの
信号の位相を合わせるため、また、入力電流を入力波形
に相似した波形にするために、非反転誤差増幅器４１の
−入力端子〔２〕に、入力電圧に対して反転している微
小信号を注入する。また、非反転誤差増幅器４１の＋入
力端子〔１〕の入力電圧Ｖ（＋）は、出力電圧を抵抗で
分圧した信号が入力される。
圧と相似形にするには、非反転誤差増幅器４１の−入力
端子〔２〕に、基準電圧Ｖｒｅｆを印加する。また、＋
入力端子〔１〕には、出力電圧信号を加える。これらの
信号の位相を合わせるため、また、入力電流を入力波形
に相似した波形にするために、非反転誤差増幅器４１の
−入力端子〔２〕に、入力電圧に対して反転している微
小信号を注入する。また、非反転誤差増幅器４１の＋入
力端子〔１〕の入力電圧Ｖ（＋）は、出力電圧を抵抗で
分圧した信号が入力される。
【０００８】このままの信号では、非反転誤差増幅器４
１の＋入力端子〔１〕と−入力端子〔２〕の電圧の位相
が一致していないので、コンデンサ５５を結合して、抵
抗５３とコンデンサ５５の充電時定数により、電圧の変
化を遅らせて、これを非反転誤差増幅器４１の＋入力端
子〔１〕の入力電圧とし、−入力端子〔２〕の入力電圧
と同じ位相にする。非反転誤差増幅器４１の信号と、発
振器４７の３角波信号とが、コンパレータ４３で比較さ
れ、出力が得られる。この信号は、そのままＭＯＳ−Ｆ
ＥＴなどのスイッチング素子１６のゲート信号となり、
昇圧チョッパ回路２４が動作する。このように、ＰＷＭ
制御用ＩＣ４０を用いて入力電流波形と出力電圧だけで
制御することができる。
１の＋入力端子〔１〕と−入力端子〔２〕の電圧の位相
が一致していないので、コンデンサ５５を結合して、抵
抗５３とコンデンサ５５の充電時定数により、電圧の変
化を遅らせて、これを非反転誤差増幅器４１の＋入力端
子〔１〕の入力電圧とし、−入力端子〔２〕の入力電圧
と同じ位相にする。非反転誤差増幅器４１の信号と、発
振器４７の３角波信号とが、コンパレータ４３で比較さ
れ、出力が得られる。この信号は、そのままＭＯＳ−Ｆ
ＥＴなどのスイッチング素子１６のゲート信号となり、
昇圧チョッパ回路２４が動作する。このように、ＰＷＭ
制御用ＩＣ４０を用いて入力電流波形と出力電圧だけで
制御することができる。
【０００９】
【実施例】以下、本発明の一実施例を図１ないし図３に
基づいて説明する。図１における昇圧チョッパ回路は、
基本的には、図７と同様、交流電源１０をブリッジ型全
波整流器１１の入力側に結合し、このブリッジ型全波整
流器１１の出力側に、基本的昇圧チョッパ回路２４とな
るインダクタ１４、ダイオード１５およびＭＯＳ−ＦＥ
Ｔなどのスイッチング素子１６を結合し、さらにコンデ
ンサ１２、負荷１３を結合してなるものである。
基づいて説明する。図１における昇圧チョッパ回路は、
基本的には、図７と同様、交流電源１０をブリッジ型全
波整流器１１の入力側に結合し、このブリッジ型全波整
流器１１の出力側に、基本的昇圧チョッパ回路２４とな
るインダクタ１４、ダイオード１５およびＭＯＳ−ＦＥ
Ｔなどのスイッチング素子１６を結合し、さらにコンデ
ンサ１２、負荷１３を結合してなるものである。
【００１０】このような昇圧チョッパ回路２４におい
て、本発明では、ＩＣ力率改善専用ＩＣ２１に代えて汎
用のＰＷＭ制御用ＩＣ４０を用い、入力電圧波形、実効
入力電圧、入力電流波形および出力電圧の４つの個別の
入力のうち、入力電圧波形と実効入力電圧とを使用しな
いで、入力電流波形と出力電圧だけで制御するものであ
る。
て、本発明では、ＩＣ力率改善専用ＩＣ２１に代えて汎
用のＰＷＭ制御用ＩＣ４０を用い、入力電圧波形、実効
入力電圧、入力電流波形および出力電圧の４つの個別の
入力のうち、入力電圧波形と実効入力電圧とを使用しな
いで、入力電流波形と出力電圧だけで制御するものであ
る。
【００１１】前記ＰＷＭ制御用ＩＣ４０は、図２に示す
ように、第１の非反転誤差増幅器４１、第２の非反転誤
差増幅器４２、コンパレータ４３、アンド回路４４、イ
ンバータ回路４５、フリップ・フロップ回路４６、発振
器４７、基準電圧調整器４８、ナンド回路４９、ナンド
回路５０、トランジスタ５１、トランジスタ５２からな
る。また、＋入力端子〔１〕ピンから〔１６〕ピンは、
入出力端子である。
ように、第１の非反転誤差増幅器４１、第２の非反転誤
差増幅器４２、コンパレータ４３、アンド回路４４、イ
ンバータ回路４５、フリップ・フロップ回路４６、発振
器４７、基準電圧調整器４８、ナンド回路４９、ナンド
回路５０、トランジスタ５１、トランジスタ５２からな
る。また、＋入力端子〔１〕ピンから〔１６〕ピンは、
入出力端子である。
【００１２】前記コンデンサ１２の両端間には、分圧用
の抵抗５３、５４が結合され、また、抵抗５４と並列に
位相を揃えるためのコンデンサ５５が挿入されている。
前記ブリッジ型全波整流器１１と負荷１３とのグランド
側のライン間には、入力電流検出用抵抗６０が挿入さ
れ、この抵抗６０の全波整流器１１側が抵抗５９を介し
て−入力端子としての〔２〕ピンに結合されている。
〔１４〕ピンの基準電圧Ｖｒｅｆは、抵抗５７を介して
前記〔２〕ピンに結合され、さらに抵抗５８を介して
〔３〕ピンに結合されている。その他、６１ないし６７
は抵抗を示し、６８はコンデンサを示している。
の抵抗５３、５４が結合され、また、抵抗５４と並列に
位相を揃えるためのコンデンサ５５が挿入されている。
前記ブリッジ型全波整流器１１と負荷１３とのグランド
側のライン間には、入力電流検出用抵抗６０が挿入さ
れ、この抵抗６０の全波整流器１１側が抵抗５９を介し
て−入力端子としての〔２〕ピンに結合されている。
〔１４〕ピンの基準電圧Ｖｒｅｆは、抵抗５７を介して
前記〔２〕ピンに結合され、さらに抵抗５８を介して
〔３〕ピンに結合されている。その他、６１ないし６７
は抵抗を示し、６８はコンデンサを示している。
【００１３】以上のような構成における作用を説明す
る。交流電源１０がブリッジ型全波整流器１１で全波整
流され、図３のａに示すような全波整流電圧が得られ
る。これがインダクタ１４、ダイオード１５、ＭＯＳ−
ＦＥＴ１６からなる昇圧チョッパ回路２４によって昇圧
チョッピングされてコンデンサ１２の両端に図３のｂの
ようなリップル電圧が発生し、負荷１３に供給される。
る。交流電源１０がブリッジ型全波整流器１１で全波整
流され、図３のａに示すような全波整流電圧が得られ
る。これがインダクタ１４、ダイオード１５、ＭＯＳ−
ＦＥＴ１６からなる昇圧チョッパ回路２４によって昇圧
チョッピングされてコンデンサ１２の両端に図３のｂの
ようなリップル電圧が発生し、負荷１３に供給される。
【００１４】つぎに、力率改善作用を説明する。出力電
圧を一定にし、かつ、入力電流を入力電圧と相似形にす
るには、第１の非反転誤差増幅器４１の−入力端子の
〔２〕ピンの入力を、出力電圧検出用の基準として使用
するため、抵抗５７を介して基準電圧Ｖｒｅｆを印加す
る。また、＋入力端子の〔１〕ピンには、出力電圧信号
を加える。これらの信号を第１の非反転誤差増幅器４１
で誤差増幅するに先立ち、互いに位相を一致させなけれ
ばならない。そうしないと、出力電圧が一定になっても
力率改善回路の入力電流は入力電圧に相似した波形にな
らないからである。
圧を一定にし、かつ、入力電流を入力電圧と相似形にす
るには、第１の非反転誤差増幅器４１の−入力端子の
〔２〕ピンの入力を、出力電圧検出用の基準として使用
するため、抵抗５７を介して基準電圧Ｖｒｅｆを印加す
る。また、＋入力端子の〔１〕ピンには、出力電圧信号
を加える。これらの信号を第１の非反転誤差増幅器４１
で誤差増幅するに先立ち、互いに位相を一致させなけれ
ばならない。そうしないと、出力電圧が一定になっても
力率改善回路の入力電流は入力電圧に相似した波形にな
らないからである。
【００１５】そこで、第１の非反転誤差増幅器４１の＋
入力端子の〔１〕ピンと−入力端子の〔２〕ピンの入力
信号の位相を合わせるため、また、入力電流を入力波形
に相似した波形にするため、第１の非反転誤差増幅器４
１の−入力端子の〔２〕ピンに、入力電圧に対して反転
している微小信号を注入する。具体的には、出力電流検
出用抵抗６０に流れる図３のｈに示すような電流によっ
て生ずる電圧Ｒｏ・ｉで代用して注入すると、第１の非
反転誤差増幅器４１の−入力端子の〔２〕ピンの入力電
圧Ｖ（−）は、図３のｄに示すように、基準電圧Ｖｒｅ
ｆと、入力電圧に対して反転している微小信号とが加算
された波形となる。 また、第１の非反転誤差増幅器４１の＋入力端子の
〔１〕ピンの入力電圧Ｖ（＋）は、出力電圧を抵抗で分
圧したつぎのような信号が入力される。
入力端子の〔１〕ピンと−入力端子の〔２〕ピンの入力
信号の位相を合わせるため、また、入力電流を入力波形
に相似した波形にするため、第１の非反転誤差増幅器４
１の−入力端子の〔２〕ピンに、入力電圧に対して反転
している微小信号を注入する。具体的には、出力電流検
出用抵抗６０に流れる図３のｈに示すような電流によっ
て生ずる電圧Ｒｏ・ｉで代用して注入すると、第１の非
反転誤差増幅器４１の−入力端子の〔２〕ピンの入力電
圧Ｖ（−）は、図３のｄに示すように、基準電圧Ｖｒｅ
ｆと、入力電圧に対して反転している微小信号とが加算
された波形となる。 また、第１の非反転誤差増幅器４１の＋入力端子の
〔１〕ピンの入力電圧Ｖ（＋）は、出力電圧を抵抗で分
圧したつぎのような信号が入力される。
【００１６】このままの信号では、第１の非反転誤差増
幅器４１の＋入力端子の〔１〕ピンと−入力端子の
〔２〕ピンの電圧の位相が一致していないので、位相を
合わせなければならない。そこで、抵抗５４と並列にコ
ンデンサ５５を結合して、抵抗５３とコンデンサ５５の
充電時定数により、図３のｃのように電圧の変化を遅ら
せて、これを第１の非反転誤差増幅器４１の＋入力端子
〔１〕の入力電圧とし、−入力端子〔２〕の入力電圧と
同じ位相にする。具体的には、第１の非反転誤差増幅器
４１の−入力端子の〔２〕ピンの入力電圧は、３×π／
４だけ位相が遅れるようにコンデンサ５５の容量を調整
する。
幅器４１の＋入力端子の〔１〕ピンと−入力端子の
〔２〕ピンの電圧の位相が一致していないので、位相を
合わせなければならない。そこで、抵抗５４と並列にコ
ンデンサ５５を結合して、抵抗５３とコンデンサ５５の
充電時定数により、図３のｃのように電圧の変化を遅ら
せて、これを第１の非反転誤差増幅器４１の＋入力端子
〔１〕の入力電圧とし、−入力端子〔２〕の入力電圧と
同じ位相にする。具体的には、第１の非反転誤差増幅器
４１の−入力端子の〔２〕ピンの入力電圧は、３×π／
４だけ位相が遅れるようにコンデンサ５５の容量を調整
する。
【００１７】この状態で第１の非反転誤差増幅器４１に
より誤差増幅すると、増幅度が高すぎるので、抵抗５８
を調整することによって、第１の非反転誤差増幅器４１
の出力を図３のｅのように設定する。この第１の非反転
誤差増幅器４１の図３のｅの信号と、発振器４７の図３
のｆの３角波信号とが、コンパレータ４３で比較され、
図３のｇのような出力が得られる。この信号は、そのま
まＭＯＳ−ＦＥＴなどのスイッチング素子１６のゲート
信号となり、昇圧チョッパ回路２４が動作する。このよ
うに、ＰＷＭ制御用ＩＣ４０を用いて入力電流波形と出
力電圧だけで制御することができる。
より誤差増幅すると、増幅度が高すぎるので、抵抗５８
を調整することによって、第１の非反転誤差増幅器４１
の出力を図３のｅのように設定する。この第１の非反転
誤差増幅器４１の図３のｅの信号と、発振器４７の図３
のｆの３角波信号とが、コンパレータ４３で比較され、
図３のｇのような出力が得られる。この信号は、そのま
まＭＯＳ−ＦＥＴなどのスイッチング素子１６のゲート
信号となり、昇圧チョッパ回路２４が動作する。このよ
うに、ＰＷＭ制御用ＩＣ４０を用いて入力電流波形と出
力電圧だけで制御することができる。
【００１８】つぎに、本発明の力率改善回路の過電流保
護回路は、第２の非反転誤差増幅器４２の端子の〔１
６〕ピンに、基準電圧を抵抗６３を介して入力し、端子
の〔１５〕ピンは、インダクタ１４の電流を検出して入
力し、基準電圧を越える電流に対してパルス幅を制御
し、ＭＯＳ−ＦＥＴなどのスイッチング素子１６のオン
時間を制限することでなし得るものである。過電流動作
点Ｉｏｃｐは、つぎのようになる。 となる。
護回路は、第２の非反転誤差増幅器４２の端子の〔１
６〕ピンに、基準電圧を抵抗６３を介して入力し、端子
の〔１５〕ピンは、インダクタ１４の電流を検出して入
力し、基準電圧を越える電流に対してパルス幅を制御
し、ＭＯＳ−ＦＥＴなどのスイッチング素子１６のオン
時間を制限することでなし得るものである。過電流動作
点Ｉｏｃｐは、つぎのようになる。 となる。
【００１９】つぎに、本発明の力率改善回路をスイッチ
ング電源回路に応用した例を説明する。図４において、
７０は付加されたスイッチング電源で、このスイッチン
グ電源７０の＋側には、トランス７１の１次巻線７２が
結合され、この１次巻線７２に、ＭＯＳ−ＦＥＴからな
るスイッチング素子７３を結合する。このスイッチング
素子７３のゲートには、スイッチングレギュレータ用の
制御ＩＣ７４が結合されている。前記トランス７１の２
次巻線７５には、整流器７６、転流器７７、リアクタ７
８、コンデンサ７９を介して直流出力端子８０、８１が
結合されている。また、出力端子８０、８１間には、誤
差検出用のフィードバック回路８２が結合されている。
さらに、フォトインタラプタなどの絶縁手段８３を介し
て前記制御ＩＣ７４に結合されている。
ング電源回路に応用した例を説明する。図４において、
７０は付加されたスイッチング電源で、このスイッチン
グ電源７０の＋側には、トランス７１の１次巻線７２が
結合され、この１次巻線７２に、ＭＯＳ−ＦＥＴからな
るスイッチング素子７３を結合する。このスイッチング
素子７３のゲートには、スイッチングレギュレータ用の
制御ＩＣ７４が結合されている。前記トランス７１の２
次巻線７５には、整流器７６、転流器７７、リアクタ７
８、コンデンサ７９を介して直流出力端子８０、８１が
結合されている。また、出力端子８０、８１間には、誤
差検出用のフィードバック回路８２が結合されている。
さらに、フォトインタラプタなどの絶縁手段８３を介し
て前記制御ＩＣ７４に結合されている。
【００２０】前記トランス７１の補助巻線８４には、整
流器８５、コンデンサ８６からなる力率改善回路用の電
源が結合されているとともに、整流器８８、コンデンサ
８９、抵抗９０からなる前記制御ＩＣ用の電源が結合さ
れている。
流器８５、コンデンサ８６からなる力率改善回路用の電
源が結合されているとともに、整流器８８、コンデンサ
８９、抵抗９０からなる前記制御ＩＣ用の電源が結合さ
れている。
【００２１】以上のような構成において、力率改善回路
で力率改善された直流出力がトランス７１、スイッチン
グ素子７３に供給され、ここで、チョッピングされてト
ランス７１の２次巻線７５に交流出力を得て、これを整
流、平滑化して出力端子８０、８１に直流電力を得る。
ここで、出力電圧に変動が生ずると、フィードバック回
路８２、絶縁手段８３を介して制御ＩＣ７４に信号を送
り、パルス幅制御、周波数制御などにより一定電圧を得
る。
で力率改善された直流出力がトランス７１、スイッチン
グ素子７３に供給され、ここで、チョッピングされてト
ランス７１の２次巻線７５に交流出力を得て、これを整
流、平滑化して出力端子８０、８１に直流電力を得る。
ここで、出力電圧に変動が生ずると、フィードバック回
路８２、絶縁手段８３を介して制御ＩＣ７４に信号を送
り、パルス幅制御、周波数制御などにより一定電圧を得
る。
【００２２】
【発明の効果】本発明は、上述のように、スイッチング
電源に使用される汎用のＰＷＭ制御ＩＣを用いたので、
極めて簡単な回路構成で、力率改善回路が得られる。し
たがって、価格の低減と部品点数の削減による信頼性の
向上が期待できる。
電源に使用される汎用のＰＷＭ制御ＩＣを用いたので、
極めて簡単な回路構成で、力率改善回路が得られる。し
たがって、価格の低減と部品点数の削減による信頼性の
向上が期待できる。
【図１】本発明による力率改善回路の一実施例を示す電
気回路図である。
気回路図である。
【図２】汎用のＰＷＭ制御ＩＣの説明図である。
【図３】各部の波形図である。
【図４】本発明による力率改善回路を用いたスイッチン
グ電源回路の一実施例を示す電気回路図である。
グ電源回路の一実施例を示す電気回路図である。
【図５】昇圧チョッパのない整流回路図である。
【図６】電流、電圧波形図である。
【図７】従来の力率改善回路図である。
【図８】力率改善専用ＩＣの説明図である。
１０…交流電源、１１…ブリッジ型全波整流器、１２…
コンデンサ、１３…負荷、１４…リアクタ、１５…ダイ
オード、１６…ＭＯＳ−ＦＥＴなどのスイッチング素
子、１７…抵抗、１８…抵抗、１９…抵抗、２０…コン
デンサ、２１…力率改善専用ＩＣ、２４…昇圧チョッパ
回路、４０…ＰＷＭ制御用ＩＣ、４１…第１の非反転誤
差増幅器、４２…第２の非反転誤差増幅器、４３…コン
パレータ、４４…アンド回路、４５…インバータ、４６
…フリップ・フロップ回路、４７…発振器、４８…基準
電圧調整器、４９…ナンド回路、５０…ナンド回路、５
１…トランジスタ、５２…トランジスタ、５３…抵抗、
５４…抵抗、５５…コンデンサ、５６…基準電圧Ｖｒｅ
ｆ、５７…抵抗、５８…抵抗、５９…抵抗、６０…入力
電流検出用抵抗、６１…抵抗、６２…抵抗、６３…抵
抗、６４…抵抗、６７…抵抗、６８…コンデンサ、７０
…スイッチング電源、７１…トランス、７２…１次巻
線、７３…スイッチング素子、７４…制御ＩＣ、７５…
２次巻線、７６…整流器、７７…転流器、７８…リアク
タ、７９…コンデンサ、８０…出力端子、８１…出力端
子、８２…フィードバック回路、８３…絶縁手段、８４
…補助巻線、８５…整流器、８６…コンデンサ、８８…
整流器、８９…コンデンサ、９０…抵抗。
コンデンサ、１３…負荷、１４…リアクタ、１５…ダイ
オード、１６…ＭＯＳ−ＦＥＴなどのスイッチング素
子、１７…抵抗、１８…抵抗、１９…抵抗、２０…コン
デンサ、２１…力率改善専用ＩＣ、２４…昇圧チョッパ
回路、４０…ＰＷＭ制御用ＩＣ、４１…第１の非反転誤
差増幅器、４２…第２の非反転誤差増幅器、４３…コン
パレータ、４４…アンド回路、４５…インバータ、４６
…フリップ・フロップ回路、４７…発振器、４８…基準
電圧調整器、４９…ナンド回路、５０…ナンド回路、５
１…トランジスタ、５２…トランジスタ、５３…抵抗、
５４…抵抗、５５…コンデンサ、５６…基準電圧Ｖｒｅ
ｆ、５７…抵抗、５８…抵抗、５９…抵抗、６０…入力
電流検出用抵抗、６１…抵抗、６２…抵抗、６３…抵
抗、６４…抵抗、６７…抵抗、６８…コンデンサ、７０
…スイッチング電源、７１…トランス、７２…１次巻
線、７３…スイッチング素子、７４…制御ＩＣ、７５…
２次巻線、７６…整流器、７７…転流器、７８…リアク
タ、７９…コンデンサ、８０…出力端子、８１…出力端
子、８２…フィードバック回路、８３…絶縁手段、８４
…補助巻線、８５…整流器、８６…コンデンサ、８８…
整流器、８９…コンデンサ、９０…抵抗。
Claims (2)
- 【請求項１】 全波整流した電圧を昇圧チョッパ回路２
４でスイッチングして一定の出力電圧を負荷に供給する
回路において、力率改善用としてＰＷＭ制御用ＩＣ４０
を用い、このＰＷＭ制御用ＩＣ４０の非反転誤差増幅器
４１の＋入力端子〔１〕に、入力電流を全波整流した入
力電圧に相似した波形にするための回路を結合し、前記
非反転誤差増幅器４１の−入力端子〔２〕に、前記＋入
力端子〔１〕の信号と位相を合わせて出力するための位
相調整回路を結合し、前記ＰＷＭ制御用ＩＣ４０の出力
側に、３角波とのコンパレータ４３を介して前記昇圧チ
ョッパ回路２４に結合してなることを特徴とする力率改
善回路。 - 【請求項２】 負荷としてスイッチング電源のコンバー
タ回路を結合してなる請求項1記載の力率改善回路を用
いたスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292423A JP2515650B2 (ja) | 1991-10-11 | 1991-10-11 | 力率改善回路および力率改善回路を用いたスイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292423A JP2515650B2 (ja) | 1991-10-11 | 1991-10-11 | 力率改善回路および力率改善回路を用いたスイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111246A true JPH05111246A (ja) | 1993-04-30 |
| JP2515650B2 JP2515650B2 (ja) | 1996-07-10 |
Family
ID=17781599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3292423A Expired - Fee Related JP2515650B2 (ja) | 1991-10-11 | 1991-10-11 | 力率改善回路および力率改善回路を用いたスイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515650B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519306A (en) * | 1994-03-02 | 1996-05-21 | Yutaka Electric Mfg. Co., Ltd. | Constant voltage circuit and a stabilized power supply unit |
| US6882551B2 (en) | 2001-11-29 | 2005-04-19 | Sanken Electric Co., Ltd. | Switching power supply device |
| JP2007228799A (ja) * | 2007-06-12 | 2007-09-06 | Mitsubishi Electric Corp | コンバータ装置 |
| JP2011176977A (ja) * | 2010-02-25 | 2011-09-08 | Nichicon Corp | スイッチング電源装置および該装置の起動方法 |
| CN102427301A (zh) * | 2011-10-31 | 2012-04-25 | 常州联力自动化科技有限公司 | 一种三相pwm整流器的控制方法 |
| KR20200103665A (ko) | 2018-01-04 | 2020-09-02 | 에누티에누 가부시키가이샤 | 절연형 스위칭 전원 공급 장치 |
-
1991
- 1991-10-11 JP JP3292423A patent/JP2515650B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519306A (en) * | 1994-03-02 | 1996-05-21 | Yutaka Electric Mfg. Co., Ltd. | Constant voltage circuit and a stabilized power supply unit |
| US6882551B2 (en) | 2001-11-29 | 2005-04-19 | Sanken Electric Co., Ltd. | Switching power supply device |
| JP2007228799A (ja) * | 2007-06-12 | 2007-09-06 | Mitsubishi Electric Corp | コンバータ装置 |
| JP2011176977A (ja) * | 2010-02-25 | 2011-09-08 | Nichicon Corp | スイッチング電源装置および該装置の起動方法 |
| CN102427301A (zh) * | 2011-10-31 | 2012-04-25 | 常州联力自动化科技有限公司 | 一种三相pwm整流器的控制方法 |
| KR20200103665A (ko) | 2018-01-04 | 2020-09-02 | 에누티에누 가부시키가이샤 | 절연형 스위칭 전원 공급 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2515650B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3445396B2 (ja) | 力率改善回路 | |
| JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
| JPH07245955A (ja) | 力率改善型安定化電源回路および無停電電源回路 | |
| US7400517B2 (en) | Power factor correction circuit and method therefor | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| CN114223125A (zh) | 具有改善的轻负载瞬态响应和减小的输出电容器尺寸的带有校准的纹波注入的恒定导通时间降压转换器 | |
| JPH0582148B2 (ja) | ||
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| JPH05111246A (ja) | 力率改善回路および力率改善回路を用いたスイツチング電源回路 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP3484904B2 (ja) | 力率改善回路 | |
| JPH0570193U (ja) | スイッチング電源 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JPH01270727A (ja) | 突入電流制限回路 | |
| JP3460024B2 (ja) | 電源装置 | |
| JPH0898393A (ja) | 直流電源装置 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP3475691B2 (ja) | 直流安定化電源装置 | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JP2002051549A (ja) | スイッチング電源用半導体装置 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JP3635515B2 (ja) | 電源回路 | |
| JP3738594B2 (ja) | 交流−直流変換装置 | |
| JP2560377Y2 (ja) | アクティブ平滑フィルタ型電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20100430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |