JPH05323384A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05323384A JPH05323384A JP12655892A JP12655892A JPH05323384A JP H05323384 A JPH05323384 A JP H05323384A JP 12655892 A JP12655892 A JP 12655892A JP 12655892 A JP12655892 A JP 12655892A JP H05323384 A JPH05323384 A JP H05323384A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- correction
- liquid crystal
- crystal display
- nonlinear resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 非線形抵抗素子をスイッチング素子として用
いる液晶表示装置において、通常表示に寄与しない第二
の非線形抵抗素子を設ける。 【効果】 スイッチング素子の欠陥を容易に修正するこ
とができる。
いる液晶表示装置において、通常表示に寄与しない第二
の非線形抵抗素子を設ける。 【効果】 スイッチング素子の欠陥を容易に修正するこ
とができる。
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、と
りわけ金属ー絶縁体ー金属(以下MIMと称する)素子
をスイッチング素子として基板上に設けた液晶表示装置
に関する。
りわけ金属ー絶縁体ー金属(以下MIMと称する)素子
をスイッチング素子として基板上に設けた液晶表示装置
に関する。
【0002】
【従来の技術】近年液晶表示装置は、時計・電卓などの
比較的簡単なものから、パーソナル・コンピュータ、ワ
ードプロセッサ、さらにはOA用の端末機器、TV画像
表示などの大容量表示用途に使用されてきている。従来
液晶表示装置においては、マトリクス表示のマルチプレ
ックス駆動方式、いわゆる単純マトリクス方式を用いる
のが一般的であった。しかしながらこの方式では、走査
線数の増加に伴って表示部分と非表示部分とのコントラ
スト比が劣化するため大規模なマトリクス表示には不適
である。
比較的簡単なものから、パーソナル・コンピュータ、ワ
ードプロセッサ、さらにはOA用の端末機器、TV画像
表示などの大容量表示用途に使用されてきている。従来
液晶表示装置においては、マトリクス表示のマルチプレ
ックス駆動方式、いわゆる単純マトリクス方式を用いる
のが一般的であった。しかしながらこの方式では、走査
線数の増加に伴って表示部分と非表示部分とのコントラ
スト比が劣化するため大規模なマトリクス表示には不適
である。
【0003】そこでこの欠点を解決する一つの手段とし
て、個々の画素をスイッチング素子によって駆動する方
法、いわゆるアクティブマトリクス方式が開発されてい
る。このような方式では、スイッチング素子として薄膜
トランジスタや非線形抵抗素子が用いられている。なか
でも、非線形抵抗素子は基本的に二端子で構造が簡単な
ため、パターニング工程が少なく、製造コストの面で有
利である。
て、個々の画素をスイッチング素子によって駆動する方
法、いわゆるアクティブマトリクス方式が開発されてい
る。このような方式では、スイッチング素子として薄膜
トランジスタや非線形抵抗素子が用いられている。なか
でも、非線形抵抗素子は基本的に二端子で構造が簡単な
ため、パターニング工程が少なく、製造コストの面で有
利である。
【0004】以下にMIM素子をスイッチング素子とし
て用いた液晶表示装置を例にとって、従来の技術を説明
する。MIM型液晶表示装置の基本構造は、液晶駆動用
の画素部がマトリクス状に形成されてなるアレイ基板
と、対向基板との間に液晶を挟持してなる。また、画素
部は画素表示電極及びこれに接続されたMIM素子から
構成される。MIM素子は、下部電極ー絶縁層ー上部電
極から構成され、この絶縁層は通常下部電極を陽極酸化
することによって得られる。
て用いた液晶表示装置を例にとって、従来の技術を説明
する。MIM型液晶表示装置の基本構造は、液晶駆動用
の画素部がマトリクス状に形成されてなるアレイ基板
と、対向基板との間に液晶を挟持してなる。また、画素
部は画素表示電極及びこれに接続されたMIM素子から
構成される。MIM素子は、下部電極ー絶縁層ー上部電
極から構成され、この絶縁層は通常下部電極を陽極酸化
することによって得られる。
【0005】絶縁層形成に陽極酸化法を用いる場合、他
のスパッタリング法などの成膜技術と比較して、以下の
ような利点があげられる。即ち、陽極酸化法では、大か
がりな装置を必要とせず、工程が比較的単純である。ま
た、基板全面に非常に均一な膜厚の絶縁膜を形成できる
ため、MIM素子のスイッチング特性分布が少なく、し
たがって良好な表示が得られる。さらに、ピンホールな
どの欠陥の発生が極めて少なく、表示欠陥の発生を低減
させることができる。
のスパッタリング法などの成膜技術と比較して、以下の
ような利点があげられる。即ち、陽極酸化法では、大か
がりな装置を必要とせず、工程が比較的単純である。ま
た、基板全面に非常に均一な膜厚の絶縁膜を形成できる
ため、MIM素子のスイッチング特性分布が少なく、し
たがって良好な表示が得られる。さらに、ピンホールな
どの欠陥の発生が極めて少なく、表示欠陥の発生を低減
させることができる。
【0006】次に、アレイ基板の製造方法を図5を用い
て説明する。即ち、まずガラス基板上にTaからなる第
一の金属層をスパッタリング法により薄膜形成した後、
一回目のフォトリソグラフィー(PEP)工程を用いて
非線形抵抗素子の下部金属11及び配線電極12のパタ
ーニングを行う。次に陽極酸化法などを用いて第一の金
属層の表面に絶縁層を形成する。次いで全面に第二の金
属層をスパッタリング法により薄膜形成した後、二回目
のPEP工程を用いて非線形抵抗素子の上部金属14の
パターニングを行う。さらに全面にITOをスパッタリ
ング法により薄膜形成した後、三回目のPEP工程を用
いて画素表示電極のパターニングを行う。
て説明する。即ち、まずガラス基板上にTaからなる第
一の金属層をスパッタリング法により薄膜形成した後、
一回目のフォトリソグラフィー(PEP)工程を用いて
非線形抵抗素子の下部金属11及び配線電極12のパタ
ーニングを行う。次に陽極酸化法などを用いて第一の金
属層の表面に絶縁層を形成する。次いで全面に第二の金
属層をスパッタリング法により薄膜形成した後、二回目
のPEP工程を用いて非線形抵抗素子の上部金属14の
パターニングを行う。さらに全面にITOをスパッタリ
ング法により薄膜形成した後、三回目のPEP工程を用
いて画素表示電極のパターニングを行う。
【0007】
【発明が解決しようとする課題】上述の液晶表示装置に
おいては、以下のような要因から画素単位の表示欠陥、
いわゆる点欠陥が発生する。即ちMIM素子の絶縁層
が、製造工程中に発生する静電気によって絶縁破壊を起
こすと、画素は短絡欠陥となってしまう。また、PEP
工程不良によって非線形抵抗素子部分が欠落すると、画
素は開放欠陥となってしまう。本発明は上記問題点を解
決するためのものであり、素子の不良に起因する画素欠
陥を容易に修正することが可能な液晶表示装置を提供す
ることを目的とする。
おいては、以下のような要因から画素単位の表示欠陥、
いわゆる点欠陥が発生する。即ちMIM素子の絶縁層
が、製造工程中に発生する静電気によって絶縁破壊を起
こすと、画素は短絡欠陥となってしまう。また、PEP
工程不良によって非線形抵抗素子部分が欠落すると、画
素は開放欠陥となってしまう。本発明は上記問題点を解
決するためのものであり、素子の不良に起因する画素欠
陥を容易に修正することが可能な液晶表示装置を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】本発明は上述の課題を解
決するために、複数の画素表示電極及びその各々に電気
的に接続した下部金属ー絶縁体ー上部金属素子構造より
なる非線形抵抗素子を基板上に形成し、配線電極により
行ごとに接続せしめた液晶表示装置において、画素表示
電極に通常表示に寄与しない第2の非線形抵抗素子が配
置された液晶表示装置を用いる。
決するために、複数の画素表示電極及びその各々に電気
的に接続した下部金属ー絶縁体ー上部金属素子構造より
なる非線形抵抗素子を基板上に形成し、配線電極により
行ごとに接続せしめた液晶表示装置において、画素表示
電極に通常表示に寄与しない第2の非線形抵抗素子が配
置された液晶表示装置を用いる。
【0009】
【作用】本発明の液晶表示装置では、通常表示に寄与し
ない第二の非線形抵抗素子を設けることから、スイッチ
ング素子の欠陥を容易に修正可能となる。
ない第二の非線形抵抗素子を設けることから、スイッチ
ング素子の欠陥を容易に修正可能となる。
【0010】
【実施例】以下に、本発明の詳細を図面を参照して説明
する。
する。
【0011】図1及び図2に、本実施例の液晶表示装置
に用いるアレイ基板の製造方法を示す。まず、ガラス基
板上にTaからなる第一の金属層をスパッタリング法に
より薄膜形成後、一回目のPEP工程を用いてスイッチ
ング用非線形抵抗素子の下部金属1及び配線電極2のパ
ターニングを行う。このとき同時に、修正用非線形抵抗
素子の下部金属3及び修正用電極4を形成する。次に陽
極酸化法を用いて、第一の金属層の表面に、非線形抵抗
素子の絶縁膜となる酸化膜5を形成する。次いで全面に
Taからなる第二の金属層をスパッタリング法により薄
膜形成後、二回目のPEP工程を用いてスイッチング用
非線形抵抗素子の上部金属6及び修正用非線形抵抗素子
の上部金属7のパターニングを行う。さらに二回目のP
EP用のフォトレジストが形成された状態で、スパッタ
リング法を用いて全面にTa2 O5 を2000〜300
0オングストローム程度形成し、次いで前述のレジスト
を剥離することにより、上部金属6及び上部金属7上を
除いた全面に絶縁層8を形成する。そして全面にITO
をスパッタリング法を用いて薄膜形成後、三回目のPE
P工程を用いて画素表示電極をパターニングする。本実
施例においては、修正用素子は絶縁膜8を介して画素表
示電極に接続されているため、通常は表示に寄与しな
い。
に用いるアレイ基板の製造方法を示す。まず、ガラス基
板上にTaからなる第一の金属層をスパッタリング法に
より薄膜形成後、一回目のPEP工程を用いてスイッチ
ング用非線形抵抗素子の下部金属1及び配線電極2のパ
ターニングを行う。このとき同時に、修正用非線形抵抗
素子の下部金属3及び修正用電極4を形成する。次に陽
極酸化法を用いて、第一の金属層の表面に、非線形抵抗
素子の絶縁膜となる酸化膜5を形成する。次いで全面に
Taからなる第二の金属層をスパッタリング法により薄
膜形成後、二回目のPEP工程を用いてスイッチング用
非線形抵抗素子の上部金属6及び修正用非線形抵抗素子
の上部金属7のパターニングを行う。さらに二回目のP
EP用のフォトレジストが形成された状態で、スパッタ
リング法を用いて全面にTa2 O5 を2000〜300
0オングストローム程度形成し、次いで前述のレジスト
を剥離することにより、上部金属6及び上部金属7上を
除いた全面に絶縁層8を形成する。そして全面にITO
をスパッタリング法を用いて薄膜形成後、三回目のPE
P工程を用いて画素表示電極をパターニングする。本実
施例においては、修正用素子は絶縁膜8を介して画素表
示電極に接続されているため、通常は表示に寄与しな
い。
【0012】次に、欠陥の修正方法について説明する。
即ち図3に示すように、まず不良の素子をレーザなどを
用いて画素表示電極から切り離す。次いで、画素表示電
極と修正用電極とをレーザを照射して短絡させる。こう
して修正用非線形抵抗素子と画素表示電極が電気的に接
続され、正常な画素と同等な動作が可能となる。またP
EP工程不良による開放欠陥の場合は、画素表示電極と
修正用電極とを短絡させることによって修正される。
即ち図3に示すように、まず不良の素子をレーザなどを
用いて画素表示電極から切り離す。次いで、画素表示電
極と修正用電極とをレーザを照射して短絡させる。こう
して修正用非線形抵抗素子と画素表示電極が電気的に接
続され、正常な画素と同等な動作が可能となる。またP
EP工程不良による開放欠陥の場合は、画素表示電極と
修正用電極とを短絡させることによって修正される。
【0013】上述の実施例においては、スイッチング用
素子及び修正用素子は同一の構造を持つため、正常な画
素と修正された画素との動作は極めて良好な均一性を有
する。特に、絶縁層として陽極酸化膜を用いることによ
り、絶縁層の膜厚などの特性分布を低減させることがで
き、良好な表示を得ることができる。さらに、従来の液
晶表示装置に比べてPEP工程を増加させることなく、
修正用素子を設けることが可能である。従って、従来の
液晶表示装置の特徴である工程の簡易さを損なうことな
く、素子の欠陥を救済することが可能となる。
素子及び修正用素子は同一の構造を持つため、正常な画
素と修正された画素との動作は極めて良好な均一性を有
する。特に、絶縁層として陽極酸化膜を用いることによ
り、絶縁層の膜厚などの特性分布を低減させることがで
き、良好な表示を得ることができる。さらに、従来の液
晶表示装置に比べてPEP工程を増加させることなく、
修正用素子を設けることが可能である。従って、従来の
液晶表示装置の特徴である工程の簡易さを損なうことな
く、素子の欠陥を救済することが可能となる。
【0014】また、上述の実施例においては、各画素ご
とに修正用素子を設けたが、隣接した画素が同時に不良
となることは極めて希である。そこで、図4に示すよう
に、隣接する画素表示電極間に修正用素子を配置し、二
画素表示電極で一つの修正用素子を共有させることによ
り、開口率を向上させることができる。
とに修正用素子を設けたが、隣接した画素が同時に不良
となることは極めて希である。そこで、図4に示すよう
に、隣接する画素表示電極間に修正用素子を配置し、二
画素表示電極で一つの修正用素子を共有させることによ
り、開口率を向上させることができる。
【0015】
【発明の効果】本発明の液晶表示装置においては、通常
表示に寄与しない第二の非線形抵抗素子を設けることに
より、スイッチング素子に欠陥が発生した場合、容易に
欠陥を修正することができる。
表示に寄与しない第二の非線形抵抗素子を設けることに
より、スイッチング素子に欠陥が発生した場合、容易に
欠陥を修正することができる。
【図1】本発明の一実施例における液晶表示装置の製造
方法を示す平面図である。
方法を示す平面図である。
【図2】図1の液晶表示装置の部分断面図である。
【図3】図1の液晶表示装置を用いた欠陥修正方法の一
例を示す図である。
例を示す図である。
【図4】本発明の別の実施例を示す平面図である。
【図5】従来の液晶表示装置の製造方法を示す平面図で
ある。
ある。
【図6】図5の液晶表示装置の部分断面図である。
1…スイッチング用非線形抵抗素子の下部金属 2…配線電極 3…修正用非線形抵抗素子の下部金属 4…修正用電極 8…絶縁層
Claims (2)
- 【請求項1】複数の画素表示電極及びその各々に電気的
に接続した下部金属ー絶縁体ー上部金属素子構造よりな
る非線形抵抗素子を基板上に形成し、配線電極により行
ごとに接続せしめた液晶表示装置において、 前記画素表示電極に通常表示に寄与しない第2の非線形
抵抗素子が配置されたことを特徴とする液晶表示装置。 - 【請求項2】前記非線形抵抗素子は下部金属ー下部金属
陽極酸化層ー上部金属素子構造よりなることを特徴とす
る請求項1記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12655892A JPH05323384A (ja) | 1992-05-20 | 1992-05-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12655892A JPH05323384A (ja) | 1992-05-20 | 1992-05-20 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05323384A true JPH05323384A (ja) | 1993-12-07 |
Family
ID=14938140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12655892A Pending JPH05323384A (ja) | 1992-05-20 | 1992-05-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05323384A (ja) |
-
1992
- 1992-05-20 JP JP12655892A patent/JPH05323384A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0411726B1 (en) | A method of manufacturing flat panel display backplanes | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| US6512556B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| EP0504792A2 (en) | Liquid crystal display device | |
| JPH05323384A (ja) | 液晶表示装置 | |
| JP2870016B2 (ja) | 液晶装置 | |
| JPH05273595A (ja) | 電気光学装置 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JPH0711641B2 (ja) | アクティブマトリックス基板 | |
| JP3327146B2 (ja) | 液晶パネル及びその製造方法及びそれを用いた電子機器 | |
| JP4151205B2 (ja) | Tfd素子の製造方法 | |
| JPS58178321A (ja) | 電気光学装置 | |
| KR100265053B1 (ko) | 표시패널 및 그 제조방법 | |
| JPH10307298A (ja) | 液晶表示装置 | |
| JPH0511276A (ja) | 液晶表示装置 | |
| JPS6348526A (ja) | 薄膜トランジスタ | |
| JPH04298721A (ja) | 液晶表示装置 | |
| KR20010006946A (ko) | 액티브 매트릭스 어레이 및 액티브 매트릭스 어레이를 제조하는 방법 | |
| JPH10293327A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05203989A (ja) | 短絡解消方法 | |
| JPH06301064A (ja) | Mim型非線形素子及びその製造方法 |