JPH05113802A

JPH05113802A - 信号制御装置

Info

Publication number: JPH05113802A
Application number: JP3302740A
Authority: JP
Inventors: Jun Miura; 純三浦; Yuji Sano; 勇司佐野; Ikuya Arai; 郁也荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-10-23
Filing date: 1991-10-23
Publication date: 1993-05-07

Abstract

(57)【要約】【目的】負帰還の制御系において、時定数を充分大き
な値に設定しても、自動調整時の負帰還の安定化が可能
であり、回路規模や消費電力の削減が可能な、特に白バ
ランス調整に適した信号制御装置を提供する。【構成】受像管の如き駆動対象１０４の動作状態を検
出する検出部１０７の検出出力を、比較部１０６で基準
値と比較して誤差信号を得て、それを信号制御部１０３
へ印加して負帰還制御を行う際、時間制御部１０５を通
すことにより該誤差信号の時間特性を変え、その後、信
号制御部１０３へ入力して制御を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御対象に供給される
信号の状態を検出し、その検出値と基準値との誤差信号
をフィードバックして、制御対象に供給される信号の制
御部を制御する際、該誤差信号を直ちに制御部にフーィ
ドバックするのではなく、該誤差信号にその時間的特性
の制御を施してから制御部にフィードバックするように
した信号制御装置に関するものである。

【０００２】制御対象は、キャラクタグラフィック・デ
ィスプレイやテレビジョン受像機、モニタに代表される
表示器などであり、それによって、フィードバック制御
系にノイズが混入する場合でも、良好な画質制御を可能
にすること等を狙いとしている。

【０００３】

【従来の技術】さて従来技術の説明として、以下、具体
例に即して述べることにする。カラー受像機に関し、従
来、工場出荷時に行われていた白バランスの調整は、そ
の後、受像管のカソードのエミッションなどの経年変化
と回路のドリフトなどの影響により、長時間の使用後
は、変化し易いと言う問題点があった。

【０００４】かかる受像機における白バランスの変化を
検出し、これを元に回復させるための、従来の自動白バ
ランス調整回路のブロック図を図２及び図３に示す（な
お、この従来技術の詳細は、特願平１−２９２２８０
号，特願平２−２７８９８５号などの明細書に記載され
ている）。

【０００５】図２、図３は、破線の箇所で結合して一体
化したとき、従来の自動白バランス調整回路を示すブロ
ック図となる。これらの図において、入力端子１Ｒ，１
Ｇ，１Ｂに入力されたそれぞれＲ（赤），Ｇ（緑），Ｂ
（青）の原色信号は、それぞれ信号合成回路８Ｒ，８
Ｇ，８Ｂを経て、ドライブ調整用の利得可変増幅回路１
０Ｒ，１０Ｇ，１０Ｂで増幅され、ビデオ出力回路１１
Ｒ，１１Ｇ，１１Ｂで受像管駆動可能振幅にまでさらに
増幅される。

【０００６】その後、上記原色信号はカットオフ調整用
のレベル補正回路１２Ｒ，１２Ｇ，１２Ｂでレベルシフ
トされ、カソード電流検出回路９Ｒ，９Ｇ，９Ｂを介し
て、受像管６のカソード端子７Ｒ，７Ｇ，７Ｂに加えら
れる。その際、行われている自動白バランス調整動作を
以下、説明する。

【０００７】自動白バランス調整用の信号発生回路２
は、入力端子３Ｈと３Ｖのそれぞれに入力される水平及
び垂直のブランキングパルスを用いて、次に挙げる各信
号を生成する。基準信号線４を介して出力される白バラ
ンス調整用基準信号（カットオフ調整用及びドライブ調
整用の２種類）、ゲート信号線５と７７および７８を介
して出力される上記基準信号に同期したゲートパルスで
ある。

【０００８】これらの生成された信号のうち、基準信号
線４を介して出力される基準信号と、ゲート信号線５を
介して出力されるゲートパルスは、それぞれ信号合成回
路８Ｒ，８Ｇ，８Ｂとスイッチ回路１５に供給される。
Ｂの原色信号系に着目すると，カソード電流検出回路９
Ｂ中のトランジスタ２０９のエミッタに流れ込むカソー
ド７Ｂからのカソード電流に比例した検出電圧が、カソ
ード電流検出信号線３０Ｂを介して、ドライブ調整時と
カットオフ調整時の両方で併用する比較器（本明細書に
おいては比較器或いはＯＰアンプを意味する）１６Ｂに
入力される。

【０００９】レベル補正回路１２Ｂにおいては、カット
オフ調整電圧にほぼ等しい電圧にレベル制御されたクラ
ンプ用電圧源２０１を、クランプスイッチ２０２を介し
てクランプトランジスタ２０３のベースに接続すること
により、結合コンデンサ２０４の受像管側をクランプし
ている。

【００１０】ビデオ信号がカットオフ調整電圧となるタ
イミングに同期して、クランプスイッチ２０２が閉じて
いるクランプ期間に、結合コンデンサ２０４を流れる放
電電流を、トランジスタ２０３のエミッタ・コレクタ間
の還流電流とすることにより、放電電流の周辺回路への
漏れ込みによるクランプレベルの変動を排除している。

【００１１】抵抗２０５は、スイッチ２０２が開放され
る非クランプ期間にトランジスタ２０３のベース電圧
を、抵抗２０５の一端に接続された電源電圧２０６まで
引き上げる働きをする。そのため非クランプ時には、ダ
イオード２０７に逆方向電圧が印加され、トランジスタ
２０３のエミッタは、結合コンデンサ２０４から遮断さ
れる。ダイオード２０８は、非クランプ時や受像管の放
電時に、トランジスタ２０３のベース・エミッタ間の逆
耐圧条件を保証する保護ダイオードである。

【００１２】カットオフ調整時には、スイッチ回路７４
Ｂは比較器１６Ｂの出力を選択し、負帰還作用により、
カットオフ調整用のレベル補正回路１２Ｂにおける最適
調整レベルが決定される。また、比較器１６Ｂの出力は
上記自動白バランス調整用の信号発生回路２に取り込ま
れ、必要に応じて内蔵された記憶部に記憶される。調整
終了後、スイッチ回路７４Ｂの反転により、８０Ｂを介
して出力される、上記記憶部で記憶された制御信号を選
択し、制御ライン２０Ｂに出力する。

【００１３】ドライブ調整時にも、スイッチ回路７３
Ｂ、比較器１６Ｂ、自動白バランス調整用の信号発生回
路２、ドライブ調整用の利得可変増幅回路１０Ｂにおい
て最適調整利得が決定され、同様の動作が行われる。こ
こで、比較電圧源２１と２２は、それぞれカットオフ調
整時とドライブ調整時のカソード電流を規定値に制御す
るために切り替えて用いる。なお、上記の作用はＲとＧ
の原色信号回路においても同様である。

【００１４】また、基準電圧源２１，２２は、三つの原
色信号に対応する比較器１６Ｒ，１６Ｇ，１６Ｂに対し
て共通に用いられる。これらの各比較器の反転端子
（−）に接続されるカソード電流の検出抵抗２１０の値
を、三つの原色信号について必要とされる予め定めた所
定の比に設定することにより、各原色のカソード電流を
白バランスを保つに必要な所定の比に制御することがで
きる。

【００１５】換言すれば、信号発生回路２から信号合成
回路８を介した基準信号挿入時における受像管６の各原
色のカソード電流を、それぞれ所定の比率で一定値に制
御することにより、白バランスを安定化させることがで
きる。

【００１６】

【発明が解決しようとする課題】図２及び図３に示した
従来の自動白バランス調整回路においては、カソード電
流を検出し、基準値と比較し、その誤差信号をフィード
バックしてカソード電流を制御することにより、白バラ
ンス調整を行うが、その際、カソード電流検出ライン
に、周囲で発生したノイズが混入すると、制御の安定性
が維持できなくなるという問題があった。

【００１７】特に、カソード電流検出値をサンプルホー
ルドするのに用いるホールドコンデンサ周辺の時定数
を、白バランス調整のための負帰還制御の周期以内で大
きくして、負帰還制御（フィードバック制御）の安定化
を図ろうとしても、レベル補正回路のクランプ用電圧源
２０１やカソード電流検出部の時定数が大きいため、位
相遅れが過大となり、負帰還制御は不安定になる。

【００１８】また、上記のクランプスイッチ２０２に同
期した同期式クランプ方式を用いるため、クランプトラ
ンジスタ２０３のベースを５０Ｖ程度の高速パルスでス
イッチングする必要があり、回路規模と消費電力の増大
が避けられないという問題もあった。

【００１９】本発明の目的は、例えば従来の自動白バラ
ンス調整回路について述べた上記の如き諸問題点を解決
するのに役立つのは勿論であるが、その他の技術におい
ても起こり得る同様な問題点を解決するのに役立つ信号
制御装置を提供することにある。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、入力端子と出力端子と制御端子を持
ち、信号源から制御対象へ供給すべき信号を、該信号源
から入力端子を介して入力され、制御端子へ印加される
制御信号に応じた制御を施した後、出力端子を介して制
御対象へ向けて出力する信号制御部と、

【００２１】前記制御対象へ供給される信号で、前記信
号制御部により制御された後の信号の状態を検出する検
出部と、該検出部による検出出力と基準値とを比較して
誤差信号を出力する比較部と、

【００２２】該比較部からの誤差信号を前記信号制御部
の制御端子に印加するに先立ち、その時間的特性の制御
を施してから該制御端子に印加する時間制御部と、によ
り信号制御装置を構成した。

【００２３】換言すると、キャラクタグラフィック・デ
ィスプレイやテレビジョン受像機、モニタに代表される
表示器などを対象とする該対象への入力信号の制御と、
該入力信号の状態検出による制御信号（誤差信号）の発
生と、を同時に行うことはしない非同時制御方式とし
た。すなわち、制御対象への入力信号の状態検出を行う
検出部からの検出出力を受け基準値と比較して制御信号
（誤差信号）を発生する比較部の出力側に、新たに時間
制御部を設け、該時間制御部を経由した制御信号（誤差
信号）により、制御対象への入力信号を、信号制御部で
制御するようにした。

【００２４】

【作用】上記技術手段において、比較部は、表示器等の
制御対象への入力信号の状態検出値を基準値と比べて必
要な制御信号（誤差信号）を発生する働きをする。時間
制御部は、制御信号（誤差信号）に適当な時間の遅延処
理を施したり、適当な時定数の過渡応答特性を付加する
などしてから信号制御部へ渡すことにより、非同時制御
を実現している。

【００２５】信号制御部は、時間制御部から渡された制
御信号に基づき、制御対象への入力信号の振幅や直流成
分や周波数特性，γ特性に代表されるリニアリティ等の
制御を行う。非同時制御により、制御信号系の時定数を
大きな値に設定しても自動制御（フィードバック制御）
を分割動作によって継続的に収束させることができる。
このことにより、自動制御システム内の他の構成要素の
時定数に比較して、制御信号系の時定数を充分に大きく
することによる安定化が可能となる。さらに、制御信号
系の時定数を充分に大きくすることにより、信号制御部
を非自動制御系に用いられていた低速な構成として、回
路規模や消費電力を抑えることも可能となる。

【００２６】

【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は、本発明の一実施例としての信号制御装置を
示すブロック図である。同図において、１０１は入力信
号源、１０２は基準信号合成部、１０３は信号制御部、
１０４は駆動対象（制御対象）、１０５は時間制御部、
１０６は比較部、１０７は検出部、である。

【００２７】図１を参照する。検出部１０７は、従来技
術で述べた自動白バランス調整回路の例に即せば、例え
ば、受像管のカソード電流検出回路であってカソード電
流を検出することにより、或いはセンサやビデオカメラ
であって受像管面の輝度ムラ，色度ムラを検出すること
により、白バランスのずれ等を検出し定量化してデータ
として出力する働きをする。

【００２８】このように前記検出部で検出された検出値
データは、比較部１０６に送られ、そこで予め設定され
た基準値と比較或いは演算され、その結果より、白バラ
ンスのずれ等の量を算出し、該ずれを補正するための補
正データを得る。この補正データは、時間制御部１０５
に送られ、適当な時間の遅延処理が施されたり、適当な
時定数の過渡応答特性が付加されるなどして、時間制御
を受ける。

【００２９】次に、時間制御部１０５によって時間制御
された前記補正データは、信号制御部１０３に与えら
れ、基準信号合成部１０２からの出力信号を制御する制
御信号として用いられる。ここで、入力信号源１０１か
ら基準信号合成部１０２に送られて入力される入力信号
は、基準信号合成部１０２において、予め定められた基
準値と加算などの演算をされたり、或いは前記入力信号
を基準値に切り換えて出力する等の操作を受けた後、信
号制御部１０３に送られる。

【００３０】信号制御部１０３では、基準信号合成部１
０２において所要の操作を受けた信号を入力され、その
入力信号の白バランスのずれ等を補正するため、前記補
正データによる補正を行うが、その補正として、振幅や
直流レベルなどの制御を行い、ディスプレイ等に代表さ
れる駆動対象１０４へ送る。従って、駆動対象１０４と
しては、ディスプレイ等に限らず、カメラであるとか、
モーター等により駆動される一般のもの、を対象とする
ことが可能である。

【００３１】以上の動作から分かるように、比較部１０
６からの補正データを、時間制御部１０５で時間制御し
てから信号制御部１０３へ供給することで、前述の非同
時制御が可能となる。かかる非同時制御により、制御シ
ステム設計の自由度が拡大する。例えば、検出・制御信
号系と制御対象信号系の事実上の設計分離化により、前
者の時定数を充分に大きくすることによる安定化が可能
になる。

【００３２】また、従来の非自動制御系の制御部を用い
て低速・低ノイズな負帰還ループを構成することによ
り、回路規模や消費電力を抑えた、低コスト制御システ
ムの実現も可能となる。さらに、本発明の非同時制御系
においては、特に駆動対象は必要でなく、図１に示した
実施例から、駆動対象１０４を排除して適用することが
できる。また、後述するように、基準信号合成部１０２
も必須というわけでなく、これを排除した構成も実施例
のひとつとなる。

【００３３】図４及び図５は、本発明の一実施例として
の、自動白バランス調整回路を備えたディスプレイを示
すブロック図である。即ち、図４、図５は、破線の箇所
で結合して一体化したとき、自動白バランス調整回路を
備えたディスプレイを示すブロック図となる。これらの
図において、１２Ｒ，１２Ｇ，１２Ｂはカットオフ調整
用レベル補正回路を、９Ｒ，９Ｇ，９Ｂはカソード電流
検出回路を、１０Ｒ，１０Ｇ，１０Ｂはドライブ調整用
利得可変増幅回路を、８Ｒ，８Ｇ，８Ｂは信号合成回路
を、３３は白バランス制御回路を、それぞれ表す。

【００３４】図４において、入力端子１Ｒ，１Ｇ，１Ｂ
に入力された各原色信号のそれぞれは、信号合成回路８
Ｒ，８Ｇ，８Ｂを経て、ビデオ出力回路を内蔵したドラ
イブ調整用利得可変増幅回路１０Ｒ，１０Ｇ，１０Ｂに
より増幅され、カットオフ調整用レベル補正回路１２
Ｒ，１２Ｇ，１２Ｂでレベルシフトされ、カソード電流
検出回路９Ｒ，９Ｇ，９Ｂを介して、受像管６のカソー
ド７Ｒ，７Ｇ，７Ｂに加えられる。

【００３５】自動白バランス調整期間中の信号合成回路
８Ｒ，８Ｇ，８Ｂは、その出力を各入力原色信号か、自
動白バランス調整用の信号発生回路２から基準信号線４
を介して送られてくる基準信号か、に切り換える動作を
している。このときの各原色間のカソード電流比、ある
いはカソード電流値が一定となるように制御して白バラ
ンス調整が行われる。

【００３６】図４、図５においては、白バランス制御回
路３３中のホールドコンデンサ１７Ｒ，１７Ｇ，１７Ｂ
および１８Ｒ，１８Ｇ，１８Ｂに、抵抗６１Ｒ，６１
Ｇ，６１Ｂおよび６２Ｒ，６２Ｇ，６２Ｂを接続したロ
ーパスフィルタ形サンプルホールド回路（以下、ＬＰＦ
形Ｓ／Ｈ回路と記す）が、時間制御部として用いられて
いる。

【００３７】これらのＬＰＦ形Ｓ／Ｈ回路を用いること
により、比較器（即ちＯＰアンプ）１６Ｒ，１６Ｇ，１
６Ｂを介した負帰還時の、負帰還制御の安定化のため
に、充分に大きな時定数の設定が可能となる。大きな時
定数に伴う収束速度の低下があろうとも、随時サンプル
／ホールド動作が繰り返されることで、再始動を繰り返
すことなく自動制御を断続的に継続できるため、着実に
制御が収束する。また、ＬＰＦ形の平均値制御となるた
め、カソード電流の検出タイミングとカットオフ調整・
ドライブ調整のタイミングが一致していなくても、随時
サンプル／ホールド動作が繰り返されることで着実に制
御が収束する。

【００３８】つまり、非同時制御が可能となり、クラン
プ用トランジスタ２０３のベースを直接クランプ用電圧
源２０１に接続した非同期クランプ回路とすることがで
きる。さらに、非同時制御により設計自由度が大きくな
り、同期周波数帯域を拡大して表示装置を容易にマルチ
スキャン方式とすることができる。

【００３９】非同期クランプ回路は、ビデオ信号の電位
が最高レベルとなるブランキング期間にのみダイオード
２０７が自動的に導通し、受像管のカソ−ド端子のクラ
ンプ動作を行うことからピーククランプ方式のカソード
クランプ回路とも呼ばれる。非同期式クランプ回路とす
ることにより、高速大振幅パルスも不要となり、消費電
力と回路規模が大幅に削減できる。

【００４０】図４、図５に示した本発明の一実施例とし
てのブロック図を、具体的回路例として示した回路図を
図６及び図７に示す。即ち図６及び図７は、破線の箇所
で結合して一体化したとき、本発明の具体的実施例を示
す回路図となる。

【００４１】図６、図７において、信号源９１Ｒ，９１
Ｇ，９１Ｂから入力された各原色信号は、入力信号制御
部４１Ｒ，４１Ｇ，４１Ｂを介して、ビデオ処理ＩＣ４
２に入力されドライブ調整等を施される。各原色信号は
その後、ビデオ出力アンプとカソ−ド電流比較部を含む
４３Ｒ，４３Ｇ，４３Ｂにおいてカットオフ調整が施さ
れ、カソ−ド電流検出回路９Ｒ，９Ｇ，９Ｂを介して受
像管のカソ−ド端子に入力される。以後、Ｂの原色信号
系に着目して本実施例を説明するが、各原色信号系は同
様の構成となることは言うまでもない。

【００４２】入力信号制御部４１Ｒ，４１Ｇ，４１Ｂ
は、自動白バランス調整時に制御の安定化と高精度化を
図るべく、入力原色信号を遮断する機能を有する。入力
原色信号の遮断時には、ゲ−ト信号源４０７の電圧がハ
イレベルとなり、トランジスタ４０４を介してトランジ
スタ４０２が遮断状態となる。トランジスタ４０２と抵
抗４０３から成るエミッタフォロア回路からコンデンサ
４０６を介して送られた原色信号には、ビデオ処理ＩＣ
４２の中の９２Ｂにおいてコントラスト調整（各原色信
号間で同一の利得可変）、９３Ｂにおいてブライト調整
（各原色信号間で同一のレベルシフト）、９４Ｂにおい
てドライブ調整が、それぞれ施されている。

【００４３】ドライブ調整は、制御端子４４Ｂに上記の
比較部（或いは時間制御部）から加えられるドライブ制
御電圧により制御されるが、後述するカットオフ調整部
と同様の回路が使用されるため、図６、図７中において
は省略している。ここで、ブライト調整は、信号源４１
３から供給されるペデスタルクランプ用パルスに同期し
て開閉するスイッチ４０９と、比較回路４０８の負帰還
系によってＧの出力電圧を、ブライト調整ボリウム４１
４からスイッチ４１５を介して入力される電圧に等しく
制御することにより行われている。

【００４４】ホ−ルドコンデンサ４１０を用いることに
より、スイッチ４０９が開いている非クランプ期間にお
いても上記ブライト制御は保持される（自動白バランス
調整時以外はスイッチ４１１が閉じられている）。本実
施例においては、新たに各原色信号系の間で共用する回
路を付加することによるクロスト−クの発生を抑えるた
め、既存回路のブライト調整機能を上記の基準信号合成
に活用する新方式を用いている。

【００４５】即ち、入力原色信号から基準信号に切り換
える際にはタイミング信号源４１７により制御されるス
イッチ４１５を用いて、ビデオ処理ＩＣ４２に加えるブ
ライト制御電圧を、ブライト調整ボリウム４１４の電圧
から、スイッチ４１６を介して用いることができる基準
信号源４６２か、４６３の電圧に切り換えている（電圧
ダイナミックレンジの制約などがある場合には、基準信
号を電流形式で伝送して、後に電圧変換して用いても良
い）。

【００４６】カットオフ調整用とドライブ調整用それぞ
れの基準信号源４６２，４６３は、タイミング信号源４
１８により切り換えて用いられる。さらに、基準信号源
４６２か４６３によるブライト制御に切り換えた時のビ
デオ処理ＩＣ４２の応答を高速化するため、ホ−ルドコ
ンデンサ４１０よりも低容量の位相補償コンデンサ４１
２を４１０に直列挿入している。直列挿入は、タイミン
グ信号源４１７によりスイッチ４１１を開くことよって
行われる。

【００４７】ビデオ処理ＩＣ４２の出力信号は、エミッ
タ接地トランジスタ４２２とベ−ス接地トランジスタ４
２８から成るカスコ−ド構成のビデオ出力アンプにより
増幅される。抵抗４２３，コンデンサ４４６，コイル４
２７は、ビデオ出力アンプの広帯域化を図るためのピ−
キング素子である。増幅された信号はその後、トランジ
スタ４３４を用いたピ−ククランプ方式のカソードクラ
ンプ回路によってカットオフ調整用のレベルシフトが施
された後、上述のように受像管のカソ−ド端子に加えら
れる。

【００４８】また、ブランキングパルスが信号源４２０
より入力されたトランジスタ４１９によって、ブランキ
ング時にトランジスタ４２８は遮断されることにより、
ビデオ信号のブランキングがなされると同時にピ−クク
ランプ動作が行われる。カソードクランプ回路のクラン
プ電圧は、ＬＰＦ形Ｓ／Ｈ回路の出力インピ−ダンス変
換を行うエミッタフォロアトランジスタ４５０の出力が
入力される、ＯＰアンプ４３９とエミッタ接地トランジ
スタ４４８とベ−ス接地トランジスタ４４２から成る高
精度電圧アンプより得られる。

【００４９】ベ−ス接地トランジスタ４４２はカソード
クランプ回路のクランプ電圧範囲を、電源４６４と４７
０の電圧値の間に抑えて、自動制御中にカットオフ制御
電圧が低下して受像管が過剰に高輝度発光することを防
いでいる。ダイオ−ド４３２と抵抗４２９の働きによ
り、ピ−ククランプ動作にのみトランジスタ４３４のコ
レクタがトランジスタ４２８のコレクタに接続されるよ
うになり、トランジスタ４３４のコレクタとエミッタ間
の寄生容量によるビデオ出力アンプの周波数帯域劣化を
抑えることができる。

【００５０】カソ−ド電流検出回路９Ｂの出力と比較電
圧源２１を比べて比較器１６Ｂから得られた比較出力
は、タイミング信号源４４９により制御されるＬＰＦ形
Ｓ／Ｈ回路（６１Ｂ，１７Ｂ）に入力される。ＬＰＦ形
Ｓ／Ｈ回路の次段には、電流制御素子であるバイポーラ
トランジスタ４５０を用いている。トランジスタ４５０
のベース電流がホールドコンデンサ１７Ｂに流れること
により、非調整時には常にコンデンサ１７Ｂの電圧を受
像管の輝度を下げる方向（この場合接地電位）に抑える
ことができる。このように、Ｓ／Ｈ回路の次段に電流制
御素子を用いることにより、高輝度側から制御が始まり
電源の安全回路が作動したり、Ｘ線放射の危険を生ずる
ことなく、安全に低輝度の画面から自動制御を開始する
ことができる。

【００５１】ピーククランプ方式のカソードクランプ回
路をカットオフ調整用レベル補正回路として用いたこと
により、カソードクランプトランジスタ４３４のベース
電圧Ｖｋｃを、ＯＰアンプ４３９と入力抵抗４３７，帰
還抵抗４３６を用いた負帰還ル−プで制御する事によっ
て充分に安定化できる。

【００５２】従って、クランプ時にトランジスタ４３４
に流れるパルス状のベース電流がビデオ信号内容により
変化してもベース電圧Ｖｋｃは一定に保たれる。なお、
各トランジスタのベ−ス抵抗４０１，４４７，４２１，
４４０，４４１，４４５は、各トランジスタの寄生発振
防止用のダンピング素子である。

【００５３】図８及び図９は、調整精度を更に向上させ
た自動白バランス調整回路を備えたディスプレイを、本
発明の一実施例として示すブロック図である。即ち図８
及び図９は、破線の箇所で結合して一体化したとき、本
発明の一実施例としてのディスプレイを示すブロックと
なる。図８及び図９においても、図４及び図５における
のと同じ構成要素は同符号で示してある。以下、図８及
び図９の回路動作を説明する。

【００５４】図８及び図９において、自動白バランス調
整用の信号発生回路２で、入力端子３Ｈ，３Ｖのそれぞ
れに入力される水平及び垂直のブランキングパルスから
生成される、サンプル／ホールドパルス（以下、Ｓ／Ｈ
パルスと記す）を、ゲート信号線４０を介して、比較器
１６の前段に接続されたコンデンサ６４とスイッチ回路
６３から構成されるサンプル／ホールド回路（以下、Ｓ
／Ｈ回路と記す）に与える。

【００５５】カソード電流検出値を用いた平均値制御
で、ブランキングが含まれた場合に、実際とは違った平
均値になる恐れがある。そこで、カソード電流検出値が
ブランキング期間に０になるのを防ぐため、上記Ｓ／Ｈ
回路を用いてカソード電流検出値を、表示期間にサンプ
リングしブランキング期間で保持している。

【００５６】図８及び図９において、ゲート信号線４０
を介して信号発生回路２から出力されるＳ／Ｈパルスの
生成回路の具体例を、図１０にブロック図で示す。図１
０において、７０１及び７０２はＤフリップフロップ、
７０３はＮＡＮＤ回路、７０４はカウンタ回路、７０５
はラッチ回路、７０６はインバータ回路、７０７および
７０８はビットシフト回路、７０９は加算器、７１０お
よび７１１はコンパレータ回路、７１２はＲ−Ｓフリッ
プフロップ、７１３はＡＮＤ回路、である。

【００５７】図１０図で、入力される負極性の水平ブラ
ンキング信号ＨＢＬＫ（図９では３Ｈと表示されてい
る）は、Ｄフリップフロップ回路７０１及び７０２，Ｎ
ＡＮＤ回路７０３によって構成される微分回路により、
立上り部分が外部より到来するクロックの１クロック幅
で微分される。立上り部分で発生したパルスが、カウン
タ回路７０４に与えられることで、１水平表示期間にわ
たってクロックをカウントし、水平ブランキングパルス
の立ち下がり時の計数値をラッチ回路７０５によりラッ
チする。

【００５８】即ち、ラッチ回路７０５に保持される計数
値は水平表示期間の周期を表している。また、カウンタ
回路７０４の出力である計数値は、コンパレータ（１）
回路７１０および（２）回路７１１のＡ入力となる。さ
らにラッチされている周期データは、ビットシフト
（１）回路７０７で１ビット下位方向へずらし、周期デ
ータの２分の１の値を設定するものとし、ビットシフト
（２）回路７０８で２ビット下位方向へずらし、周期デ
ータの４分の１を設定するものとする。

【００５９】これらのビットシフト回路のそれぞれの出
力が、加算器７０９によって、加算され周期データの４
分の３の値を得る。また、ビットシフト（１）回路７０
７の出力は、コンパレータ（１）回路７１０のＢ入力と
なり、加算器７０９の出力は、コンパレータ（２）回路
７１１のＢ入力となる。コンパレータ（１）回路７１０
および（２）回路７１１は、（Ａ入力）＝（Ｂ入力）の
条件の時に出力がハイレベルとなるようにする。

【００６０】従って、カウンタ回路７０４で１周期にわ
たりクロックをカウントし、計数値が周期データの２分
の１の時、Ｒ−Ｓフリップフロップ回路７１２のセット
がかかり、出力がハイレベルとなり、計数値が周期デー
タの４分の３の時、Ｒ−Ｓフリップフロップ回路７１２
にリセットがかかり、出力をローレベルとする。Ｒ−Ｓ
フリップフロップ回路７１２の出力と、負極性である垂
直ブランキング信号ＶＢＬＫ（図９では３Ｖと表示され
ている）がＡＮＤ回路７１３の入力であり、ＡＮＤ回路
７１３の出力が、Ｓ／Ｈパルスとなる。

【００６１】つまり、Ｓ／Ｈパルスは、カソード電流検
出信号波形が安定する水平表示期間の２分の１から４分
の３までハイレベルとなり、自動白バランス制御回路を
サンプリング状態とし、そのほかの期間および垂直ブラ
ンキング期間ではローレベルとなってホールド状態にす
る。以上がＳ／Ｈパルス生成回路の動作であるが、入力
される水平・垂直ブランキング信号が異なった場合で
も、入力信号のタイミングに対応した、Ｓ／Ｈパルスを
生成することが可能である。

【００６２】図１１は、本発明の別の実施例を示すブロ
ック図であり、図１に示す実施例において、その中の時
間制御部１０５を記憶部８０２により実現した実施例で
ある。記憶部８０２には遅延動作を行わせる。

【００６３】図１１を参照する。比較部１０６の出力を
記憶部８０２に記憶し、必要な遅延時間後に読み出して
信号制御部１０３に送ることで、時間制御の効果が得ら
れる。更に記憶部８０２を用いることで、安定した制御
信号を得ることができ、また必要に応じ制御信号を変更
したい場合等、予め用意されたプリセットデータを記憶
部８０２から呼び出し、信号制御部１０３に与えること
もできる。

【００６４】つぎに、記憶部を備えた信号制御装置の別
の実施例を図１２に示す。同図において、８０２は予め
補正データを記憶しておく記憶部、８０１は検出部１０
７，比較部１０６、時間制御部１０５を介して得られた
補正データと、記憶部８０２によって記憶されている補
正データと、を必要に応じて切り換え、どちらか一方の
補正データを信号制御部１０３に与える切り換え部であ
る。

【００６５】図１２の回路動作を具体的に説明すると例
えば、画面位置によって輝度や色度にムラのある表示画
面に対して、前述の図１の回路動作で述べた通り、検出
部１０７により、光センサやビデオカメラ等を用いた光
検出を行い、画面位置に関わりなく検出される光の量が
一定になるように、比較部１０６、時間制御部１０５、
信号制御部１０３によって調整を行えば、画面の輝度や
色度のムラを排除できる。かかる調整により得られた調
整データは、記憶部８０２に取り込まれる。

【００６６】一方、通常の画面表示時に、切り換え部８
０１を反転させ、記憶部８０２より上記調整データを呼
び出して信号制御部１０３に与え、また色温度等必要に
応じ変更したい場合には、記憶部８０２に予め用意され
たプリセットデータを呼び出し信号制御部１０３に与え
制御を行う。駆動対象１０４がキャラクタグラフィック
・ディスプレイのようにアンダースキャンシステムを採
用している場合、自動調整を継続させなくても制御部１
０３の調整を維持することができる、上記動作により対
応が可能で、調整時のみ基準信号を表示して、通常の画
面表示時には非自動制御と同様の動作を行う。

【００６７】図１３及び図１４は、破線の箇所で結合し
て一体化したとき、図１２を具体化した実施例として
の、自動白バランス調整回路を備えたディスプレイを示
すブロック図である。図１３及び図１４においても、図
４、図５におけるものと同じ構成要素は同符号で示して
ある。

【００６８】図１３及び図１４において、Ｂの原色信号
系に着目すると、通常の画面表示時には、スイッチ回路
７３Ｂ及び７４Ｂは、制御信号７７および７８により、
自動白バランス調整用信号発生回路２より送られる補正
データを選択し、制御ライン１９Ｂおよび２０Ｂを介し
制御系に与える。ドライブ調整時には、スイッチ回路７
３Ｂはドライブ調整用ＬＰＦ形Ｓ／Ｈ回路の出力を選択
し、制御ライン１９Ｂを介してドライブ調整用利得可変
増幅回路１０Ｂに与え、調整時の負帰還作用を行う。

【００６９】また、スイッチ回路７１Ｂは、ドライブ調
整用ＬＰＦ形Ｓ／Ｈ回路の出力を信号線７０Ｂを介し
て、自動白バランス調整用の信号発生回路２に送る。送
られたドライブ調整データは、上記自動白バランス調整
用の信号発生回路２に内蔵された記憶部に記憶される。
調整終了後のスイッチ回路７３Ｂの再反転により、調整
時に記憶部に取り込んだドライブ調整データを、制御ラ
イン１９Ｂを介してドライブ調整用利得可変増幅回路１
０Ｂに送る。

【００７０】カットオフ調整時には、スイッチ回路７４
Ｂは、カットオフ調整用ＬＰＦ形Ｓ／Ｈ回路の出力を選
択し、制御ライン２０Ｂを介してカットオフ調整用レベ
ル補正回路１２Ｂに与え、調整時の負帰還を行う。ま
た、スイッチ回路７１Ｂは、カットオフ調整用ＬＰＦ形
Ｓ／Ｈ回路の出力を信号線７０Ｂを介して、自動白バラ
ンス調整用の信号発生回路２に送る。

【００７１】カットオフ調整データは、上記自動白バラ
ンス調整用の信号発生回路２に内蔵された記憶部に記憶
される。調整終了後のスイッチ回路７４Ｂの再反転によ
り、調整時に記憶部に取り込んだカットオフ調整データ
を、制御ライン２０Ｂを介してカットオフ調整用レベル
補正回路１２Ｂに送る。以上の自動白バランス調整動作
は、調整中はＬＰＦ形Ｓ／Ｈ回路で保持されるデータを
制御信号とし、調整後は記憶データをカソード電流積算
値で更新すれば、受像管６の経時変化も補正できる。

【００７２】図１５に示すディジタル信号処理回路は、
図１４に示す自動白バランス調整用の信号発生回路２の
具体例を示すブロック図である。図１５において、基準
信号発生回路８１、タイミング発生回路８２、アナログ
／ディジタル変換器（以下、Ａ／Ｄ変換器と記す）８３
Ｒ，８３Ｇ，８３Ｂ、マルチプレクサ回路８４、制御部
８５、記憶回路８７、パラレル／シリアル変換回路（以
下、Ｐ／Ｓ変換器と記す）８６、ディジタル／アナログ
変換器（以下、Ｄ／Ａ変換器と記す）８８と、これらを
結ぶデータバス、アドレスバス、制御バス（図において
はバスをまとめて示す）から構成される。

【００７３】図１５において、タイミング発生回路８２
は、水平及び垂直ブランキング信号（３Ｈ，３Ｖ）か
ら、前述した図１０におけるＳ／Ｈ生成回路を含む各種
タイミングパルスを生成し、図１３、図１４に示した制
御信号線７２，７７，７８，１３Ｗ，１３Ｂ，５に与え
ている。また、基準信号発生回路８１、Ａ／Ｄ変換器８
３Ｒ，８３Ｇ，８３Ｂ、マルチプレクサ回路８４、Ｐ／
Ｓ変換器８６、Ｄ／Ａ変換器８８の変換タイミングを制
御している。

【００７４】Ａ／Ｄ変換器８３Ｒ，８３Ｇ，８３Ｂは、
自動白バランス調整時に信号線７０Ｒ，７０Ｇ，７０Ｂ
を介して送られてくるカットオフ調整用および、ドライ
ブ調整用の調整データを、アナログ形式からディジタル
形式に、上記タイミング発生回路８２の発生するタイミ
ングで変換する。ディジタル量で表されたそれぞれの調
整データは、マルチプレクサ回路８４により順次選び出
され、バスに送られる。取り込まれた上記調整データは
記憶回路８７に記憶される。

【００７５】また、制御部８５はマイクロコンピュータ
などにより構成され、調整時、非調整時におけるタイミ
ング発生回路８２の制御や、記憶回路８７の制御を行っ
ている。この制御により、複数の色温度に相当する調整
データを呼び出す等の多機能化を図ることができる。ま
た図１５では、制御部８５は、タイミング発生回路８２
を介して他のブロックを制御しているが、直接制御部８
５が他のブロックを制御できることは云うまでもない。

【００７６】上記バスを通して呼び出された調整データ
は、Ｐ／Ｓ変換器８６により、パラレル形式からシリア
ル形式に変換され、シリアルデータ入力で多チャンネル
内蔵タイプのＤ／Ａ変換器８８に入力され、ディジタル
形式からアナログ形式に上記タイミング発生回路８２の
発生するタイミングで変換される。Ｄ／Ａ変換器８８よ
りアナログ量に変換された上記調整データは、信号線７
９Ｒ，７９Ｇ，７９Ｂおよび８０Ｒ，８０Ｇ，８０Ｂを
介して制御電圧を発生する。

【００７７】基準信号発生回路８１は、上記で述べた通
り自動白バランス調整用の基準信号を発生し、信号線４
を介して出力され、タイミング発生回路８２からタイミ
ングパルスを受けるのみであり、基準信号の波形は必要
性に応じて独立に設定或いは制御できる。

【００７８】図１６は、自動白バランス調整用信号発生
回路２の別の具体例を示すブロック図である。図１６に
おいて、８９はマルチプレクサ、８３はＡ／Ｄ変換器で
ある。図１６においても、図１５におけるものと同じ構
成要素は、同符号で示してある。

【００７９】図１６において、図１５との相違は、信号
線７０Ｒ，７０Ｇ，７０Ｂを介して送られるＲ，Ｇ，Ｂ
それぞれの調整データを、Ｓ／Ｈ回路９０Ｒ，９０Ｇ，
９０Ｂでホールドし、マルチプレクサ８９によりアナロ
グ量のままで順次選び出し、Ａ／Ｄ変換器８３に与える
ところにある。このため高価なＡ／Ｄ変換器を１個に削
減できる効果がある。

【００８０】図１５及び図１６において、Ｒ，Ｇ，Ｂの
調整データを順次選出して取り込み１データずつ処理
し、また、ピン数が少なく安定なシリアル入力多チャン
ネル内蔵タイプのＤ／Ａ変換器を使用した回路構成によ
り、回路規模削減，コスト削減の効果が得られ、演算回
路８５は動作速度の遅いものが使用できる。なお、パラ
レル入力タイプのＤ／Ａ変換器の使用によって、Ｐ／Ｓ
変換器８６が省略できる。

【００８１】図１７及び図１８は、破線の箇所で結合し
て一体化したとき、本発明の更に別の実施例（図４、図
５に示す実施例の変形実施例）を示すブロック図であ
る。図１７及び図１８では、図４及び図５におけるＬＰ
Ｆ形Ｓ／Ｈ回路の代わりに、アップダウンカウンタ回路
およびＤ／Ａ変換器を用い、時間制御を行う。以下、Ｂ
の原色信号に着目して動作を説明する。

【００８２】図１７及び図１８において、カットオフ調
整時には、アップダウンカウンタ回路９７Ｂにより、比
較器１６Ｂの増減に対応して、信号線２１３を介して送
られるクロックによりカウント値を増減する。前記カウ
ント値は、Ｄ／Ａ変換器９５Ｂに送られ、信号線２１１
を介して送られるタイミングパルスによりアナログ量に
変換される。カットオフ調整が終了すれば、アップダウ
ンカウンタ回路９７Ｂのカウント動作および、Ｄ／Ａ変
換器９５Ｂの変換を止め、最適調整レベルを保持し続け
る。

【００８３】同様にして、比較器１６Ｂ、アップダウン
カウンタ回路９８Ｂ、Ｄ／Ａ変換器９６Ｂを用いてドラ
イブ調整を行い、ドライブ調整終了で最適調整利得が保
持される。上記信号線２１３および２１４のクロックま
たは、信号線２１１および２１２のタイミングパルスを
遅延させることで時間制御も可能である。また、上記の
構成により、調整データを記憶する記憶部が不要で、安
定した調整データを得ることができる。

【００８４】次に、入力信号に基準信号を合成する手段
の代わりに、比較部における比較信号を、入力信号より
検出する比較信号生成部を設けた信号制御装置の実施例
を図１９に示す。図１９においては、図１における基準
信号合成部１０２を削除し、比較信号生成部１４１を付
加した。

【００８５】図１９では、各原色信号の入力信号レベル
か或いは各原色信号間の入力信号レベルの比を検出し、
これらの検出値に各原色信号系のカソ−ド電流検出レベ
ルか或いはその間の比を揃えるように制御する（各原色
信号の入力信号レベルにはブライト調整による直流レベ
ルやコントラスト調整による振幅制御が加えられていて
も構わない）。

【００８６】例えば入力された原色信号の平均値或いは
ピーク値、または最低値或いは瞬時値が、比較信号生成
部１４１で検出される。また、検出部１０７により、カ
ソード電流の平均値或いはピーク値、または最低値或い
は瞬時値が検出される。比較部１０６により、上記のそ
れぞれの検出値の差を算出され、補正データを出力し時
間制御部１０５で遅延処理される。時間遅延された上記
補正データは、信号制御部１０３において入力信号を制
御し、駆動対象１０４に供給される。

【００８７】また、上記で述べた基準信号を合成する手
段および、比較信号を生成する手段を使わずに入力信号
を制御する信号制御装置の実施例を図２０に示す。図２
０においては、入力信号の状態が何であるか判断できる
同期信号に同期したあるタイミングに、各原色信号系の
カソード電流検出レベルか或いはその間の比を揃えるよ
うに制御する。

【００８８】例えば、駆動対象１０４である表示器の、
バ−スト信号期間等を除いた非表示期間において、各原
色信号或いは複合映像信号は、黒レベルやペデスタルレ
ベルになっていることが多い。或いは、非表示期間にあ
るレベルの基準信号を重畳することを規格化することも
できる。その際の比較部１０６における比較値は、予め
設定されていることは言うまでもない。

【００８９】図１９及び図２０において、例えば自動白
バランス制御を行う場合に、基準信号を合成することな
く制御が可能であるため、基準信号が画面に表示される
ことはなく、ユーザに不快感を与えない。これは、オー
バースキャンを採用したテレビは言うまでもなく、アン
ダースキャンシステムを採用したディスプレイやモニタ
においても対応できる。

【００９０】図２１には、駆動対象である表示装置のマ
ルチメディア化にも対応可能な実施例を示す。最近で
は、ひとつのディスプレイ画面上において、テレビ信号
系から得られた映像デ−タと、コンピュ−タシステムか
ら生成した映像デ−タを、同時に表示して編集すること
が可能になっている。しかし、色の再現性においては、
規格の異なる映像デ−タを同一画面に表示していること
により、どちらか一方の白バランスが崩れてしまうこと
が避けられなかった。

【００９１】さらに、上記の映像デ−タ編集結果をプリ
ンタによって印刷した場合には、印刷系との規格の相異
の影響により、白バランスの崩れも顕著に現われてい
た。上記の問題点の解決策として、映像信号振幅比を制
御するシステムも存在するが、表示装置におけるブライ
ト調整により白バランスが崩れてしまうことや、各原色
信号系のダイナミックレンジを充分に活用できず表示輝
度の低下を生じるといった問題点が残る。

【００９２】図２１においては、例えば編集後の映像デ
−タに相当する入力信号に同期して、他の信号経路か或
いは上記の入力信号系と同一の信号経路を介して、表示
装置１６２に制御信号を伝送し、信号制御を行う。表示
装置１６２の外部から上記の制御信号を伝送する際に
は、信号経路の様々な条件を満たす必要があり、受信し
た制御信号をそのままの状態で、信号制御部１０３に入
力できるとは限らない。

【００９３】そこで、制御信号発生部１６１において、
外部制御信号を信号制御部１０３で活用できるモ−ドに
変換する。受信した制御信号をそのままの状態で信号制
御部１０３で活用できる場合には、制御信号発生部１６
１が不要であることは言うまでもない。

【００９４】本発明を用いる事により、上記のような映
像デ−タに依存した白バランスの崩れを自動的に排除で
きる。例えば、同一画面上の異なる映像デ−タの表示走
査に追従して、表示装置の白バランス設定を制御した
り、映像信号源の切り換えに自動追従した制御も可能と
なる。

【００９５】また、信号の制御特性としては、白バラン
スの要因である振幅比と直流レベルの他に、周波数特性
などが考えられる。例えば、文字表示やコンピュ−タグ
ラフィックスなどの画像のエッジ情報が重視される画像
表示の場合には、信号周波数帯域を充分に確保する必要
がある。逆に、アニメ−ションやＳ／Ｎの劣化した画像
を表示する場合には、画質の滑らかさや低ノイズ性が重
視されるため、信号周波数帯域を必要最小限に抑える必
要がある。さらには、信号の輝度レベル等を考慮して、
コントラスト調整量やブライト調整量を制御することも
可能である。

【００９６】最後に、外部から制御信号を入力しなくと
も、上記の図２１に示した実施例と同様の効果が得られ
る実施例を図２２に示す。図２２においては、入力され
たビデオ信号や同期信号等に重畳された制御信号を分離
するか、或いは信号のレベルや周波数特性，時間的変化
を検出することにより、信号制御部１０３に加える制御
信号を得ている。

【００９７】例えば、ビデオ信号においては非表示期間
に、同期信号においては表示期間に、制御信号を時分割
多重することができる。特に同期信号においては、３値
以上のレベル信号を用いたり、バ−スト信号のように周
波数成分の異なる信号を用いることができる。信号のレ
ベルや周波数特性，時間的変化を検出する方式の利点
は、信号源１０１における制御信号の発生が不要となる
事である。

【００９８】具体例としては、分離部１６３内にハイパ
スフィルタを設けて、入力信号に含まれる高周波成分の
割合を検出し、この検出値を制御信号発生部１６１によ
り制御信号に変換して、信号制御部１０３の制御端子に
入力する。信号制御部１０３に、入力信号の周波数帯域
を制御する機能を設けることにより、図２１に示した実
施例と同様に、表示装置１６２に入力される信号のＳ／
Ｎ比を向上させる事ができる。

【００９９】信号の時間的変化を検出した例としては、
信号振幅の時間的変化が激しい場合に表示装置１６２の
使用者の眼の疲労を緩和すべく、表示装置１６２のコン
トラスト調整を抑える方向に制御する事などが考えられ
る。

【０１００】

【発明の効果】本発明を用いることによって、下記に述
べるような効果が得られる。（１）負帰還による自動制御系に、複数の過大遅延要素
が存在している場合にも、制御の安定化が可能となる。

【０１０１】（２）自動制御系の設計自由度が増し、回
路規模や消費電力の削減が可能となる。（３）駆動対象としての表示装置のマルチスキャン化や
マルチメディア化が容易に実現可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来の自動白バランス調整回路の一半分を示す
回路図である。

【図３】従来の自動白バランス調整回路の残り半分を示
す回路図である。

【図４】本発明を自動白バランス調整回路へ適用した実
施例の一半分を示す回路図である。

【図５】本発明を自動白バランス調整回路へ適用した実
施例の残り半分を示す回路図である。

【図６】本発明を自動白バランス調整回路へ適用した別
の実施例の一半分を示す回路図である。

【図７】本発明を自動白バランス調整回路へ適用した別
の実施例の残り半分を示す回路図である。

【図８】本発明を自動白バランス調整回路へ適用した更
に別の実施例の一半分を示す回路図である。

【図９】本発明を自動白バランス調整回路へ適用した更
に別の実施例の残り半分を示す回路図である。

【図１０】自動白バランス調整回路用Ｓ／Ｈパルス生成
回路の具体例を示す構成図である。

【図１１】本発明の他の実施例を示すブロック図であ
る。

【図１２】本発明の更に他の実施例を示すブロック図で
ある。

【図１３】本発明を自動白バランス調整回路へ適用した
なお更に別の実施例の一半分を示す回路図である。

【図１４】本発明を自動白バランス調整回路へ適用した
なお更に別の実施例の残り半分を示す回路図である。

【図１５】自動白バランス調整用の信号発生回路の具体
例を示す構成図である。

【図１６】自動白バランス調整用の信号発生回路の他の
具体例を示す構成図である。

【図１７】本発明を自動白バランス調整回路へ適用した
更になお別の実施例の一半分を示す回路図である。

【図１８】本発明を自動白バランス調整回路へ適用した
更になお別の実施例の残り半分を示す回路図である。

【図１９】本発明のなおさらに他の実施例を示すブロッ
ク図である。

【図２０】本発明のさらに別の実施例を示すブロック図
である。

【図２１】本発明のなおさらに別の実施例を示すブロッ
ク図である。

【図２２】本発明の更になお別の実施例を示すブロック
図である。

【符号の説明】

１０１…入力信号源、１０２…基準信号合成部、１０３
…信号制御部、１０４…駆動対象、１０５…時間制御
部、１０６…比較部、１０７…検出部、８０２…記憶
部、１６１…制御信号発生部、１６２…表示装置、１６
３…分離部

Claims

【特許請求の範囲】

【請求項１】入力端子と出力端子と制御端子を持ち、
信号源（１０１）から制御対象（１０４）へ供給すべき
信号を、該信号源から入力端子を介して入力され、制御
端子へ印加される制御信号に応じた制御を施した後、出
力端子を介して制御対象へ向けて出力する信号制御部
（１０３）と、前記制御対象へ供給される信号で、前記信号制御部によ
り制御された後の信号の状態を検出する検出部（１０
７）と、該検出部による検出出力と基準値とを比較して
誤差信号を出力する比較部（１０６）と、該比較部から
の誤差信号を前記信号制御部の制御端子に印加するに先
立ち、その時間的特性の制御を施してから該制御端子に
印加する時間制御部（１０５）と、から成ることを特徴
とする信号制御装置。
【請求項２】請求項１に記載の信号制御装置におい
て、前記制御対象が、表示装置等に代表される駆動対象
であることを特徴とする信号制御装置。
【請求項３】請求項１に記載の信号制御装置におい
て、前記信号源（１０１）から前記信号制御部（１０
３）の入力端子へ入力すべき信号を、該入力端子への入
力に先立って、予め定められた基準信号と加算する等の
演算を施したり、或いは基準信号に切り換えて出力する
などの処理を行ってから該入力端子へ入力する基準信号
合成部（１０２）を設けたことを特徴とする信号制御装
置。
【請求項４】請求項３に記載の信号制御装置におい
て、前記制御対象が、表示装置等に代表される駆動対象
であることを特徴とする信号制御装置。
【請求項５】請求項１に記載の信号制御装置におい
て、前記時間制御部が、比較部からの誤差信号を取り込
むサンプルホールド回路と、該サンプルホールド回路の
入力側に直列に挿入されることにより、制御の安定化に
適した時定数の過渡応答特性を付加する直列抵抗（６１
Ｒ，６１Ｇ，６１Ｂ）と、から成ることを特徴とする信
号制御装置。
【請求項６】請求項１に記載の信号制御装置におい
て、前記時間制御部が記憶回路から成ることを特徴とす
る信号制御装置。
【請求項７】請求項３に記載の信号制御装置におい
て、前記基準信号合成部が、ビデオ信号処理回路におけ
るブライト調整回路（４２）に代表される直流再生回路
から成ることを特徴とする信号制御装置。
【請求項８】請求項７に記載の信号制御装置におい
て、前記直流再生回路を構成する直流電圧保持用コンデ
ンサ（４１０）に、応答特性向上のために直列コンデン
サ（４１２）を付加したことを特徴とする信号制御装
置。
【請求項９】請求項１に記載の信号制御装置におい
て、前記時間制御部が、比較部からの誤差信号をカウン
トするカウンタ（９７Ｒ，９７Ｇ，９７Ｂ）と、該カウ
ンタの出力をディジタル／アナログ変換して出力するデ
ィジタル／アナログ変換回路（９５Ｒ，９５Ｇ，９５
Ｂ）と、から成ることを特徴とする信号制御装置。
【請求項１０】請求項１に記載の信号制御装置におい
て、前記信号源（１０１）からの信号を直接取り込ん
で、前記比較部（１０６）へ、そこで用いる基準値とし
ての比較信号を生成して供給する比較信号生成部（１４
１）を設けたことを特徴とする信号制御装置。
【請求項１１】入力端子と出力端子と制御端子を持
ち、信号源（１０１）から表示装置等で代表される駆動
対象（１６２）へ供給すべき信号を、該信号源から入力
端子を介して入力され、制御端子へ印加される制御信号
に応じた制御を施した後、出力端子を介して駆動対象へ
向けて出力する信号制御部（１０３）と、外部から入力される制御信号を、前記信号制御部の制御
端子へ入力可能なモードの制御信号に変換して該制御端
子へ供給する制御信号発生部（１６１）と、から成るこ
とを特徴とする信号制御装置。
【請求項１２】入力端子と出力端子と制御出力端子を
持ち、信号源（１０１）からの信号を入力端子を介して
取り込んだ後、出力端子から出力すると共に、該信号に
重畳されている制御信号を分離して制御出力端子から出
力する制御信号分離部（１６３）と、入力端子と出力端子と制御入力端子を持ち、前記制御信
号分離部からの出力信号を入力端子を介して入力され、
制御入力端子へ印加される制御信号に応じた制御を施し
た後、出力端子を介して表示装置等に代表される駆動対
象（１６２）へ向けて出力する信号制御部（１０３）
と、前記制御信号分離部の制御出力端子から出力される制御
信号を取り込み、前記信号制御部の制御入力端子へ入力
可能なモードの制御信号に変換して該制御入力端子へ印
加する制御信号発生部（１６１）と、から成ることを特
徴とする信号制御装置。
【請求項１３】請求項１又は３に記載の信号制御装置
において、前記時間制御部と前記信号制御部の制御端子
との間に、切り離し自在に記憶回路（８０２）を接続
し、時間制御部から信号制御部の制御端子へ制御信号を
印加する自動制御時以外のときは、前記記憶回路から読
み出した制御信号を信号制御部の制御端子へ印加して信
号制御を行うことを特徴とする信号制御装置。