JPH0511396U

JPH0511396U - 調光制御装置

Info

Publication number: JPH0511396U
Application number: JP6538591U
Authority: JP
Inventors: 啓夫清水
Original assignee: 株式会社ユーメツク
Priority date: 1991-07-25
Filing date: 1991-07-25
Publication date: 1993-02-12

Abstract

(57)【要約】【目的】調光制御の必要とする負荷のみに調光信号を
伝送し、応答性の向上を図り、又１サイクル終了信号を
端末器に受信させ応答性の均一化を図り、高品質の調光
制御装置を提供する。【構成】送信器１側は概ねＮチャンネル入力フェーダ
ー２と、Ａ／Ｄ変換回路４と、ＣＰＵ５と、出力回路で
構成し、受信側は複数の端末器群Ｔ₁〜Ｔ_Nを備え、各端
末器には受信インターフェースと、ＣＰＵ１３と、受信
番地設定スイッチ１９と、“０”クロス検出回路１５を
有し、該ＣＰＵ１３の出力側には負荷制御回路２０を介
して負荷１４を接続した構成である。そして、Ｎチャン
ネル入力フェーダーの変化のあるチャンネル信号のみ選
択送信すると共に１サイクル終了信号を信号列の最後に
送信する手段を備えた調光制御装置である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はランプ等の各種負荷の調光を制御する装置において、応答性の向上を図るべくした調光制御装置に関する。

【０００２】

【従来の技術】

従来の調光制御装置は送信器と、この送信器の出力側にチャンネル数と同数の端末器を接続しており、また、この端末器内にランプ等の被調光制御される負荷が備えられている。そして、前記送信器からチャンネル数と同数、例えばＮ個の端末器に制御信号を定期的に送信する構成であった。また、前記端末器の負荷を同時に制御する構成であった。

【０００３】

【考案が解決しようとする課題】

而して、従来の技術によれば、Ｎ個の端末器に入る制御信号は図５に示すように例えば８ビット数の端末アドレス信号と、６ビット数の調光信号と、パリティビット信号と２つのストップ信号で構成されており、具体例によれば１ビット幅は０．４１６７（ｍｓｅｃ）である。そこで端末器１個の作動周期は０．４１６７×１８≒７．５（ｍｓｅｃ）、そして、例えば３２チャンネル型調光制御装置の場合における端末器の作動周期は約２４０（ｍｓｅｃ）となる。

【０００４】このように、従来の技術における端末器に備えた負荷の調光制御応答遅れは大幅なものとなり、実用に適しなかった。３２チャンネル型調光制御装置に於いては約２４０（ｍｓｅｃ）の応答遅れとなった。また、Ｎチャンネル型調光制御装置の各負荷を同時に調光制御する場合には、各負荷は上述した遅れ時間、例えば３２チャンネルのときは約０〜２４０（ｍｓｅｃ）の時間帯で不整いの応答性となり、調光品質に問題があった。

【０００５】本考案は上記問題点を解決すべく考案したものであり、Ｎチャンネル入力フェーダーに於いて、調光制御の必要とする負荷のみに調光信号を伝送し、調光制御装置全体として応答性の向上を図り、又１サイクル終了信号を端末器に受信させ、応答性の均一化を実現した新規な調光制御装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案は従来の技術に存在する問題点を解決するために次の構成、手段を採用した。すなわち、Ｎチャンネル入力フェーダーと、該Ｎチャンネル入力フェーダーからの信号をディジタル信号に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路からの信号を演算処理するＣＰＵとでなる送信器側及びこの送信器側からの信号で内蔵した各被調光負荷を制御される複数個の端末器群側でなる調光制御装置において、前記Ｎチャンネル入力フェーダーの変化のあるチャンネル信号のみ選択送信すると共に１サイクル終了信号を信号列の最後に送信する手段とを有したことを特徴とする調光制御装置の構成を提供する。

【０００７】

【実施例】

本考案に係る調光制御装置の好適な実施例につき添付図面を参照しながら説明する。図１において、１は送信器であり、主としてＮチャンネル入力フェーダー２、アナログスイッチ３、Ａ／Ｄ変換回路４、及びＣＰＵ５で構成されている。Ｎチャンネルフェーダー２は端末器及び負荷の個数に応じて、例えば３２チャンネル用に構成され、チャンネル数と同数の電気素子群で成る。前記Ａ／Ｄ変換回路４はアナログスイッチ３の出力側に接続し、アナログスイッチ３からのアナログ信号をディジタル信号に変換し、次のＣＰＵ５にディジタル信号を送信する。

【０００８】このＣＰＵ５は電源回路６、リセット回路７、出力増幅回路８、ＲＡＭ９、及びＲＯＭ１０を接続している。出力増幅回路８の出力側にはトランジスタ回路１１を接続する。前記送信器１の出力側にはチャンネル数と同数すなわち、Ｎチャンネルの端末器を配している。すなわち、ＮＯ．１端末器Ｔ₁からＮＯ．Ｎ端末器Ｔ_Nを備えている。各端末器Ｔ₁〜Ｔ_Nは受信インターフェース１２、ＣＰＵ１３、ランプ等被調光負荷１４及び“０”クロス検出回路１５を備えている。

【０００９】前記受信インターフェース１２は光電気変換素子で構成しその出力信号はＣＰＵ１３に伝達する。ＣＰＵ１３は前記“０”クロス検出回路１５、ＲＡＭ１６、及びＲＯＭ１７から信号を受け、演算作動し、信号増幅回路１８及び受信番地設定スイッチ１９へ出力信号を導出する。この信号増幅回路１８の出力側は負荷制御回路２０を介してランプ等被調光負荷１４に接続する。前記“０”クロス検出回路１５及びランプ等被調光負荷１４の入力側にはＡＣ電源が接続している。前述の構成部品の説明はＮＯ．１端末器Ｔ₁に関するものであるが、ＮＯ．２端末器Ｔ₂からＮＯ．Ｎ端末器Ｔ_Nについても同一の構成部品が備えてあり、その説明を省略する。

【００１０】次に上記した実施例についてその動作を説明する。先ず送信器１側の動作を説明する。Ｎチャンネル入力フェーダー２が作動し、Ｎチャンネル分の入力信号がアナログスイッチ３を介してＡ／Ｄ変換回路４に入力する。そして、該Ａ／Ｄ変換回路４はディジタル信号をＣＰＵ５に伝送する。ＣＰＵ５はこの伝送信号により演算かつ記憶動作を開始する。この動作は図３に示すように、スタートから次のステップの動作である。第１回目のＡ／Ｄ変換回路４の動作により無条件にＮチャンネル分の送信信号を送信器１からＮＯ．１〜ＮＯ．Ｎの各端末器Ｔ₁〜Ｔ_Nに送信する。このとき図２に示すような１サイクルの終了信号も同時に送信し、全端末器Ｔ₁〜Ｔ₂の作動開始する。

【００１１】第２回目以降のＡ／Ｄ変換回路４の動作はアナログ・ディジタル値（Ａ／Ｄ値）の変化のあったＡチャンネルのデータと１サイクル終了信号を送信する。そして、１サイクルについて１つの端末器の制御信号も送信する。これはＮサイクルに於いて、少なくとも１回分は端末器が制御信号を受信することができることを意味する。従来の技術のような、例えば、途中に於いて、端末器が誤動作を行なったり、一時的に電源供給が遮断した場合、列にＮサイクルにつき１回の制御信号を受信できなくなり、Ｎチャンネル入力フェーダー２に変化がない限り、端末器Ｔ₁〜Ｔ_Nの制御信号が得られないので、該端末器Ｔ₁〜Ｔ_Nは動作を停止したままとなる欠点を防止する。

【００１２】而して、本考案装置ではＮチャンネル入力フェーダー２の変化が５チャンネル分であれば、前述したように端末器１個の作動周期は７．５（ｍｓｅｃ）であり、応答性は５×７．５＝３７．５（ｍｓｅｃ）となる。そして、１サイクル終了信号によりＮ個の端末器Ｔ₁〜Ｔ_Nが不整いに動作することがない。

【００１３】次に端末器Ｔ₁〜Ｔ_N側の動作を説明する。ＮＯ．１〜ＮＯ．Ｎ端末器Ｔ₁〜Ｔ_Nの動作は要約すれば図４に示すフローチャートで明らかである。送信器１から送信された信号は受信インターフェース１２で受信し、光から電気信号に変換し、ＣＰＵ１３に出力する。そして、ＮＯ．１〜ＮＯ．Ｎ端末器Ｔ ₁ 〜Ｔ_Nは受信番地設定スイッチ１９より自己アドレスを設定する。この自己アドレスと受信データが一致すれば、“０”クロス検出回路１５が作動し、“０”クロス検出信号を出力する。而してＣＰＵ１３は受信データと“０ ”クロス検出信号とにより、信号増幅回路１８を介して負荷制御回路２０を作動する。該負荷制御回路２０は位相制御信号、すなわちパルス状の負荷調光信号を発生し、ランプ等の負荷１４（被調光負荷）の調光作用を行なう。尚、この負荷調光信号は１サイクル終了信号を受信すると発生する。

【００１４】

【考案の効果】以上説明したように、本考案に係る調光制御装置によれば、次の特有な効果を奏する。（１）Ｎチャンネル入力フェーダーのチャンネル変化が少ない場合、動作の応答性が極めて良好である。（２）各端末器間での応答遅れに不整いが発生しない高品質の調光制御装置を提供できる。（３）チャンネル変化のないチャンネルに相応する端末器にもＮ回につき１回の制御信号を送信するので、１つの端末器のランプ等負荷が点灯、消灯のままの状態にすることがなく、誤作動を排除することができる。

【図面の簡単な説明】

【図１】本考案に係る調光制御装置の好適な実施例を示
す電気回路図である。

【図２】Ｎチャンネル入力フェーダーに変化のあった場
合の端末器用信号列を示す波形図である。

【図３】送信器側の動作を示すフローチャートである。

【図４】端末器側の動作を示すフローチャートである。

【図５】従来の技術に於ける端末器用信号列の詳細波形
図である。

【符号の説明】

１送信器２Ｎチャンネル入力フェーダー３アナログスイッチ４Ａ／Ｄ変換回路５ＣＰＵＴ₁〜Ｔ_N ＮＯ．１〜ＮＯ．Ｎ端末器１２受信インターフェース１３ＣＰＵ１４負荷（被調光負荷）１５ “０”クロス検出回路１９受信番地設定スイッチ２０負荷制御回路

Claims

【実用新案登録請求の範囲】

【請求項１】Ｎチャンネル入力フェーダーと、該Ｎチ
ャンネル入力フェーダーからの信号をディジタル信号に
変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路からの信
号を演算処理するＣＰＵとでなる送信器側及びこの送信
器側からの信号で内蔵した各被調光負荷を制御される複
数個の端末器群側でなる調光制御装置において、前記Ｎチャンネル入力フェーダーの変化のあるチャンネ
ル信号のみ選択送信すると共に１サイクル終了信号を信
号列の最後に送信する手段とを有したことを特徴とする
調光制御装置。