JPH051141Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、減衰量切替装置の改善に関するもの
である。

〔従来の技術〕

電子回路の分野では、例えばDC〜高周波領域
までの信号の振幅を著しい歪みを引き起こさずに
小さくするための減衰量切替装置が必要である。
従来の減衰量切替装置を機能的に大別すると２つ
に分けることができる。

（） 機械的減衰切替 これは固定体抵抗等を“Ｔ”型、又は“π”型
に構成したアツテネータ（attenuator）を複数段
直列に接続し、各アツテネータの選択を機械的手
段（例えばリレー）で行うものである。第４図に
構成例を示す。

この機械的減衰切替は、各アツテネータの切替
選択をリレー等で行つているが、リレー部でのオ
ン抵抗・オフ抵抗は理想状態に近いものが得ら
れ、またこのオン・オフ抵抗値の周波数特性等も
良好である。更にアツテネータの各抵抗は、固定
体抵抗等で構成するので、通過する信号レベルや
周波数、及び温度等に対して安定な抵抗特性を持
ち、かつ精度の高い抵抗値を得ることができる。
従つて機械的減衰切替は、減衰量に関して周波数
特性やリニアリテイー特性等が優れている長所が
ある。

（） 半導体減衰切替 これは各アツテネータの選択・切替をダイオー
ドやFET等の半導体を利用したスイツチ手段で
行うものである。また、各アツテネータを構成す
る抵抗体そのものをFET等の半導体で構成する
場合もある。この構成例を第５図に示す。第５図
はFETQ₁〜Q₃へ加えるゲート電圧V_G1〜V_G3によ
り、FETのドレイン−ソース間抵抗を制御して
いる。

この半導体減衰切替は、切替手段が半導体であ
るため高速に切替ができる。従つてスムーズにア
ツテネータを切替えることができる。

〔考案が解決しようとする問題点〕 しかし以上の手段はそれぞれ問題点を有してい
る。

機械的減衰切替は、直列に複数段接続された各
アツテネータの接続切替をリレー等の機械的手段
によつているため、切替の過渡期において信号が
切れたり、大信号が発生したりする問題がある。
説明を加えると、直列に接続された各アツテネー
タの減衰量を切替える際、各リレーの応答動作に
バラツキがあるため、切替過渡期においては各リ
レー相互のオン・オフ関係が、目的とするオン・
オフ関係と異なる状態が出現する。従つてこのよ
うな場合に信号が切れたり大信号が発生するので
ある。

一方、半導体減衰切替は、高速に切替えが行わ
れるので機械的減衰切替と同様に信号が切れたり
大信号が発生しても極めて瞬時であるためこの点
の問題は少ない。しかし、各アツテネータの切替
手段（第３図のリレーに相当）に半導体を用いて
いるので、オン・オフ抵抗が周波数特性を持ち、
通過する信号レベルによつても抵抗値が変化す
る。また第５図のように抵抗体そのものをFET
等で構成した場合は、減衰量そのものも変化す
る。従つて、半導体減衰切替は周波数特性や直線
性が悪い問題がある。

本考案の目的は、周波数特性や直線性を犠牲に
することなく切替え時において信号が切れたり大
信号が出ることのない減衰量切替装置を提供する
ことである。

〔問題点を解決するための手段〕

本考案は、上記問題点を解決するために 機械的減衰切替を用いた主アツテネータと、 入力部が主アツテネータの入力部と共通であり
主アツテネータと等しい減衰量に設定できる副ア
ツテネータと、 この副アツテネータの出力信号を導入する利得
１のバツフアアンプと、 このバツフアアンプの出力端子と、主アツテネ
ータの出力端子間に設けられるスイツチswと、 主アツテネータで現在設定している減衰量、又
は主アツテネータでこれから設定しようとしてい
る減衰量と同じ値に副アツテネータを制御した
後、スイツチswをオンとし、このスイツチがオ
ンの期間に主アツテネータの減衰量切替動作を行
わしめる制御回路と、 を設けるようにしたものである。

〔作用〕

本考案では、主アツテネータが切替動作をする
際は、主アツテネータの減衰量と同じ減衰量に設
定された副アツテネータが低出力インピーダンス
のバツフアアンプを介して主アツテネータと並列
に接続されている。従つて、主アツテネータの切
替動作により信号が切れたり大信号が発生して
も、これらは副アツテネータ側のバツフアアンプ
に吸収される。

〔実施例〕

以下、図面を用いて本考案を詳しく説明する。

第１図は本考案に係る減衰量切替装置の一実施
例を示した図、第２図と第６図は主アツテネータ
と副アツテネータとスイツチの動作時期を示す
図、第３図はアツテネータをブロツクとして示し
た図、第４図は機械的減衰切替を用いたアツテネ
ータの具体例を示す図、第５図は半導体減衰切替
を用いたアツテネータの構成例を示す図である。

第１図において、U₁は信号源アンプであり、
減衰対象の信号を出力するものである。この信号
源アンプU₁の出力は抵抗R₁を介して主アツテネ
ータ１へ加えられる。

主アツテネータ１は機械的減衰切替を用いた回
路であり、その機能を大まかに示せば第３図の如
くである。即ち、リレー１０と１１を接点ａ側に
接続すれば、減衰量0dBであり、接点ｂ側に接続
すればアツテネータ１２で選ばれた減衰量とな
る。このアツテネータ１２の減衰量は第１図に示
す制御回路３により制御される。第３図を更に具
体的に示したのが第４図である。

第４図のアツテネータ回路は、固定体抵抗を
“Ｔ”型あるいは“π”型とし、２つのリレー
（例えば２１と２２）で“Ｔ”又は“π”型の抵
抗回路と短絡回路（接点ａ−ａ）を選択できるよ
うに構成している。そして例えば第４図のよう
に、抵抗回路による各アツテネータの減衰量を
（−1dB），（−2dB），（−4dB），…と重み付けを
し、各リレー２１〜４２，…を制御回路３で制御
することにより、任意の減衰量を主アツテネータ
１で得ることができる。もちろん各単位のアツテ
ネータを構成する２つのリレー（２１と２２，３
１と３２，４１と４２）の接点は連動している。
即ち、接点が（ａ−ａ）であるか、（ｂ−ｂ）に
連動する。第４図において、図示していない部分
のリレーが総べて接点ａ側に接続されているとす
れば、（−6dB）の減衰量が選ばれたことになる。

なお、各単位のアツテネータにおける減衰量の
値は上述の値に限定するわけではない。

信号源アンプU₁の出力は抵抗R₂を介して副ア
ツテネータ２にも加えられる。副アツテネータ２
は主アツテネータ１と“等しい”減衰量に設定で
きる。ここで言う“等しい”とは、完全に等しい
ことを意味せず、概略等しければよい。また副ア
ツテネータ２の構成は、機械的減衰であると半導
体減衰であるとを問わない。ただし主アツテネー
タ１程、優れた特性である必要はない（優れてい
てもよい）。副アツテネータ２は、主アツテネー
タ１の切替動作の過渡期において生ずる上記問題
となる現象を補償するためだからである。

副アツテネータ２の出力は、抵抗R₃を介して
回路アースに接続されるとともに利得１のバツフ
アアンプU₂へ導入される。バツフアアンプU₂の
出力インピーダンスZ₀は低い値であり、負荷R_L
や信号源アンプU₁の出力インピーダンスR₁や主
アツテネータ１のインピーダンスに対してZ₀は充
分小さい。バツフアアンプU₂の出力端子と主ア
ツテネータ１の出力端子の間にはスイツチswが
接続される。

主アツテネータ１と副アツテネータ２の減衰量
と、スイツチswは、制御回路３によりコントロ
ールされる。

以上のように構成された第１図の動作を第２図
を参照しながら説明する。

通常状態では、スイツチswをオフとし、主ア
ツテネータ１と副アツテネータ２の減衰量を等し
く設定している（第２図１〜３参照）。

ここで主アツテネータ１の減衰量をＭからＮへ
切替える動作を想定する。この場合、主アツテネ
ータ１の切替に先立ち、副アツテネータ２の減衰
量をＮに切替える（第２図１参照）。この際（副
アツテネータ２が切替わる際）、副アツテネータ
２が機械的減衰を利用したものであれば、バツフ
アアンプU₂から異常信号（例えば大信号や０レ
ベルの信号）が出力される可能性がある。しか
し、第１図では、この際、スイツチswがオフで
あるため（第２図２参照）、この好ましくない信
号は負荷R_Lには加わらない。

副アツテネータ２の切替え動作が完了してから
スイツチswがオンとなる（第２図２）。従つて、
バツフアアンプU₂から副アツテネータ２の減衰
量Ｎがスイツチswを介して出力され、出力減衰
量がＭ→Ｎに変化する（第２図４参照）。そして、
このスイツチswがオンである期間内に、主アツ
テネータ１の切替え動作を行う。この切替え時
は、バツフアアンプU₂から低インピーダンスで
減衰量Ｎがスイツチswを介して負荷R_Lに供給さ
れているため（バツフアアンプU₂によつて減衰
量Ｎに相当する振幅の信号が負荷R_Lに維持され
ているため）、主アツテネータ１に過渡的な異常
レベル信号が発生しても、バツフアアンプU₂で
吸収してしまう。

なお、スイツチswがオンである期間は極めて
短期間であるので、このオンの期間、副アツテネ
ータ２から仮に精度の劣る（主アツテネータ１の
精度に比較して）減衰量が負荷R_Lに加えられる
としても、その影響は無視できる。

主アツテネータ１の切替えが完了するとスイツ
チswはオフとなる。副アツテネータ２は主アツ
テネータ１と同じ減衰量に設定されたままであ
る。

なお、第２図では主アツテネータで設定しよう
としている減衰量Ｎと同じ値Ｎに予め副アツテネ
ータ２を切替えておく例で説明した。本考案はこ
の切替時期の関係に限定せず、逆の関係でもよ
い。これを第６図に示す。第６図では、主アツテ
ネータ１で現在設定している減衰量Ｍと同じ値Ｍ
に副アツテネータの減衰量を保つた状態で、スイ
ツチswをオンとし、この期間に主アツテネータ
１を減衰量Ｎに切替え、その後、副アツテネータ
２の減衰量をＮにする動作である。なお、この場
合はスイツチswがオフとなつて時点で出力減衰
量がＭ→Ｎへ変化する。

なお、負荷R_Lが例えば50Ωであり、抵抗R₁が
50Ω、主アツテネータ１が50Ω系で構成されてい
ると仮定した場合、抵抗R₂とR₃を500Ω、副アツ
テネータ２を500Ω系で構成すれば、副アツテネ
ータ２を付加したことによる信号源U₁から見た
負荷は10％増加だけで済む。

また、アツテネータを構成する抵抗回路は、第
４図に示す構成に限るものではない。

〔本考案の効果〕 本考案によれば次の効果が得られる。

通常状態では、信号源U₁からの信号は主ア
ツテネータ１を通過する。主アツテネータ１は
機械的減衰切替を利用しているため周波数特性
及びリニアリテイが優れている。

主アツテネータ１を切替えた時に発生する異
常信号は、副アツテネータ２とバツフアアンプ
U₂で吸収され、負荷R_Lに加わらない。

【図面の簡単な説明】

第１図は本考案に係る減衰量切替装置の一実施
例を示した図、第２図と第６図は主アツテネータ
と副アツテネータとスイツチの動作時期を示す
図、第３図はアツテネータをブロツクとして示し
た図、、第４図は機械的減衰切替を用いたアツテ
ネータの具体例を示す図、第５図は半導体減衰切
替を用いたアツテネータの構成例を示す図であ
る。 １……主アツテネータ、２……副アツテネー
タ、３……制御回路、U₂……バツフアアンプ、
sw……スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 機械的減衰切替を用いた主アツテネータと、 入力部が主アツテネータの入力部と共通であり
   主アツテネータと等しい減衰量に設定できる副ア
   ツテネータと、 この副アツテネータの出力信号を導入する利得
   １のバツフアアンプと、 このバツフアアンプの出力端子と、主アツテネ
   ータの出力端子間に設けられるスイツチswと、 主アツテネータで現在設定している減衰量、又
   は主アツテネータでこれから設定しようとしてい
   る減衰量と同じ値に副アツテネータを制御した
   後、スイツチswをオンとし、このスイツチがオ
   ンの期間に主アツテネータの減衰量切替動作を行
   わしめる制御回路と、 を備えたことを特徴とする減衰量切替装置。