JPH05114587A - コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法 - Google Patents
コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法Info
- Publication number
- JPH05114587A JPH05114587A JP4068611A JP6861192A JPH05114587A JP H05114587 A JPH05114587 A JP H05114587A JP 4068611 A JP4068611 A JP 4068611A JP 6861192 A JP6861192 A JP 6861192A JP H05114587 A JPH05114587 A JP H05114587A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- etch stop
- integrated circuit
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
- H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 集積回路内の導電性要素をコンタクトするた
めのアルミニウムメタリゼーションの製造方法及びその
場合に製造される集積回路を提供する。 【構成】 第一実施例によれば、第一アルミニウム合金
層１８がコンタクト内に形成され、バリア層１６がその
下側に形成される。エッチストップ層２０がその上に形
成され、その上に、より厚い第二のアルミニウム合金層
２２を形成する。これはエッチストップ層に到達するま
でエッチングされ、メタルラインを画定するマスク２４
が、コンタクト開口の寸法内側にエッジを有することが
可能である。露出したエッチストップ層２０を除去した
後に、計時的エッチングにより、コンタクトの底部を露
出することなしに、合金層１８を除去する。従って開口
の周りに包囲体を設ける必要性なしに、メタルラインを
安全に形成することが可能である。
めのアルミニウムメタリゼーションの製造方法及びその
場合に製造される集積回路を提供する。 【構成】 第一実施例によれば、第一アルミニウム合金
層１８がコンタクト内に形成され、バリア層１６がその
下側に形成される。エッチストップ層２０がその上に形
成され、その上に、より厚い第二のアルミニウム合金層
２２を形成する。これはエッチストップ層に到達するま
でエッチングされ、メタルラインを画定するマスク２４
が、コンタクト開口の寸法内側にエッジを有することが
可能である。露出したエッチストップ層２０を除去した
後に、計時的エッチングにより、コンタクトの底部を露
出することなしに、合金層１８を除去する。従って開口
の周りに包囲体を設ける必要性なしに、メタルラインを
安全に形成することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の技術分野に
関するものであって、更に詳細には、集積回路における
メタリゼーション及び相互接続システムに関するもので
ある。
関するものであって、更に詳細には、集積回路における
メタリゼーション及び相互接続システムに関するもので
ある。
【０００２】
【従来の技術】最近の集積回路においては、上側のレベ
ルの導電性相互接続システムに対して選択する物質は、
ドープしたアルミニウム及びアルミニウム合金を包含す
るアルミニウムであった。アルミニウムは、その導電度
が高く且つコストが低いので、集積回路メタリゼーショ
ン用の物質として魅力のあるものである。アルミニウム
メタリゼーションを形成するために必要とされる処理も
比較的簡単である。なぜならば、それは、容易に蒸発さ
せ且つウエハ上にスパッタさせることが可能だからであ
る。アルミニウムは、更に、例えばシリコンなどのよう
なＰ型及びＮ型の両方のドープした半導体物質に対して
良好なオーミックコンタクト（接触）を形成することが
可能である。更に、アルミニウムは、例えば活性領域内
に拡散してデバイスの性能を劣化させることのある銅又
は金などのようなその他の物質と異なって、バイポーラ
及び金属−酸化物−半導体（ＭＯＳ）デバイス即ち装置
を形成するために使用する場合などのような従来の半導
体プロセスと極めて適合性を有するものである。
ルの導電性相互接続システムに対して選択する物質は、
ドープしたアルミニウム及びアルミニウム合金を包含す
るアルミニウムであった。アルミニウムは、その導電度
が高く且つコストが低いので、集積回路メタリゼーショ
ン用の物質として魅力のあるものである。アルミニウム
メタリゼーションを形成するために必要とされる処理も
比較的簡単である。なぜならば、それは、容易に蒸発さ
せ且つウエハ上にスパッタさせることが可能だからであ
る。アルミニウムは、更に、例えばシリコンなどのよう
なＰ型及びＮ型の両方のドープした半導体物質に対して
良好なオーミックコンタクト（接触）を形成することが
可能である。更に、アルミニウムは、例えば活性領域内
に拡散してデバイスの性能を劣化させることのある銅又
は金などのようなその他の物質と異なって、バイポーラ
及び金属−酸化物−半導体（ＭＯＳ）デバイス即ち装置
を形成するために使用する場合などのような従来の半導
体プロセスと極めて適合性を有するものである。
【０００３】しかしながら、特に、幾何学的形状がサブ
ミクロン即ちミクロン以下の領域に入ると、アルミニウ
ムをベースとしたメタリゼーションシステムにもある種
の欠点が存在している。公知のアルミニウムに対する限
界はそのステップカバレッジ即ち段差被覆が劣っている
ことであり、特に例えば二酸化シリコンなどのような絶
縁層を介してのコンタクト開口の垂直な即ちレトログレ
ードの側壁の場合にそうであり、且つ急峻なコンタクト
壁のシャドー効果のためにスパッタしたアルミニウムの
場合に特にそのことがいえる。更に、アルミニウム膜内
の機械的応力がその中にボイド即ち空洞を発生する場合
がある。応力により誘起されたボイド及び十分な寸法を
有するステップカバレッジ欠陥は、各々、メタルライン
即ち金属線又はコンタクト内に断線を発生させる場合が
ある。更に、アルミニウムメタリゼーションはエレクト
ロマイグレーションが発生する場合があり、且つエレク
トロマイグレーションの発生率は膜を介しての電流密度
と共に増加するので、この様なボイド又は不良な段差部
に起因するアルミニウムラインの括れ部即ち幅狭部がそ
こにおいて電流密度を局所的に増加させる。その結果、
膜の幅狭となった位置においてエレクトロマイグレーシ
ョンの発生率が増加し、エレクトロマイグレーション欠
陥率を著しく増加させる。
ミクロン即ちミクロン以下の領域に入ると、アルミニウ
ムをベースとしたメタリゼーションシステムにもある種
の欠点が存在している。公知のアルミニウムに対する限
界はそのステップカバレッジ即ち段差被覆が劣っている
ことであり、特に例えば二酸化シリコンなどのような絶
縁層を介してのコンタクト開口の垂直な即ちレトログレ
ードの側壁の場合にそうであり、且つ急峻なコンタクト
壁のシャドー効果のためにスパッタしたアルミニウムの
場合に特にそのことがいえる。更に、アルミニウム膜内
の機械的応力がその中にボイド即ち空洞を発生する場合
がある。応力により誘起されたボイド及び十分な寸法を
有するステップカバレッジ欠陥は、各々、メタルライン
即ち金属線又はコンタクト内に断線を発生させる場合が
ある。更に、アルミニウムメタリゼーションはエレクト
ロマイグレーションが発生する場合があり、且つエレク
トロマイグレーションの発生率は膜を介しての電流密度
と共に増加するので、この様なボイド又は不良な段差部
に起因するアルミニウムラインの括れ部即ち幅狭部がそ
こにおいて電流密度を局所的に増加させる。その結果、
膜の幅狭となった位置においてエレクトロマイグレーシ
ョンの発生率が増加し、エレクトロマイグレーション欠
陥率を著しく増加させる。
【０００４】アルミニウムメタリゼーションシステムの
これらの欠陥に対処するための従来の技術は、絶縁層内
のコンタクト開口を充填するために例えばタングステン
プラグなどのような耐火性金属プラグを使用することを
包含している。この技術の一つの例によれば（尚、当該
技術分野においては多数の特定な方法が公知である）、
絶縁層を介してコンタクトの開口の後に、コンタクト開
口を適合的に充填するような態様でウエハ上にＣＶＤに
よりタングステン層を付着形成し、且つその後にエッチ
バックして該タングステンがコンタクト開口に残存した
状態で、該絶縁層の表面を露出させる。一方、コンタク
ト開口を充填するために選択的タングステン付着形成が
使用されている（即ち、タングステンを二酸化シリコン
上ではなくシリコン上に付着形成させるものである）。
何れの場合においても、爾後的に付着形成したアルミニ
ウム層は容易に該タングステンプラグと接触を形成する
ことが可能である。
これらの欠陥に対処するための従来の技術は、絶縁層内
のコンタクト開口を充填するために例えばタングステン
プラグなどのような耐火性金属プラグを使用することを
包含している。この技術の一つの例によれば（尚、当該
技術分野においては多数の特定な方法が公知である）、
絶縁層を介してコンタクトの開口の後に、コンタクト開
口を適合的に充填するような態様でウエハ上にＣＶＤに
よりタングステン層を付着形成し、且つその後にエッチ
バックして該タングステンがコンタクト開口に残存した
状態で、該絶縁層の表面を露出させる。一方、コンタク
ト開口を充填するために選択的タングステン付着形成が
使用されている（即ち、タングステンを二酸化シリコン
上ではなくシリコン上に付着形成させるものである）。
何れの場合においても、爾後的に付着形成したアルミニ
ウム層は容易に該タングステンプラグと接触を形成する
ことが可能である。
【０００５】このタングステンプラグ技術は多数の利点
を有しており、例えば全てのコンタクトにおける良好な
ステップカバレッジが得られ、平坦化プロセスとの適合
性があり、且つ上側に存在するアルミニウムラインのエ
ッチングにおける不整合に対する許容性（なぜならば、
アルミニウムはタングステンと相対的に選択的にエッチ
ングすることが可能であるから）などを有しているが、
タングステンプラグプロセスは半導体の製造の流れに複
雑性を付加することとなる。更に、付着形成したタング
ステンは密着性が必ずしも良好なものではなく且つコン
タクト抵抗が高く、従ってタングステンを付着形成する
前にバリア膜を付加的にスパッタ形成することが必要で
あり、従ってそれに関連してプロセスに付加的な複雑性
が加えられることとなる。
を有しており、例えば全てのコンタクトにおける良好な
ステップカバレッジが得られ、平坦化プロセスとの適合
性があり、且つ上側に存在するアルミニウムラインのエ
ッチングにおける不整合に対する許容性（なぜならば、
アルミニウムはタングステンと相対的に選択的にエッチ
ングすることが可能であるから）などを有しているが、
タングステンプラグプロセスは半導体の製造の流れに複
雑性を付加することとなる。更に、付着形成したタング
ステンは密着性が必ずしも良好なものではなく且つコン
タクト抵抗が高く、従ってタングステンを付着形成する
前にバリア膜を付加的にスパッタ形成することが必要で
あり、従ってそれに関連してプロセスに付加的な複雑性
が加えられることとなる。
【０００６】本願出願人に譲渡されている１９９０年１
１月３０日付で出願した米国特許出願第６２１，３６７
号は、従来のアルミニウム膜及びタングステンプラグプ
ロセスの両方の欠点を解消するアルミニウムプラグプロ
セスを記載している。このプロセスは、更に、Ｃｈｅｎ
ｅｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術
用の平坦化アルミニウムメタリゼーション（Ｐｌａｎａ
ｒｉｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔ
ｉｏｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅ
ｃｈｎｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ
・テクニカル・ペーパーズ、ペーパー３．４．１（ＩＥ
ＥＥ，１９９０年１２月）、５１−５４頁の文献にも記
載されている。このプロセスによれば、スパッタされた
アルミニウムがコンタクト開口の表面に沿って底部へ移
動するような態様で、ウエハを高温度に維持したまま十
分に低い速度でアルミニウムをスパッタする。同一の速
度又は増加させた速度の何れかで継続的にスパッタを行
なうと、コンタクト開口が完全に充填され、実効的に、
その中にアルミニウムプラグを形成する。
１月３０日付で出願した米国特許出願第６２１，３６７
号は、従来のアルミニウム膜及びタングステンプラグプ
ロセスの両方の欠点を解消するアルミニウムプラグプロ
セスを記載している。このプロセスは、更に、Ｃｈｅｎ
ｅｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術
用の平坦化アルミニウムメタリゼーション（Ｐｌａｎａ
ｒｉｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔ
ｉｏｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅ
ｃｈｎｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ
・テクニカル・ペーパーズ、ペーパー３．４．１（ＩＥ
ＥＥ，１９９０年１２月）、５１−５４頁の文献にも記
載されている。このプロセスによれば、スパッタされた
アルミニウムがコンタクト開口の表面に沿って底部へ移
動するような態様で、ウエハを高温度に維持したまま十
分に低い速度でアルミニウムをスパッタする。同一の速
度又は増加させた速度の何れかで継続的にスパッタを行
なうと、コンタクト開口が完全に充填され、実効的に、
その中にアルミニウムプラグを形成する。
【０００７】このプロセスは、完全なステップカバレッ
ジでサブミクロンのメタリゼーションを形成する場合に
顕著な結果をもたらしている。しかしながら、上側に存
在するメタリゼーションラインをパターン形成し且つエ
ッチングする場合に、上側に存在するラインのエッジが
コンタクト開口内に存在することがないようにかなりの
注意が払われることが望まれる。もしもメタルラインの
エッジがコンタクトの上側に位置する場合には、メタル
ラインとプラグの両方がメタルエッチプロセスにより下
側に存在する層に到達するまでエッチングされ、その場
所において接合リーク及びその他の劣化を発生させる。
その結果、本発明の前においては、メタルラインの好適
なレイアウトは、最悪の場合の不整合を補償するために
十分な距離コンタクト位置において幅広とすることを包
含していた（「包囲体」と呼称されている）。このコン
タクト位置におけるメタルラインの幅広化は下側に存在
するコンタクトされた層内へプラグを介してエッチング
する問題を除去しているが、集積回路のレイアウトはこ
の包囲体に対して十分な空間を有するものでなければな
らない。特に、例えばメモリなどのような規則的にレイ
アウトされる回路においては、チップ寸法がかなり増大
する場合がある。
ジでサブミクロンのメタリゼーションを形成する場合に
顕著な結果をもたらしている。しかしながら、上側に存
在するメタリゼーションラインをパターン形成し且つエ
ッチングする場合に、上側に存在するラインのエッジが
コンタクト開口内に存在することがないようにかなりの
注意が払われることが望まれる。もしもメタルラインの
エッジがコンタクトの上側に位置する場合には、メタル
ラインとプラグの両方がメタルエッチプロセスにより下
側に存在する層に到達するまでエッチングされ、その場
所において接合リーク及びその他の劣化を発生させる。
その結果、本発明の前においては、メタルラインの好適
なレイアウトは、最悪の場合の不整合を補償するために
十分な距離コンタクト位置において幅広とすることを包
含していた（「包囲体」と呼称されている）。このコン
タクト位置におけるメタルラインの幅広化は下側に存在
するコンタクトされた層内へプラグを介してエッチング
する問題を除去しているが、集積回路のレイアウトはこ
の包囲体に対して十分な空間を有するものでなければな
らない。特に、例えばメモリなどのような規則的にレイ
アウトされる回路においては、チップ寸法がかなり増大
する場合がある。
【０００８】更に別の従来の技術としては、コンタクト
開口を介してコンタクトを行なうメタルラインが不整合
に対する許容性を与えるために幅広とすることの必要性
がないようにコンタクト開口を幅狭とするために絶縁性
側壁フィラメントを使用することが知られている。この
様な技術は、例えば、米国特許第４，６５６，７３２号
に記載されている。しかしながら、該特許に記載される
如く、絶縁性側壁はコンタクトの直列抵抗を増加させ
る。なぜならば、オーミックコンタクトの断面積が上述
した米国特許第４，６５６，７３２号のものでは減少さ
れているからである（尚、コラム５，６４行乃至コラム
６，２６行参照）。この様な直列抵抗の増加はコンタク
ト開口が一層小さくなる場合、特にサブミクロンの寸法
になる場合にはますます懸念事項となる。
開口を介してコンタクトを行なうメタルラインが不整合
に対する許容性を与えるために幅広とすることの必要性
がないようにコンタクト開口を幅狭とするために絶縁性
側壁フィラメントを使用することが知られている。この
様な技術は、例えば、米国特許第４，６５６，７３２号
に記載されている。しかしながら、該特許に記載される
如く、絶縁性側壁はコンタクトの直列抵抗を増加させ
る。なぜならば、オーミックコンタクトの断面積が上述
した米国特許第４，６５６，７３２号のものでは減少さ
れているからである（尚、コラム５，６４行乃至コラム
６，２６行参照）。この様な直列抵抗の増加はコンタク
ト開口が一層小さくなる場合、特にサブミクロンの寸法
になる場合にはますます懸念事項となる。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
とするところは、コンタクト位置の周りの包囲体に対す
る必要性を取除いた集積回路メタリゼーションシステム
の製造方法を提供することである。本発明の別の目的と
するところは、メタルラインのものと同一のメタリゼー
ションでコンタクト開口を充填することを可能とする同
様な方法を提供することである。本発明の更に別の目的
とするところは、コンタクト開口をアルミニウムで充填
することを可能とする同様な方法を提供することであ
る。本発明の更に別の目的とするところは、コンタクト
面積を減少させることなく従ってコンタクト抵抗を増加
させることのない同様な方法を提供することである。更
に、本発明の別の目的とするところは、改良したメタリ
ゼーションを有する集積回路を提供することである。
とするところは、コンタクト位置の周りの包囲体に対す
る必要性を取除いた集積回路メタリゼーションシステム
の製造方法を提供することである。本発明の別の目的と
するところは、メタルラインのものと同一のメタリゼー
ションでコンタクト開口を充填することを可能とする同
様な方法を提供することである。本発明の更に別の目的
とするところは、コンタクト開口をアルミニウムで充填
することを可能とする同様な方法を提供することであ
る。本発明の更に別の目的とするところは、コンタクト
面積を減少させることなく従ってコンタクト抵抗を増加
させることのない同様な方法を提供することである。更
に、本発明の別の目的とするところは、改良したメタリ
ゼーションを有する集積回路を提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、改良し
た集積回路製造方法及び集積回路が提供され、その際
に、コンタクト開口上方に延在し且つメタリゼーション
システム内に薄いエッチストップ層を設けることを特徴
とする。エッチストップに到達するまでメタリゼーショ
ンのエッチングを実施することが可能である。本発明の
第一実施例によれば、エッチストップ層はメタリゼーシ
ョン層内にあり、且つウエハの表面上を延在しており、
エッチストップに到達すると、残存するメタリゼーショ
ンの短い計時的なエッチングがマスクした位置の外側の
金属を除去する。本発明の別の実施例によれば、コンタ
クト開口内に導電性スペーサを設け、且つエッチストッ
プ層がそのスペーサの上側に位置している。除去するた
めにメタリゼーションのエッチングを行なうことが可能
であり、該スペーサは不整合に対する許容度を与えてい
る。何れの場合においても、アルミニウムは、上側に存
在するメタリゼーションとしてのみならず、コンタクト
開口内においても使用することが可能である。
た集積回路製造方法及び集積回路が提供され、その際
に、コンタクト開口上方に延在し且つメタリゼーション
システム内に薄いエッチストップ層を設けることを特徴
とする。エッチストップに到達するまでメタリゼーショ
ンのエッチングを実施することが可能である。本発明の
第一実施例によれば、エッチストップ層はメタリゼーシ
ョン層内にあり、且つウエハの表面上を延在しており、
エッチストップに到達すると、残存するメタリゼーショ
ンの短い計時的なエッチングがマスクした位置の外側の
金属を除去する。本発明の別の実施例によれば、コンタ
クト開口内に導電性スペーサを設け、且つエッチストッ
プ層がそのスペーサの上側に位置している。除去するた
めにメタリゼーションのエッチングを行なうことが可能
であり、該スペーサは不整合に対する許容度を与えてい
る。何れの場合においても、アルミニウムは、上側に存
在するメタリゼーションとしてのみならず、コンタクト
開口内においても使用することが可能である。
【００１１】
【実施例】最初に、図１を参照すると、従来技術に基づ
いて製造した集積回路の一部が断面で示されており、そ
れは本発明が対処すべき問題を示すためのものである。
図１の構成においては、基板２の表面に配設されている
絶縁層４内の開口９を介して、Ｐ型基板２の表面にある
Ｎ型領域３へのコンタクトを形成すべき場合である。当
業者にとって明らかな如く、この様なコンタクトは、し
ばしば、Ｎ型領域の表面内にドープされたＰ型領域に対
して、ポリシリコン及び金属の上側に位置する層に対し
て、且つ当該技術分野における公知のその他の構成体に
対して形成されるものであり、従って、本明細書におい
て記載するコンタクトは、従来技術及び本発明の好適実
施例の両方に関連して、この様な全てのコンタクトに対
して適用可能なものであることを理解すべきである。
いて製造した集積回路の一部が断面で示されており、そ
れは本発明が対処すべき問題を示すためのものである。
図１の構成においては、基板２の表面に配設されている
絶縁層４内の開口９を介して、Ｐ型基板２の表面にある
Ｎ型領域３へのコンタクトを形成すべき場合である。当
業者にとって明らかな如く、この様なコンタクトは、し
ばしば、Ｎ型領域の表面内にドープされたＰ型領域に対
して、ポリシリコン及び金属の上側に位置する層に対し
て、且つ当該技術分野における公知のその他の構成体に
対して形成されるものであり、従って、本明細書におい
て記載するコンタクトは、従来技術及び本発明の好適実
施例の両方に関連して、この様な全てのコンタクトに対
して適用可能なものであることを理解すべきである。
【００１２】図１の従来の構成体におけるメタル（金
属）６は従来アルミニウムであり、それは、銅又はシリ
コンでドープされているか、又は銅又はシリコンとの合
金とすることが可能である。従って、メタル６は、通
常、絶縁層４を介してコンタクト開口９を形成した後
に、図１の構成を包含するウエハ上にスパッタ形成され
る。アルミニウムのスパッタリングは、従来のプロセス
に従って実施することが可能であり、又は、本願出願人
に譲渡されている１９９０年１１月３０日付で出願した
米国特許出願第６２１，３６７号及びＣｈｅｎ ｅｔａ
ｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の平坦化
アルミニウムメタリゼーション（Ｐｌａｎａｒｉｚｅｄ
Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆ
ｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅｃｈｎｏｌ
ｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テクニカ
ル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，１９
９０年１２月）、５１−５４頁のそれぞれの文献に記載
されている方法に従って実施することも可能である。次
いで、ホトリソグラフィパターニングを実施して、コン
タクト９の上方を包含してメタル６が残存すべき位置を
画定し、且つ次いで、マスク用物質によって保護されて
いる場所を除いて、メタル６をエッチングする。図１に
示した例においては、メタル６のホトリソグラフィパタ
ーニングがコンタクト開口９の形成に対して不整合であ
る。この様な不整合は集積回路の製造において予測され
ないことではなく、特に極めて小型のサブミクロンの幾
何学的形状を有する場合にはそうである。しかしなが
ら、図１は、この不整合が十分に大きくて所望のメタル
ライン６のエッジ即ち端部がコンタクト開口９の境界内
にないようなものである場合には、該メタルのエッチン
グ（従来のエッチャントによればアルミニウムは非常に
高速でエッチングされるので）が、コンタクト開口９の
上方及びその中の両方からメタルライン６の厚さ全体に
亘って除去し、コンタクト開口９の底部におけるＮ型領
域３の位置８を露出させる。多数のアルミニウムエッチ
ャントがシリコンと相対的にアルミニウムを選択的にエ
ッチングするものであるが、図１に示したエッチング
は、その選択性が十分に高いものでない場合には、シリ
コンのピッティング即ちくぼみを発生させる場合があ
る。過剰なピッティングは、Ｎ型領域３とＰ型基板２と
の間に接合リークを発生させる場合があり、且つこの様
な不整合の結果として当該技術分野において公知なその
他の欠陥が発生される。
属）６は従来アルミニウムであり、それは、銅又はシリ
コンでドープされているか、又は銅又はシリコンとの合
金とすることが可能である。従って、メタル６は、通
常、絶縁層４を介してコンタクト開口９を形成した後
に、図１の構成を包含するウエハ上にスパッタ形成され
る。アルミニウムのスパッタリングは、従来のプロセス
に従って実施することが可能であり、又は、本願出願人
に譲渡されている１９９０年１１月３０日付で出願した
米国特許出願第６２１，３６７号及びＣｈｅｎ ｅｔａ
ｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の平坦化
アルミニウムメタリゼーション（Ｐｌａｎａｒｉｚｅｄ
Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆ
ｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅｃｈｎｏｌ
ｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テクニカ
ル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，１９
９０年１２月）、５１−５４頁のそれぞれの文献に記載
されている方法に従って実施することも可能である。次
いで、ホトリソグラフィパターニングを実施して、コン
タクト９の上方を包含してメタル６が残存すべき位置を
画定し、且つ次いで、マスク用物質によって保護されて
いる場所を除いて、メタル６をエッチングする。図１に
示した例においては、メタル６のホトリソグラフィパタ
ーニングがコンタクト開口９の形成に対して不整合であ
る。この様な不整合は集積回路の製造において予測され
ないことではなく、特に極めて小型のサブミクロンの幾
何学的形状を有する場合にはそうである。しかしなが
ら、図１は、この不整合が十分に大きくて所望のメタル
ライン６のエッジ即ち端部がコンタクト開口９の境界内
にないようなものである場合には、該メタルのエッチン
グ（従来のエッチャントによればアルミニウムは非常に
高速でエッチングされるので）が、コンタクト開口９の
上方及びその中の両方からメタルライン６の厚さ全体に
亘って除去し、コンタクト開口９の底部におけるＮ型領
域３の位置８を露出させる。多数のアルミニウムエッチ
ャントがシリコンと相対的にアルミニウムを選択的にエ
ッチングするものであるが、図１に示したエッチング
は、その選択性が十分に高いものでない場合には、シリ
コンのピッティング即ちくぼみを発生させる場合があ
る。過剰なピッティングは、Ｎ型領域３とＰ型基板２と
の間に接合リークを発生させる場合があり、且つこの様
な不整合の結果として当該技術分野において公知なその
他の欠陥が発生される。
【００１３】次に、図２を参照すると、従来技術に基づ
く集積回路の一部が概略平面図で示されており、図１の
不整合に対する回路の感度を減少させる公知の技術を示
している。図２に示される解決方法は、各メタルライン
がコンタクト開口９の位置において幅広となるような態
様でメタリゼーションパターン６′をレイアウトするこ
とである。メタリゼーション６′がコンタクト位置９に
おいて幅広とされる範囲は、しばしば、図２においてＥ
として示した「包囲体」と呼ばれる。包囲体Ｅは、メタ
リゼーション６′の幅に対して設けられるだけでなく、
長さ方向に対しても設けられ、従って角度における不整
合がコンタクト開口９の一部がその角部の一つにおいて
露出されることがないようにしている。
く集積回路の一部が概略平面図で示されており、図１の
不整合に対する回路の感度を減少させる公知の技術を示
している。図２に示される解決方法は、各メタルライン
がコンタクト開口９の位置において幅広となるような態
様でメタリゼーションパターン６′をレイアウトするこ
とである。メタリゼーション６′がコンタクト位置９に
おいて幅広とされる範囲は、しばしば、図２においてＥ
として示した「包囲体」と呼ばれる。包囲体Ｅは、メタ
リゼーション６′の幅に対して設けられるだけでなく、
長さ方向に対しても設けられ、従って角度における不整
合がコンタクト開口９の一部がその角部の一つにおいて
露出されることがないようにしている。
【００１４】最近の集積回路の場合には、メタリゼーシ
ョン６′の所望の幅が１ミクロンのオーダーである場合
には、包囲体Ｅは１側部の寸法が０．２５ミクロンのオ
ーダーとなる場合があり、それによりホトリソグラフィ
装置の予測される不整合に対する公差が図１に示したメ
カニズムに起因する不当な歩留り上の損失を発生するこ
とがないことを確保している。しかしながら、この様な
包囲体を設けることは必然的にシリコン表面積を占有す
ることとなり、数百万個のコンタクトを有する超大規模
即ちＵＬＳＩ集積回路の場合には、この様な包囲体に対
して必要とされる付加的なチップ面積が顕著なものとな
る場合があり、特にコンタクトが繰返し設けられ且つ最
も臨界的な領域（チップ区域画定のため）に位置されて
いるメモリなどのような回路において顕著である。従っ
て、この様な包囲体Ｅは製造上コスト高となる場合があ
る。
ョン６′の所望の幅が１ミクロンのオーダーである場合
には、包囲体Ｅは１側部の寸法が０．２５ミクロンのオ
ーダーとなる場合があり、それによりホトリソグラフィ
装置の予測される不整合に対する公差が図１に示したメ
カニズムに起因する不当な歩留り上の損失を発生するこ
とがないことを確保している。しかしながら、この様な
包囲体を設けることは必然的にシリコン表面積を占有す
ることとなり、数百万個のコンタクトを有する超大規模
即ちＵＬＳＩ集積回路の場合には、この様な包囲体に対
して必要とされる付加的なチップ面積が顕著なものとな
る場合があり、特にコンタクトが繰返し設けられ且つ最
も臨界的な領域（チップ区域画定のため）に位置されて
いるメモリなどのような回路において顕著である。従っ
て、この様な包囲体Ｅは製造上コスト高となる場合があ
る。
【００１５】図１の問題を最小とする別の従来の方法
は、完全に除去するまでエッチングするのではなく、メ
タル６に対して計時的即ち同期的なエッチングを使用す
ることである。しかしながら、メタル６は極めて厚いも
のである場合があるので、例えば１ミクロンのオーダー
となる場合があり、図１に示した如く、不整合状態とな
った場合に、ドープ領域３に到達するのに必要なもの以
下にエッチング時間を維持しながら、尚且つ架橋部又は
短絡部を全て除去するようにエッチングを適切に計時即
ち同期させることは困難である。更に、大型ウエハの表
面上のメタリゼーション６のスパッタした厚さにおける
変動を考慮すると、且つステップ即ち段差におけるメタ
ル即ち金属のフィラメントを除去することの困難性を考
慮すると、厚いメタル層６の計時的エッチングの結果、
ウエハの一つの区域上においてメタルの短絡が発生し且
つウエハの別の区域上での過剰エッチングによる接合リ
ークの両方が発生する蓋然性がある。
は、完全に除去するまでエッチングするのではなく、メ
タル６に対して計時的即ち同期的なエッチングを使用す
ることである。しかしながら、メタル６は極めて厚いも
のである場合があるので、例えば１ミクロンのオーダー
となる場合があり、図１に示した如く、不整合状態とな
った場合に、ドープ領域３に到達するのに必要なもの以
下にエッチング時間を維持しながら、尚且つ架橋部又は
短絡部を全て除去するようにエッチングを適切に計時即
ち同期させることは困難である。更に、大型ウエハの表
面上のメタリゼーション６のスパッタした厚さにおける
変動を考慮すると、且つステップ即ち段差におけるメタ
ル即ち金属のフィラメントを除去することの困難性を考
慮すると、厚いメタル層６の計時的エッチングの結果、
ウエハの一つの区域上においてメタルの短絡が発生し且
つウエハの別の区域上での過剰エッチングによる接合リ
ークの両方が発生する蓋然性がある。
【００１６】次に、図３ａ乃至図３ｈを参照して、包囲
体距離Ｅをゼロ（又は、負）とすることが可能な態様で
コンタクトを形成するためにアルミニウムメタリゼーシ
ョンを使用することを可能とする本発明の第一実施例に
ついて説明する。図３ａは、ウエハの表面において集積
回路構成体を形成する途中の状態を概略断面図で示して
いる。Ｎ型ドープ領域１３がＰ型基板１２の表面に設け
られており、且つ本発明のこの実施例においてそれに対
して接続が形成されるべき構成である。上述した如く、
Ｎ型拡散領域に対するコンタクトを示してあるが、本発
明は、Ｐ型拡散領域、ポリシリコン電極、メタルライ
ン、及び従来の集積回路におけるその他の構成体に対し
て等しく適用可能なものである。更に、本発明は同一の
平坦な表面から同時的に異なった深さのコンタクトを形
成せねばならない（例えば、二酸化シリコンの同一の平
坦化表面から拡散及びポリシリコンの両方に対してコン
タクトを形成する場合）平坦化プロセスとも適合性を有
していることに注意すべきである。
体距離Ｅをゼロ（又は、負）とすることが可能な態様で
コンタクトを形成するためにアルミニウムメタリゼーシ
ョンを使用することを可能とする本発明の第一実施例に
ついて説明する。図３ａは、ウエハの表面において集積
回路構成体を形成する途中の状態を概略断面図で示して
いる。Ｎ型ドープ領域１３がＰ型基板１２の表面に設け
られており、且つ本発明のこの実施例においてそれに対
して接続が形成されるべき構成である。上述した如く、
Ｎ型拡散領域に対するコンタクトを示してあるが、本発
明は、Ｐ型拡散領域、ポリシリコン電極、メタルライ
ン、及び従来の集積回路におけるその他の構成体に対し
て等しく適用可能なものである。更に、本発明は同一の
平坦な表面から同時的に異なった深さのコンタクトを形
成せねばならない（例えば、二酸化シリコンの同一の平
坦化表面から拡散及びポリシリコンの両方に対してコン
タクトを形成する場合）平坦化プロセスとも適合性を有
していることに注意すべきである。
【００１７】図３ａにおいて、絶縁層１４が、その中に
コンタクト開口を形成した後の状態が示されている。従
来技術によれば、このコンタクト開口の幅は１．０ミク
ロン又はそれ以下のオーダーの場合がある。絶縁層１４
は、最近の集積回路において有用な任意の従来の絶縁体
とすることが可能であり、且つ通常は、単一層として
の、又は複数個の層としての何れかの二酸化シリコンで
ある。特定のプロセスに依存して、絶縁層１４は、オプ
ションとして、コンタクト開口を形成した後にそれがリ
フロー即ち再流動してメタルのステップカバレッジを改
善するような温度でアニールすることが可能である。コ
ンタクト開口が形成される絶縁層１４の厚さは１．０ミ
クロンのオーダーである場合がある。図３ａには更にバ
リア層１６が示されている。バリア層１６は本発明の観
点からはオプションであるが、特に、接合が非常に浅い
ものである場合（０．２５ミクロン又はそれ以下のオー
ダー）には、Ｎ型領域１３を介してアルミニウム原子が
基板１２内に到達してＰＮ接合を短絡させるような拡散
又はスパイキングを防止するためにバリア層１６を設け
ることが好適である。本発明のこの実施例によれば、バ
リア層１６は、ＣＶＤ又は一つのタイプがスパッタリン
グである物理的蒸着（ＰＶＤ）によってシーケンシャル
に付着形成した６０ｎｍのチタン層と、それを被覆して
形成された１００ｎｍの窒化チタン層から構成されてい
る。しかしながら、その他のバリア物質を使用するか、
又はバリア層１６を設けることがないものとすることも
可能である。更に別の実施態様においては、絶縁層１４
の下側に位置して、又はコンタクト開口の底部に局所化
させるような態様で（例えば、耐火性金属とシリコンと
の直接的な反応によるもの）バリア層１６を形成するこ
とも可能である。
コンタクト開口を形成した後の状態が示されている。従
来技術によれば、このコンタクト開口の幅は１．０ミク
ロン又はそれ以下のオーダーの場合がある。絶縁層１４
は、最近の集積回路において有用な任意の従来の絶縁体
とすることが可能であり、且つ通常は、単一層として
の、又は複数個の層としての何れかの二酸化シリコンで
ある。特定のプロセスに依存して、絶縁層１４は、オプ
ションとして、コンタクト開口を形成した後にそれがリ
フロー即ち再流動してメタルのステップカバレッジを改
善するような温度でアニールすることが可能である。コ
ンタクト開口が形成される絶縁層１４の厚さは１．０ミ
クロンのオーダーである場合がある。図３ａには更にバ
リア層１６が示されている。バリア層１６は本発明の観
点からはオプションであるが、特に、接合が非常に浅い
ものである場合（０．２５ミクロン又はそれ以下のオー
ダー）には、Ｎ型領域１３を介してアルミニウム原子が
基板１２内に到達してＰＮ接合を短絡させるような拡散
又はスパイキングを防止するためにバリア層１６を設け
ることが好適である。本発明のこの実施例によれば、バ
リア層１６は、ＣＶＤ又は一つのタイプがスパッタリン
グである物理的蒸着（ＰＶＤ）によってシーケンシャル
に付着形成した６０ｎｍのチタン層と、それを被覆して
形成された１００ｎｍの窒化チタン層から構成されてい
る。しかしながら、その他のバリア物質を使用するか、
又はバリア層１６を設けることがないものとすることも
可能である。更に別の実施態様においては、絶縁層１４
の下側に位置して、又はコンタクト開口の底部に局所化
させるような態様で（例えば、耐火性金属とシリコンと
の直接的な反応によるもの）バリア層１６を形成するこ
とも可能である。
【００１８】バリア層１６を付着形成した後に（所望に
より）、ウエハの表面上に第一アルミニウム層１８をス
パッタさせて、この実施例においては１００ｎｍ乃至２
００ｎｍのオーダーの厚さに形成する。第一アルミニウ
ム層１８は、好適には、従来公知の如く、シリコン、
銅、又はそれらの両方、又はその他の従来のドーパント
物質でドープされている。この実施例においては、第一
アルミニウム層１８に対する好適なアルミニウム合金は
Ａｌ−１％Ｓｉ−０．５％Ｃｕである。シャドー効果を
減少させて最良の一様性及び適合性とするためには、本
願出願人に譲渡されており１９９０年１１月３０日付で
出願した米国特許出願第６２１，３６７号及びＣｈｅｎ
ｅｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術
用の平坦化アルミニウムメタリゼーション（Ｐｌａｎａ
ｒｉｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔ
ｉｏｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅ
ｃｈｎｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ
・テクニカル・ペーパーズ、ペーパー３．４．１（ＩＥ
ＥＥ，１９９０年１２月）、５１−５４頁の両方に記載
されている方法が、アルミニウム層１８のスパッタリン
グの場合に好適なものである。上記文献に記載される如
く、例えば比較的遅い速度で３５０℃乃至５００℃の間
の高温度においてアルミニウムをスパッタリングするこ
とにより、スパッタしたアルミニウム原子のコンタクト
開口の底部へ向かっての表面移動を発生することを可能
とする。スパッタリング速度及び温度を調節することに
より、スパッタ形成したアルミニウムの分布において異
なった変化を得ることが可能であり、それは、図３ｂに
示した如く、絶縁膜１４を介してのコンタクト開口にお
ける比較的適合性のあるカバレッジを包含している。適
合性のある態様でアルミニウム膜１８をスパッタするか
又はその他の態様で付着形成するその他の公知の技術を
使用することも可能であり、尚、この様なその他の技術
が成功するか否かは、構成体の幾何学的形状の寸法に強
く依存する。
より）、ウエハの表面上に第一アルミニウム層１８をス
パッタさせて、この実施例においては１００ｎｍ乃至２
００ｎｍのオーダーの厚さに形成する。第一アルミニウ
ム層１８は、好適には、従来公知の如く、シリコン、
銅、又はそれらの両方、又はその他の従来のドーパント
物質でドープされている。この実施例においては、第一
アルミニウム層１８に対する好適なアルミニウム合金は
Ａｌ−１％Ｓｉ−０．５％Ｃｕである。シャドー効果を
減少させて最良の一様性及び適合性とするためには、本
願出願人に譲渡されており１９９０年１１月３０日付で
出願した米国特許出願第６２１，３６７号及びＣｈｅｎ
ｅｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術
用の平坦化アルミニウムメタリゼーション（Ｐｌａｎａ
ｒｉｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔ
ｉｏｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅ
ｃｈｎｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ
・テクニカル・ペーパーズ、ペーパー３．４．１（ＩＥ
ＥＥ，１９９０年１２月）、５１−５４頁の両方に記載
されている方法が、アルミニウム層１８のスパッタリン
グの場合に好適なものである。上記文献に記載される如
く、例えば比較的遅い速度で３５０℃乃至５００℃の間
の高温度においてアルミニウムをスパッタリングするこ
とにより、スパッタしたアルミニウム原子のコンタクト
開口の底部へ向かっての表面移動を発生することを可能
とする。スパッタリング速度及び温度を調節することに
より、スパッタ形成したアルミニウムの分布において異
なった変化を得ることが可能であり、それは、図３ｂに
示した如く、絶縁膜１４を介してのコンタクト開口にお
ける比較的適合性のあるカバレッジを包含している。適
合性のある態様でアルミニウム膜１８をスパッタするか
又はその他の態様で付着形成するその他の公知の技術を
使用することも可能であり、尚、この様なその他の技術
が成功するか否かは、構成体の幾何学的形状の寸法に強
く依存する。
【００１９】次に、図３ｃを参照すると、第一アルミニ
ウム層１８をスパッタリングした後に、その上にエッチ
ストップ層２０を付着形成する。このエッチストップ層
２０に対する好適な物質はスパッタされるタングステン
である。しかしながら、アルミニウム及びアルミニウム
合金をそれに対して相対的に選択的にエッチングするこ
とが可能な任意の導電性物質をエッチストップ層２０と
して使用することが可能である。本発明のこの実施例に
よれば、スパッタしたタングステンから形成されるエッ
チストップ層２０に対する好適な厚さは８０ｎｍのオー
ダーである。
ウム層１８をスパッタリングした後に、その上にエッチ
ストップ層２０を付着形成する。このエッチストップ層
２０に対する好適な物質はスパッタされるタングステン
である。しかしながら、アルミニウム及びアルミニウム
合金をそれに対して相対的に選択的にエッチングするこ
とが可能な任意の導電性物質をエッチストップ層２０と
して使用することが可能である。本発明のこの実施例に
よれば、スパッタしたタングステンから形成されるエッ
チストップ層２０に対する好適な厚さは８０ｎｍのオー
ダーである。
【００２０】次いで、その上に、第二アルミニウム膜２
２をスパッタ形成し、その結果図３ｄに示した如き構成
が得られる。アルミニウム膜２２は最終的に得られる集
積回路における電流に対する主要な導通路であるので、
それは、一般的には、極めて厚いものであり、例えばこ
の実施例の場合には、５００乃至８００ｎｍのオーダー
である。更に、アルミニウム膜２２は、好適には、シリ
コン、銅又はその他の公知の物質でドープされており、
尚、銅はエレクトロマイグレーションの発生率を減少す
る特性を有するので、特に好適である。この実施例にお
いては、第二アルミニウム層２２に対する好適なアルミ
ニウム合金はＡｌ−１％Ｓｉ−０．５％Ｃｕである。図
３ｃ及び図３ｄは、エッチストップ２０の上方でコンタ
クト開口内にギャップ即ち間隙が存在しており、それが
第二アルミニウム膜２２で充填されるべきであることを
示している。従って、アルミニウム膜２２が、本願出願
人に譲渡されている１９９０年１１月３０日付で出願さ
れた米国特許出願第６２１，３６７号及びＣｈｅｎ ｅ
ｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の
平坦化アルミニウムメタリゼーション（Ｐｌａｎａｒｉ
ｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏ
ｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳＴｅｃｈｎ
ｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テク
ニカル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，
１９９０年１２月）、５１−５４頁の両方の文献に記載
されている方法に従ってスパッタリングを行なうことが
望ましい。
２をスパッタ形成し、その結果図３ｄに示した如き構成
が得られる。アルミニウム膜２２は最終的に得られる集
積回路における電流に対する主要な導通路であるので、
それは、一般的には、極めて厚いものであり、例えばこ
の実施例の場合には、５００乃至８００ｎｍのオーダー
である。更に、アルミニウム膜２２は、好適には、シリ
コン、銅又はその他の公知の物質でドープされており、
尚、銅はエレクトロマイグレーションの発生率を減少す
る特性を有するので、特に好適である。この実施例にお
いては、第二アルミニウム層２２に対する好適なアルミ
ニウム合金はＡｌ−１％Ｓｉ−０．５％Ｃｕである。図
３ｃ及び図３ｄは、エッチストップ２０の上方でコンタ
クト開口内にギャップ即ち間隙が存在しており、それが
第二アルミニウム膜２２で充填されるべきであることを
示している。従って、アルミニウム膜２２が、本願出願
人に譲渡されている１９９０年１１月３０日付で出願さ
れた米国特許出願第６２１，３６７号及びＣｈｅｎ ｅ
ｔ ａｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の
平坦化アルミニウムメタリゼーション（Ｐｌａｎａｒｉ
ｚｅｄ Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏ
ｎ ｆｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳＴｅｃｈｎ
ｏｌｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テク
ニカル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，
１９９０年１２月）、５１−５４頁の両方の文献に記載
されている方法に従ってスパッタリングを行なうことが
望ましい。
【００２１】更に注意すべきことであるが、バリア層１
６、エッチストップ２０及びアルミニウム層１８及び２
２のスパッタリング又はその他の付着方法が、例えばバ
リアン社により製造販売されているモデルＭ２０００な
どのマルチチャンバ（多反応室）処理装置で実施するこ
とが望ましい。公知の如く、この様なマルチチャンバ装
置は、反応室乃至は付着室からウエハを除去することの
必要性（及び、メタル層の表面上にネイティブの酸化物
が形成され、層と層の間に良好な電気的連続性を維持す
るために次の付着工程の直前にグレーズ除去を行なうこ
とを必要とする可能性）なしで、異なった組成の層を逐
次的に付着形成することを可能とする。この様なマルチ
チャンバ装置を使用することにより、そうでなければ厄
介な処理（例えば、異なった組成の幾つかの相継ぐ層の
付着形成）を比較的簡単に行なうことが可能である。
６、エッチストップ２０及びアルミニウム層１８及び２
２のスパッタリング又はその他の付着方法が、例えばバ
リアン社により製造販売されているモデルＭ２０００な
どのマルチチャンバ（多反応室）処理装置で実施するこ
とが望ましい。公知の如く、この様なマルチチャンバ装
置は、反応室乃至は付着室からウエハを除去することの
必要性（及び、メタル層の表面上にネイティブの酸化物
が形成され、層と層の間に良好な電気的連続性を維持す
るために次の付着工程の直前にグレーズ除去を行なうこ
とを必要とする可能性）なしで、異なった組成の層を逐
次的に付着形成することを可能とする。この様なマルチ
チャンバ装置を使用することにより、そうでなければ厄
介な処理（例えば、異なった組成の幾つかの相継ぐ層の
付着形成）を比較的簡単に行なうことが可能である。
【００２２】次に、図３ｅを参照すると、最終的なメタ
ルラインが形成されるべきアルミニウム層２２の部分の
上にマスク層２４を形成する。マスク層２４は、従来の
態様で露光され且つ現像された従来のホトレジストとす
ることが可能であるか、又は例えば二酸化シリコンなど
のような硬質のマスクとすることが可能である。メタル
エッチ用のパターンを画定するための多数の従来の方法
の何れもが、本発明のこの実施例に基づいてマスキング
層２４を形成するのに適したものである。マスク層２４
の幅は、従来のリソグラフィ及びエッチング技術を使用
して、１．０ミクロン又はそれ以下のオーダーとするこ
とが可能である。更に、この実施例に基づくマスク層２
４の幅は、絶縁膜１４内のコンタクト開口の幅と同一か
又はそれより幅狭のものとすることが可能であり、図４
に関して後に詳細に説明する如く、最終的なメタルライ
ンは、コンタクト開口の幅と相対的に包囲体間隔を必要
とすることはない。
ルラインが形成されるべきアルミニウム層２２の部分の
上にマスク層２４を形成する。マスク層２４は、従来の
態様で露光され且つ現像された従来のホトレジストとす
ることが可能であるか、又は例えば二酸化シリコンなど
のような硬質のマスクとすることが可能である。メタル
エッチ用のパターンを画定するための多数の従来の方法
の何れもが、本発明のこの実施例に基づいてマスキング
層２４を形成するのに適したものである。マスク層２４
の幅は、従来のリソグラフィ及びエッチング技術を使用
して、１．０ミクロン又はそれ以下のオーダーとするこ
とが可能である。更に、この実施例に基づくマスク層２
４の幅は、絶縁膜１４内のコンタクト開口の幅と同一か
又はそれより幅狭のものとすることが可能であり、図４
に関して後に詳細に説明する如く、最終的なメタルライ
ンは、コンタクト開口の幅と相対的に包囲体間隔を必要
とすることはない。
【００２３】マスク層２４を画定した後に、エッチスト
ップ２０と相対的にアルミニウム層２２を選択的にエッ
チングするエッチャントに対してウエハを露呈させる。
アルミニウム膜をエッチングする場合に一般的に使用さ
れる従来の塩素をベースとしたプラズマエッチングが、
この実施例に基づく好適なエッチングであり、その場
合、エッチストップ２０は上述した如くタングステンで
ある。特に、サブミクロンの幾何学的形状の場合、その
エッチングが可及的に非等方的なものであることが望ま
しい。しかしながら、従来公知の如く、マスクのアンダ
ーカットをある程度許容するためにマスク層２４の幅を
過大な寸法とさせることが必要な場合がある。図３ｆに
示した如く、このアルミニウム層２２のエッチングは、
前記エッチャントがエッチストップ２０と反応すること
ができないので、エッチストップ２０で停止する。
ップ２０と相対的にアルミニウム層２２を選択的にエッ
チングするエッチャントに対してウエハを露呈させる。
アルミニウム膜をエッチングする場合に一般的に使用さ
れる従来の塩素をベースとしたプラズマエッチングが、
この実施例に基づく好適なエッチングであり、その場
合、エッチストップ２０は上述した如くタングステンで
ある。特に、サブミクロンの幾何学的形状の場合、その
エッチングが可及的に非等方的なものであることが望ま
しい。しかしながら、従来公知の如く、マスクのアンダ
ーカットをある程度許容するためにマスク層２４の幅を
過大な寸法とさせることが必要な場合がある。図３ｆに
示した如く、このアルミニウム層２２のエッチングは、
前記エッチャントがエッチストップ２０と反応すること
ができないので、エッチストップ２０で停止する。
【００２４】次に、アルミニウムと相対的にエッチスト
ップの物質を選択的にエッチングするエッチャントを使
用して、エッチストップ２０をエッチングする。従っ
て、アルミニウム層２２はエッチストップ２０のエッチ
ングに対するマスクとして作用し、且つそのエッチング
は第一アルミニウム層１８上で停止するので、エッチス
トップ２０のエッチングはそれを除去するために実施す
ることが可能である。この実施例の場合には、エッチス
トップ２０がタングステンであるので、例えば、活性種
としてＣＦ3 + でのエッチングなどのような弗素をベー
スとしたエッチャントを使用するタングステンに対する
従来のプラズマエッチングを使用することが好適であ
る。このエッチングの結果得られる構成を図３ｇに示し
てある。
ップの物質を選択的にエッチングするエッチャントを使
用して、エッチストップ２０をエッチングする。従っ
て、アルミニウム層２２はエッチストップ２０のエッチ
ングに対するマスクとして作用し、且つそのエッチング
は第一アルミニウム層１８上で停止するので、エッチス
トップ２０のエッチングはそれを除去するために実施す
ることが可能である。この実施例の場合には、エッチス
トップ２０がタングステンであるので、例えば、活性種
としてＣＦ3 + でのエッチングなどのような弗素をベー
スとしたエッチャントを使用するタングステンに対する
従来のプラズマエッチングを使用することが好適であ
る。このエッチングの結果得られる構成を図３ｇに示し
てある。
【００２５】エッチストップ２０のエッチングに続い
て、本発明のこの実施例のメタルシステムのエッチング
の完了が行なわれる。第一アルミニウム層１８及びバリ
ア層１６（存在する場合）の最終的なエッチングは、ア
ルミニウム層２２のエッチングにおけるのと同様な条件
下において塩素をベースとしたプラズマを使用した計時
的即ち同期的なプラズマエッチングである。このエッチ
ングは、アルミニウム層１８と露出されている箇所にお
けるバリア層１６（窒化チタン及びチタンからなる）の
両方を除去する。アルミニウム層２２がマスク層２４の
下側でアンダーカットされる（又は、アルミニウム層１
８がエッチストップ２０の下側でアンダーカットされ
る）ことがないように、このエッチングが可及的に非等
方的なものであることが望ましい。
て、本発明のこの実施例のメタルシステムのエッチング
の完了が行なわれる。第一アルミニウム層１８及びバリ
ア層１６（存在する場合）の最終的なエッチングは、ア
ルミニウム層２２のエッチングにおけるのと同様な条件
下において塩素をベースとしたプラズマを使用した計時
的即ち同期的なプラズマエッチングである。このエッチ
ングは、アルミニウム層１８と露出されている箇所にお
けるバリア層１６（窒化チタン及びチタンからなる）の
両方を除去する。アルミニウム層２２がマスク層２４の
下側でアンダーカットされる（又は、アルミニウム層１
８がエッチストップ２０の下側でアンダーカットされ
る）ことがないように、このエッチングが可及的に非等
方的なものであることが望ましい。
【００２６】勿論、アルミニウム層１８及びバリア層１
６のエッチングが、コンタクト開口の底部に到達する前
に停止するようにこのエッチングのタイミングを選択す
べきである。このエッチングは、アルミニウム層１８及
びバリア層１６のそれぞれの上部表面が、コンタクト開
口の内側で且つアルミニウム層２２により画定されるラ
インの外側の位置において絶縁層１４の表面よりも多少
下側に位置するように計時即ち同期させるべきである。
しかしながら、これらの層を絶縁層１４の表面より下の
レベルへエッチングすることは、デバイス性能又は信頼
性を劣化させるものではない。本発明の上述した実施例
の場合、アルミニウム層１８の厚さは２００ｎｍのオー
ダーであり且つバリア層１６は１００ｎｍの窒化チタン
層で被覆された６０ｎｍのチタン層から構成されてお
り、この様な計時的即ち同期的なエッチングの好適な例
は、１分乃至３分で好適には２分のオーダーの時間の間
塩素をベースとしたエッチャント（例えば、活性種とし
てＢＣｌ3又はＣｌ2を含有するもの）を使用するプラズ
マエッチングである。
６のエッチングが、コンタクト開口の底部に到達する前
に停止するようにこのエッチングのタイミングを選択す
べきである。このエッチングは、アルミニウム層１８及
びバリア層１６のそれぞれの上部表面が、コンタクト開
口の内側で且つアルミニウム層２２により画定されるラ
インの外側の位置において絶縁層１４の表面よりも多少
下側に位置するように計時即ち同期させるべきである。
しかしながら、これらの層を絶縁層１４の表面より下の
レベルへエッチングすることは、デバイス性能又は信頼
性を劣化させるものではない。本発明の上述した実施例
の場合、アルミニウム層１８の厚さは２００ｎｍのオー
ダーであり且つバリア層１６は１００ｎｍの窒化チタン
層で被覆された６０ｎｍのチタン層から構成されてお
り、この様な計時的即ち同期的なエッチングの好適な例
は、１分乃至３分で好適には２分のオーダーの時間の間
塩素をベースとしたエッチャント（例えば、活性種とし
てＢＣｌ3又はＣｌ2を含有するもの）を使用するプラズ
マエッチングである。
【００２７】しかしながら、注意すべきことであるが、
メタルシステム全体がアルミニウムである従来技術の場
合よりも、アルミニウム層１８及びバリア層１６のエッ
チングのタイミングは、一層容易に制御することが可能
であり、且つ従来の製造ラインの能力内で十分に制御す
ることが可能である。このことは、エッチストップ２０
の存在に起因するものであり、それが、オーバーエッチ
即ち過剰なエッチングに対する懸念なしで、メタルエッ
チングの本体（即ち、アルミニウム層２２）をエッチン
グで除去する態様で実施することを可能としている。ア
ルミニウム層１８の計時的エッチングは、上述した如
く、極めて短いものである。なぜならば、アルミニウム
層１８及びバリア層１６はそれら全体として極めて薄い
からである。従って、エッチング時間の一部であるプロ
セスマージン即ち処理余裕は、従来のアルミニウムメタ
ルラインをエッチングするために必要とされる一層長い
エッチング時間に対するものよりもアルミニウム層１８
の短い計時的エッチングに対して一層大きなものであ
る。
メタルシステム全体がアルミニウムである従来技術の場
合よりも、アルミニウム層１８及びバリア層１６のエッ
チングのタイミングは、一層容易に制御することが可能
であり、且つ従来の製造ラインの能力内で十分に制御す
ることが可能である。このことは、エッチストップ２０
の存在に起因するものであり、それが、オーバーエッチ
即ち過剰なエッチングに対する懸念なしで、メタルエッ
チングの本体（即ち、アルミニウム層２２）をエッチン
グで除去する態様で実施することを可能としている。ア
ルミニウム層１８の計時的エッチングは、上述した如
く、極めて短いものである。なぜならば、アルミニウム
層１８及びバリア層１６はそれら全体として極めて薄い
からである。従って、エッチング時間の一部であるプロ
セスマージン即ち処理余裕は、従来のアルミニウムメタ
ルラインをエッチングするために必要とされる一層長い
エッチング時間に対するものよりもアルミニウム層１８
の短い計時的エッチングに対して一層大きなものであ
る。
【００２８】更に、絶縁層１４の厚さが、アルミニウム
層１８及びバリア層１６のオーバーエッチに対して顕著
なマージンを与えている。この実施例においては、アル
ミニウム層１８とバリア層１６の全体的な厚さは３６０
ｎｍであるが、絶縁層１４の厚さは１０００ｎｍのオー
ダーである。この比のために、アルミニウム層１８とバ
リア層１６とを絶縁層１４の表面から除去するために必
要とされるエッチング時間は、コンタクト開口の底部に
到達する前に２５０％以上を超えることが可能である。
層１８及びバリア層１６のオーバーエッチに対して顕著
なマージンを与えている。この実施例においては、アル
ミニウム層１８とバリア層１６の全体的な厚さは３６０
ｎｍであるが、絶縁層１４の厚さは１０００ｎｍのオー
ダーである。この比のために、アルミニウム層１８とバ
リア層１６とを絶縁層１４の表面から除去するために必
要とされるエッチング時間は、コンタクト開口の底部に
到達する前に２５０％以上を超えることが可能である。
【００２９】次に、図４を参照すると、上述した本発明
の実施例に基づいて形成されたメタルラインが、マスク
層２４を除去した後の状態で概略平面図として示されて
いる。図４から特に明らかな如く、コンタクト開口２３
の境界の外側に包囲体空間が必要とされることはない。
上述した実施例においては、メタルラインの幅は、例え
ば距離Ｄだけ、コンタクト開口の内側とさせることが可
能である。その結果、本発明に基づいて製造される集積
回路に対して必要とされるチップ面積は、包囲体幅Ｅが
各コンタクトの周りに必要とされる従来技術に基づいて
製造される同一の回路に対する場合よりも小さくなって
いる。
の実施例に基づいて形成されたメタルラインが、マスク
層２４を除去した後の状態で概略平面図として示されて
いる。図４から特に明らかな如く、コンタクト開口２３
の境界の外側に包囲体空間が必要とされることはない。
上述した実施例においては、メタルラインの幅は、例え
ば距離Ｄだけ、コンタクト開口の内側とさせることが可
能である。その結果、本発明に基づいて製造される集積
回路に対して必要とされるチップ面積は、包囲体幅Ｅが
各コンタクトの周りに必要とされる従来技術に基づいて
製造される同一の回路に対する場合よりも小さくなって
いる。
【００３０】更に注意すべきことであるが、本発明によ
り不整合公差も与えられている。図３ｈを再度参照する
と、マスク層２４のエッジ即ち端部がコンタクト開口内
にあり、コンタクト開口内のアルミニウム層１８の垂直
部分の上方に位置していることに注意すべきである。マ
スク層２４のエッジがバリア層１６の垂直部分の上側に
位置したり、又は絶縁層１４の上側に位置したり（他方
のエッジがコンタクト開口内のエッチストップ２０の垂
直部分の上側に位置し）するようなマスク層２４の不整
合が、従来技術に基づいて発生していたようなコンタク
トの欠陥を発生させることはない。しかしながら、マス
ク層２４のエッジがコンタクト開口内のエッチストップ
２０の垂直部分の間におけるアルミニウム層２２の部分
の上側に位置するような程度の厳しい不整合が発生する
ことは望ましいことではない。勿論、本発明の場合、バ
リア層１６又は絶縁層１４の上側に位置するようにマス
ク層２４の両側に幅広とすることが可能である。しかし
ながら、マスク層２４（及び最終的なメタルライン）の
幅がコンタクト開口外側の絶縁層１４上とオーバーラッ
プするので、包囲体空間をゼロとすることを可能とする
本発明の利点は勿論それだけ減少される。
り不整合公差も与えられている。図３ｈを再度参照する
と、マスク層２４のエッジ即ち端部がコンタクト開口内
にあり、コンタクト開口内のアルミニウム層１８の垂直
部分の上方に位置していることに注意すべきである。マ
スク層２４のエッジがバリア層１６の垂直部分の上側に
位置したり、又は絶縁層１４の上側に位置したり（他方
のエッジがコンタクト開口内のエッチストップ２０の垂
直部分の上側に位置し）するようなマスク層２４の不整
合が、従来技術に基づいて発生していたようなコンタク
トの欠陥を発生させることはない。しかしながら、マス
ク層２４のエッジがコンタクト開口内のエッチストップ
２０の垂直部分の間におけるアルミニウム層２２の部分
の上側に位置するような程度の厳しい不整合が発生する
ことは望ましいことではない。勿論、本発明の場合、バ
リア層１６又は絶縁層１４の上側に位置するようにマス
ク層２４の両側に幅広とすることが可能である。しかし
ながら、マスク層２４（及び最終的なメタルライン）の
幅がコンタクト開口外側の絶縁層１４上とオーバーラッ
プするので、包囲体空間をゼロとすることを可能とする
本発明の利点は勿論それだけ減少される。
【００３１】次に、図５ａ乃至図５ｃを参照して、且つ
その際に製造される集積回路の一部を示した概略断面図
を参照しながら本発明の別の実施例について説明する。
図５ａは、上述した図３ａと同様な製造途中における回
路を示した概略断面図であり、この場合、絶縁層３４を
介してＮ型本体３２の表面におけるＰ型ドープ領域３３
に対してコンタクトを形成するものであり、又、前述し
た如く、本発明のこの実施例は、Ｎ型半導体物質、及び
例えばポリシリコンなどのような半導体物質又は金属か
らなる上側に位置した電極へのコンタクトに対しても同
様に適用可能である。図３ａの実施例における如く、絶
縁層３４は、当業者にとって公知の任意の従来の絶縁層
であり、且つ一般的には、単一層又は複数個の層の形態
での二酸化シリコンである。
その際に製造される集積回路の一部を示した概略断面図
を参照しながら本発明の別の実施例について説明する。
図５ａは、上述した図３ａと同様な製造途中における回
路を示した概略断面図であり、この場合、絶縁層３４を
介してＮ型本体３２の表面におけるＰ型ドープ領域３３
に対してコンタクトを形成するものであり、又、前述し
た如く、本発明のこの実施例は、Ｎ型半導体物質、及び
例えばポリシリコンなどのような半導体物質又は金属か
らなる上側に位置した電極へのコンタクトに対しても同
様に適用可能である。図３ａの実施例における如く、絶
縁層３４は、当業者にとって公知の任意の従来の絶縁層
であり、且つ一般的には、単一層又は複数個の層の形態
での二酸化シリコンである。
【００３２】図５ａに示した如く、本発明のこの実施例
に基づく第一ステップは、絶縁層１４におけるコンタク
ト開口の側部上での側壁スペーサ３５の形成である。側
壁スペーサ３５は開口の二つの側部上に存在するものと
して図５ａの概略断面図に示されているが、それらは、
勿論、絶縁層１４を介しての開口のその他の全ての側部
上にも存在している。傾斜接合トランジスタ用の側壁ス
ペーサの形成の場合に慣用されている如く、側壁スペー
サ３５は、好適には、ウエハの表面上に適合層を付着形
成し、次いで非等方的エッチングを行なってウエハの平
坦な表面から該適合層を除去して例えば図５ａのコンタ
クト開口内などのようなステップ即ち段差の側壁上に該
物質からなるフィラメントを残存させることにより形成
する。なぜならば、適合層の垂直部分はコンタクト開口
外側及び底部における絶縁層１４の表面上などのような
平坦な表面上の部分よりも一層厚いからである。
に基づく第一ステップは、絶縁層１４におけるコンタク
ト開口の側部上での側壁スペーサ３５の形成である。側
壁スペーサ３５は開口の二つの側部上に存在するものと
して図５ａの概略断面図に示されているが、それらは、
勿論、絶縁層１４を介しての開口のその他の全ての側部
上にも存在している。傾斜接合トランジスタ用の側壁ス
ペーサの形成の場合に慣用されている如く、側壁スペー
サ３５は、好適には、ウエハの表面上に適合層を付着形
成し、次いで非等方的エッチングを行なってウエハの平
坦な表面から該適合層を除去して例えば図５ａのコンタ
クト開口内などのようなステップ即ち段差の側壁上に該
物質からなるフィラメントを残存させることにより形成
する。なぜならば、適合層の垂直部分はコンタクト開口
外側及び底部における絶縁層１４の表面上などのような
平坦な表面上の部分よりも一層厚いからである。
【００３３】本発明のこの実施例によれば、側壁スペー
サ３５は、耐火性金属、ドープしたポリシリコンなどの
ような導電性又は半導体物質から形成されている。以下
の説明から明らかな如く、アルミニウム膜がそれと相対
的に選択的にエッチングされ、即ち側壁スペーサ３５が
メタルエッチに対するエッチストップとして作用するこ
とが可能であるように、側壁スペーサ３５の物質を選択
することが重要である。
サ３５は、耐火性金属、ドープしたポリシリコンなどの
ような導電性又は半導体物質から形成されている。以下
の説明から明らかな如く、アルミニウム膜がそれと相対
的に選択的にエッチングされ、即ち側壁スペーサ３５が
メタルエッチに対するエッチストップとして作用するこ
とが可能であるように、側壁スペーサ３５の物質を選択
することが重要である。
【００３４】側壁スペーサ３５を形成した後に、バリア
層３６及びアルミニウム層３８を、図３ｂに示した如
く、本構成体の表面上にスパッタ又はその他の方法で付
着形成する。上述した如く、バリア層３６は、接合スパ
イキングを防止するために好適なものであり、且つ従っ
て、その様なことを可能とするための従来公知の物質か
ら構成することが可能であり、バリア層３６の好適な組
成は、上述した場合における如く、チタン層とそれを被
覆する窒化チタン層とである。アルミニウム層３８も、
上述した如く、最終的なメタルラインを介しての電流の
流れの本体を導通させるためのものであり、従って、ア
ルミニウム層３８が、例えば、Ａｌ−１％Ｓｉ−０．５
％Ｃｕなどの合金から構成されるものであることが望ま
しい。
層３６及びアルミニウム層３８を、図３ｂに示した如
く、本構成体の表面上にスパッタ又はその他の方法で付
着形成する。上述した如く、バリア層３６は、接合スパ
イキングを防止するために好適なものであり、且つ従っ
て、その様なことを可能とするための従来公知の物質か
ら構成することが可能であり、バリア層３６の好適な組
成は、上述した場合における如く、チタン層とそれを被
覆する窒化チタン層とである。アルミニウム層３８も、
上述した如く、最終的なメタルラインを介しての電流の
流れの本体を導通させるためのものであり、従って、ア
ルミニウム層３８が、例えば、Ａｌ−１％Ｓｉ−０．５
％Ｃｕなどの合金から構成されるものであることが望ま
しい。
【００３５】更に注意すべきことであるが、アルミニウ
ム層３８は、コンタクト開口の残存部分を充填するもの
でなければならない。上述した如く、本願出願人に譲渡
されており１９９０年１１月３０日付で出願された米国
特許出願第６２１，３６７号及びＣｈｅｎ ｅｔ ａ
ｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の平坦化
アルミニウムメタリゼーション（Ｐｌａｎａｒｉｚｅｄ
Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆ
ｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅｃｈｎｏｌ
ｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テクニカ
ル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，１９
９０年１２月）、５１−５４頁の文献に記載されている
方法は、アルミニウム層３０を形成する好適な方法であ
る。上述した如く、処理複雑性の観点から、アルミニウ
ム層３８及びバリア層３６（使用される場合）が、ウエ
ハ移動及びネイティブ酸化物の形成を減少させるため
に、マルチチャンバ処理装置を使用して逐次的にスパッ
タさせることが望ましい。
ム層３８は、コンタクト開口の残存部分を充填するもの
でなければならない。上述した如く、本願出願人に譲渡
されており１９９０年１１月３０日付で出願された米国
特許出願第６２１，３６７号及びＣｈｅｎ ｅｔ ａ
ｌ．著「サブ−０．５ミクロンＣＭＯＳ技術用の平坦化
アルミニウムメタリゼーション（Ｐｌａｎａｒｉｚｅｄ
Ａｌｕｍｉｎｕｍ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆ
ｏｒ Ｓｕｂ−０．５μｍ ＣＭＯＳ Ｔｅｃｈｎｏｌ
ｏｇｙ）」、ＩＥＤＭ・ダイジェスト・オブ・テクニカ
ル・ペーパーズ、ペーパー３．４．１（ＩＥＥＥ，１９
９０年１２月）、５１−５４頁の文献に記載されている
方法は、アルミニウム層３０を形成する好適な方法であ
る。上述した如く、処理複雑性の観点から、アルミニウ
ム層３８及びバリア層３６（使用される場合）が、ウエ
ハ移動及びネイティブ酸化物の形成を減少させるため
に、マルチチャンバ処理装置を使用して逐次的にスパッ
タさせることが望ましい。
【００３６】バリア層３６及びアルミニウム層３８を形
成した後に、アルミニウム層３８及びバリア層３６が残
存すべき位置を画定する適宜のマスク層３９を使用して
メタルエッチを実施する。本発明のこの実施例によれ
ば、アルミニウム層３８（及びバリア層３６）が、側壁
スペーサ３５の物質と相対的に選択的にエッチングされ
る。側壁スペーサ３５と相対的にアルミニウム層３８を
選択的にエッチングする能力は、マスク層３９のエッジ
を、コンタクト開口のエッジ又はその内側に位置させる
ことを可能とする（実際上、又はマスク層３９のアンダ
ーカットを考慮に入れて過大寸法とすることの何れ
か）。図５ｃに示した如く、マスク層３９のエッジは各
々側壁スペーサ３５の直上に位置されコンタクト開口の
内側にある。エッチャントがドープ領域３３（又はコン
タクト開口の底部におけるその他の領域）を露出させる
か又はエッチングすることの懸念なしで、ウエハが完全
にクリアされることを確保するのに十分なオーバーエッ
チを持ってこのエッチングを継続して行なうことが可能
である。ポリシリコンから形成される側壁スペーサ３５
の場合、側壁スペーサ３５と相対的にアルミニウム層３
８及びバリア層３６（チタン−窒化チタンから形成され
ている）の両方を選択的にエッチングするために従来の
塩素をベースとしたプラズマメタルエッチを使用するこ
とが好適である。
成した後に、アルミニウム層３８及びバリア層３６が残
存すべき位置を画定する適宜のマスク層３９を使用して
メタルエッチを実施する。本発明のこの実施例によれ
ば、アルミニウム層３８（及びバリア層３６）が、側壁
スペーサ３５の物質と相対的に選択的にエッチングされ
る。側壁スペーサ３５と相対的にアルミニウム層３８を
選択的にエッチングする能力は、マスク層３９のエッジ
を、コンタクト開口のエッジ又はその内側に位置させる
ことを可能とする（実際上、又はマスク層３９のアンダ
ーカットを考慮に入れて過大寸法とすることの何れ
か）。図５ｃに示した如く、マスク層３９のエッジは各
々側壁スペーサ３５の直上に位置されコンタクト開口の
内側にある。エッチャントがドープ領域３３（又はコン
タクト開口の底部におけるその他の領域）を露出させる
か又はエッチングすることの懸念なしで、ウエハが完全
にクリアされることを確保するのに十分なオーバーエッ
チを持ってこのエッチングを継続して行なうことが可能
である。ポリシリコンから形成される側壁スペーサ３５
の場合、側壁スペーサ３５と相対的にアルミニウム層３
８及びバリア層３６（チタン−窒化チタンから形成され
ている）の両方を選択的にエッチングするために従来の
塩素をベースとしたプラズマメタルエッチを使用するこ
とが好適である。
【００３７】図５ｃから明らかな如く、結果的に得られ
るメタルライン３８は、コンタクト開口の外側に包囲体
用の間隔なしで、又は図５ｃに示した如く、コンタクト
開口の範囲内に位置させて本発明のこの実施例に基づい
て形成することが可能である。しかしながら、注意すべ
きことであるが、正確に包囲体がゼロであるマスク層３
９を画定することが好適である。なぜならば、負の包囲
体の場合と比較して包囲体がゼロの場合には付加的なチ
ップ面積が必要とされることはなく（何れにしても、コ
ンタクト開口を画定せねばならないので）且つゼロの包
囲体の場合には付加的な不整合公差を与えるからであ
る。更に、側壁スペーサ３５が導電性であるか、又は少
なくとも半導体であるので、コンタクト開口の断面積が
側壁スペーサ３５により減少されることはない。その結
果、本発明のこの実施例においては、コンタクトの直列
抵抗が著しく増加されることはない。
るメタルライン３８は、コンタクト開口の外側に包囲体
用の間隔なしで、又は図５ｃに示した如く、コンタクト
開口の範囲内に位置させて本発明のこの実施例に基づい
て形成することが可能である。しかしながら、注意すべ
きことであるが、正確に包囲体がゼロであるマスク層３
９を画定することが好適である。なぜならば、負の包囲
体の場合と比較して包囲体がゼロの場合には付加的なチ
ップ面積が必要とされることはなく（何れにしても、コ
ンタクト開口を画定せねばならないので）且つゼロの包
囲体の場合には付加的な不整合公差を与えるからであ
る。更に、側壁スペーサ３５が導電性であるか、又は少
なくとも半導体であるので、コンタクト開口の断面積が
側壁スペーサ３５により減少されることはない。その結
果、本発明のこの実施例においては、コンタクトの直列
抵抗が著しく増加されることはない。
【００３８】次に、図６ａ乃至図６ｃを参照して、本発
明の第三実施例について説明する。図６ａは、上述した
図３ａ及び図５ａと類似した製造途中における回路を概
略断面で示しており、その場合、ウエハの表面近くに配
設した電極４３に対して絶縁層４４を介してコンタクト
が形成される。電極４３は例えば二酸化シリコンなどの
ような絶縁層４１によりＰ型本体４２から分離されてい
る。電極４３は、従来公知の如く、ドープしたポリシリ
コン、メタル（アルミニウムを包含する）又はその他の
導電性電極から構成することが可能である。上述した如
く、本発明のこの実施例は、例えば拡散領域などのよう
なＮ型又はＰ型半導体物質、及び例えばポリシリコンな
どのようなその他の導電性物質からなる上側に位置した
電極に対するコンタクトに対しても同様に適用可能であ
る。図６ａの例における如く、絶縁層４４は、例えば二
酸化シリコンなどのような当業者に公知の従来の絶縁層
である。
明の第三実施例について説明する。図６ａは、上述した
図３ａ及び図５ａと類似した製造途中における回路を概
略断面で示しており、その場合、ウエハの表面近くに配
設した電極４３に対して絶縁層４４を介してコンタクト
が形成される。電極４３は例えば二酸化シリコンなどの
ような絶縁層４１によりＰ型本体４２から分離されてい
る。電極４３は、従来公知の如く、ドープしたポリシリ
コン、メタル（アルミニウムを包含する）又はその他の
導電性電極から構成することが可能である。上述した如
く、本発明のこの実施例は、例えば拡散領域などのよう
なＮ型又はＰ型半導体物質、及び例えばポリシリコンな
どのようなその他の導電性物質からなる上側に位置した
電極に対するコンタクトに対しても同様に適用可能であ
る。図６ａの例における如く、絶縁層４４は、例えば二
酸化シリコンなどのような当業者に公知の従来の絶縁層
である。
【００３９】本発明のこの実施例によれば、コンタクト
開口を形成した後にウエハの表面上にスパッタリング又
はＣＶＤにより第一導電層５０を形成する。導電層５０
は、上側に存在する層（アルミニウムを包含する）をエ
ッチングするために使用されるエッチャントにより著し
くエッチングされることのない物質から構成されてお
り、導電層５０に対する好適な物質は、ドープしたポリ
シリコン、又は例えばタングステンなどのような耐火性
金属を包含する。上述した如く、オプションにより設け
ることが好適なバリア層４６を導電層５０の上にスパッ
タ又はその他の方法で付着形成し、次いでアルミニウム
層４８をスパッタリング又はその他の方法で付着形成す
る。バリア層４６とアルミニウム層４８の組成は、好適
には、上述した如く従来例におけるようなものである。
更に、上述した如く、導電層５０、バリア層４６及びア
ルミニウム層４８の付着が、マルチチャンバ処理装置を
使用して実施し、ウエハ移動及びネイティブ酸化物形成
を減少させることが望ましい。
開口を形成した後にウエハの表面上にスパッタリング又
はＣＶＤにより第一導電層５０を形成する。導電層５０
は、上側に存在する層（アルミニウムを包含する）をエ
ッチングするために使用されるエッチャントにより著し
くエッチングされることのない物質から構成されてお
り、導電層５０に対する好適な物質は、ドープしたポリ
シリコン、又は例えばタングステンなどのような耐火性
金属を包含する。上述した如く、オプションにより設け
ることが好適なバリア層４６を導電層５０の上にスパッ
タ又はその他の方法で付着形成し、次いでアルミニウム
層４８をスパッタリング又はその他の方法で付着形成す
る。バリア層４６とアルミニウム層４８の組成は、好適
には、上述した如く従来例におけるようなものである。
更に、上述した如く、導電層５０、バリア層４６及びア
ルミニウム層４８の付着が、マルチチャンバ処理装置を
使用して実施し、ウエハ移動及びネイティブ酸化物形成
を減少させることが望ましい。
【００４０】次に、例えば現像したホトレジスト又は二
酸化シリコンなどのような硬質のマスクからなるマスク
層４９を、最終的なメタルラインが残存するアルミニウ
ム層４８の部分の上に形成する。次いで、メタルエッチ
を行なうが、その場合に、ポリシリコン、耐火性金属又
はそのメタルエッチに対して比較的影響を受けないその
他の物質からなる導電層５０上で停止する比較的非等方
性の従来の塩素をベースとしたプラズマエッチを使用す
ることが望ましい。導電層５０のエッチストップ特性に
起因して、ウエハの表面から比較的厚いアルミニウム層
４８をクリア即ち除去することを確保するために、この
段階において顕著なオーバーエッチを行なうことが可能
である。
酸化シリコンなどのような硬質のマスクからなるマスク
層４９を、最終的なメタルラインが残存するアルミニウ
ム層４８の部分の上に形成する。次いで、メタルエッチ
を行なうが、その場合に、ポリシリコン、耐火性金属又
はそのメタルエッチに対して比較的影響を受けないその
他の物質からなる導電層５０上で停止する比較的非等方
性の従来の塩素をベースとしたプラズマエッチを使用す
ることが望ましい。導電層５０のエッチストップ特性に
起因して、ウエハの表面から比較的厚いアルミニウム層
４８をクリア即ち除去することを確保するために、この
段階において顕著なオーバーエッチを行なうことが可能
である。
【００４１】次に、図６ｃを参照すると、メタルライン
の形成が、このエッチングに対するマスクとしてマスク
層４９及びアルミニウム層４８を使用して、導電層５０
を除去することにより完了する。導電層５０を除去する
ために使用されるエッチングがアルミニウム層４８を著
しくアタックすることがないことが望ましく、又、それ
がアルミニウムをエッチングする場合には、エッチング
が実質的に非等方的であることが望ましい。導電層５０
がポリシリコンである場合には、好適なエッチングは塩
素をベースとしたエッチャント（例えば、その場合に
は、ＢＣｌ3又はＣｌ2 が活性種である）を使用したプ
ラズマエッチングであり、導電層５０がタングステンで
ある場合には、塩素をベースとしたエッチャントを使用
するプラズマエッチングも好適である。勿論、導電層５
０のエッチングが、上述したエッチャントの各々に対す
る場合における如く、絶縁層４４を著しくアタックする
ことのないエッチャントで導電層５０のエッチングを行
なうことが望ましく、且つこの様なその他のエッチャン
トは当該技術分野において公知である。
の形成が、このエッチングに対するマスクとしてマスク
層４９及びアルミニウム層４８を使用して、導電層５０
を除去することにより完了する。導電層５０を除去する
ために使用されるエッチングがアルミニウム層４８を著
しくアタックすることがないことが望ましく、又、それ
がアルミニウムをエッチングする場合には、エッチング
が実質的に非等方的であることが望ましい。導電層５０
がポリシリコンである場合には、好適なエッチングは塩
素をベースとしたエッチャント（例えば、その場合に
は、ＢＣｌ3又はＣｌ2 が活性種である）を使用したプ
ラズマエッチングであり、導電層５０がタングステンで
ある場合には、塩素をベースとしたエッチャントを使用
するプラズマエッチングも好適である。勿論、導電層５
０のエッチングが、上述したエッチャントの各々に対す
る場合における如く、絶縁層４４を著しくアタックする
ことのないエッチャントで導電層５０のエッチングを行
なうことが望ましく、且つこの様なその他のエッチャン
トは当該技術分野において公知である。
【００４２】本発明のこの実施例の場合も、コンタクト
開口の外側のメタルラインに対する包囲体間隔はゼロで
ある。マスク層４９は、コンタクト開口内の導電層５０
の垂直部分内にエッジが位置しない限り、コンタクト開
口内にそのエッジを位置させて形成することが可能であ
る。しかしながら、上述した如く、正確にゼロの包囲体
間隔でマスク層３９を画定し、不整合公差を与えること
が望ましい。本発明のこの実施例によれば、導電層５０
はコンタクト内に止どまるので、それが可及的に導電性
のものであることが望ましいことは勿論である。
開口の外側のメタルラインに対する包囲体間隔はゼロで
ある。マスク層４９は、コンタクト開口内の導電層５０
の垂直部分内にエッジが位置しない限り、コンタクト開
口内にそのエッジを位置させて形成することが可能であ
る。しかしながら、上述した如く、正確にゼロの包囲体
間隔でマスク層３９を画定し、不整合公差を与えること
が望ましい。本発明のこの実施例によれば、導電層５０
はコンタクト内に止どまるので、それが可及的に導電性
のものであることが望ましいことは勿論である。
【００４３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、上述した本発明の各実施例は、メタリゼー
ションの上部層として使用するか、又はマルチレベルメ
タリゼーションを持った集積回路におけるメタリゼーシ
ョンの下側レベルの層として使用することも可能であ
る。マルチレベルメタリゼーションの場合には、コンタ
クトが「スタック」された状態即ち一つ一つ積み重ねら
れた状態で種々のメタリゼーション層の間に形成するこ
とが可能であり、従ってメタリゼーションの上部層が、
中間のメタリゼーション層を介して、全てのメタリゼー
ションの下側のデバイスの単結晶シリコン又はその他の
導電性領域へコンタクトを形成することが可能である。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、上述した本発明の各実施例は、メタリゼー
ションの上部層として使用するか、又はマルチレベルメ
タリゼーションを持った集積回路におけるメタリゼーシ
ョンの下側レベルの層として使用することも可能であ
る。マルチレベルメタリゼーションの場合には、コンタ
クトが「スタック」された状態即ち一つ一つ積み重ねら
れた状態で種々のメタリゼーション層の間に形成するこ
とが可能であり、従ってメタリゼーションの上部層が、
中間のメタリゼーション層を介して、全てのメタリゼー
ションの下側のデバイスの単結晶シリコン又はその他の
導電性領域へコンタクトを形成することが可能である。
【図１】 従来技術に基づいて発生したコンタクト欠陥
を示した概略断面図。
を示した概略断面図。
【図２】 図１に示した問題に対処すべく従来技術に基
づいてコンタクト開口上方におけるメタルラインを示し
た概略平面図。
づいてコンタクト開口上方におけるメタルラインを示し
た概略平面図。
【図３ａ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｂ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｃ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｄ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｅ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｆ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｇ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図３ｈ】 本発明の第一実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図４】 本発明の第一実施例に基づいて製造した集積
回路の一部を示した概略平面図。
回路の一部を示した概略平面図。
【図５ａ】 本発明の第二実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図５ｂ】 本発明の第二実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図５ｃ】 本発明の第二実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図６ａ】 本発明の第三実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図６ｂ】 本発明の第三実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
【図６ｃ】 本発明の第三実施例に基づいて集積回路を
製造する方法の各段階における状態を示した概略断面
図。
製造する方法の各段階における状態を示した概略断面
図。
１２ 基板 １３ ドープ領域 １４ 絶縁層 １６ バリア層 １８ 第一アルミニウム層 ２０ エッチストップ層 ２２ 第二アルミニウム層 ２４ マスク層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7353−4Ｍ (72)発明者 フ−タイ リオウ アメリカ合衆国， テキサス 75010， カーロルトン， ランスダウン ドライブ 2027
Claims (23)
- 【請求項１】 絶縁層内のコンタクト開口を介して下側
に存在する導電性要素への集積回路における相互接続体
を製造する方法において、前記コンタクト開口の側壁内
にエッチストップ層を形成し、前記コンタクト開口の側
壁内の前記エッチストップ層の部分の間の前記コンタク
ト開口内に前記金属層の一部が配設されるような態様で
前記エッチストップ上にアルミニウムを含有する金属層
を形成し、前記コンタクト開口の上側に位置し前記金属
層の一部の上にマスクを画定し、前記エッチストップ層
を除去するよりも著しく大きな速度で前記金属層を除去
するエッチャントで前記マスクにより被覆されていない
前記金属層の部分をエッチングしてその下側の前記エッ
チストップ層の部分を露出させる、上記各ステップを有
することを特徴とする方法。 - 【請求項２】 請求項１において、前記エッチングステ
ップの後に前記金属層が前記コンタクト開口の寸法範囲
内のエッジを有するような態様で前記マスクが寸法構成
されており、且つ前記コンタクト開口内の前記導電性要
素の部分が前記エッチングステップの後に露出されるこ
とがないことを特徴とする方法。 - 【請求項３】 請求項１において、前記金属層を形成す
るステップが、３５０℃以下から開始して５００℃以下
の付着温度へ増加させる集積回路の温度上昇期間中に前
記集積回路上に連続的に前記金属層を付着させることを
特徴とする方法。 - 【請求項４】 請求項１において、更に、前記エッチス
トップ層を形成するステップの前にアルミニウムを含有
する下側金属層を形成し、前記金属層をエッチングする
ステップの前に前記エッチストップ層の露出部分をエッ
チングして前記下側金属層の一部を露出させ、且つ前記
エッチストップ層の露出部分をエッチングするステップ
の後に前記下側金属層の前記露出部分をエッチングす
る、上記各ステップを有することを特徴とする方法。 - 【請求項５】 請求項４において、前記下側金属層の露
出部分をエッチングするステップが計時的エッチである
ことを特徴とする方法。 - 【請求項６】 請求項５において、前記エッチングステ
ップの後に前記金属層が前記コンタクト開口の寸法内の
エッジを有するような態様で前記マスクが寸法構成され
ており、且つ前記下側金属層の前記露出部分が前記コン
タクト開口内の部分を包含していることを特徴とする方
法。 - 【請求項７】 請求項４において、更に、前記下側金属
層を形成するステップの前に前記下側に存在する導電性
要素の上側に位置した部分を持ったバリア層を形成する
ことを特徴とする方法。 - 【請求項８】 請求項７において、前記下側金属層の露
出部分をエッチングするステップが更に前記バリア層を
エッチングすることを特徴とする方法。 - 【請求項９】 請求項１において、前記エッチストップ
層を形成するステップが、前記エッチストップ層を全体
的に付着形成し、且つ前記エッチストップ層の側壁スペ
ーサが前記コンタクト開口の側部上に残存するように前
記エッチストップ層を非等方的にエッチングする、こと
を特徴とする方法。 - 【請求項１０】 請求項９において、前記金属層を形成
するステップが、３５０℃以下の温度から開始し且つ５
００℃以下の付着温度へ増加させる集積回路の温度上昇
の期間中に前記集積回路上に連続的に前記金属層を付着
形成することを特徴とする方法。 - 【請求項１１】 請求項９において、前記エッチストッ
プ層が導電性物質から構成されていることを特徴とする
方法。 - 【請求項１２】 請求項９において、前記エッチストッ
プ層が半導体物質から構成されていることを特徴とする
方法。 - 【請求項１３】 請求項１において、前記エッチストッ
プ層を形成するステップが、前記導電性物質が前記下側
に存在する導電性要素と接触状態にあるように導電性物
質からなる層を全体的に形成することを特徴とする方
法。 - 【請求項１４】 請求項１３において、前記金属層を形
成するステップが、３５０℃以下の温度から開始して５
００℃以下の付着温度へ増加させる前記集積回路の温度
上昇の期間中に前記集積回路上に連続的に前記金属層を
付着形成することを特徴とする方法。 - 【請求項１５】 請求項１３において、更に、前記エッ
チングステップの後に前記導電層の露出部分をエッチン
グすることを特徴とする方法。 - 【請求項１６】 集積回路において、導電性要素が設け
られており、前記導電性要素の上側に位置しており前記
導電性要素の一部を露出させるためにそれを介してコン
タクト開口を具備する絶縁層が設けられており、前記コ
ンタクト開口内に配設してエッチストップ物質が設けら
れており、前記エッチストップ物質は選択したエッチャ
ントに対してアルミニウムのエッチング速度よりも実質
的に低いエッチング速度を有しており、前記コンタクト
開口内に配設して前記導電性要素と電気的接触状態でア
ルミニウムを含有する金属層が設けられており、前記金
属層は前記エッチストップ物質の一部が前記金属層によ
り露出されるような態様で前記コンタクト開口の寸法内
にエッジを有していることを特徴とする集積回路。 - 【請求項１７】 請求項１６において、更に、前記導電
性要素と前記コンタクト開口内の前記エッチストップ物
質との間で前記コンタクト開口内に配設してアルミニウ
ムを含有する下側金属層が設けられており、前記下側金
属層は前記金属層も前記金属層及び前記エッチストップ
層により露出された部分を有していることを特徴とする
集積回路。 - 【請求項１８】 請求項１７において、更に、前記下側
金属層と前記導電性要素との間において前記コンタクト
開口内に配設してバリア層が設けられていることを特徴
とする集積回路。 - 【請求項１９】 請求項１６において、前記エッチスト
ップ物質が前記コンタクト開口の側壁に沿って配設され
ていることを特徴とする集積回路。 - 【請求項２０】 請求項１９において、前記エッチスト
ップ物質が半導体物質を有することを特徴とする集積回
路。 - 【請求項２１】 請求項１９において、前記エッチスト
ップ物質が電気的に導電性であることを特徴とする集積
回路。 - 【請求項２２】 請求項２１において、前記エッチスト
ップ物質も前記金属層と前記導電性要素との間に配設さ
れていることを特徴とする集積回路。 - 【請求項２３】 請求項２２において、前記エッチスト
ップ物質が前記導電性要素と接触状態にあることを特徴
とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/676,084 US5270254A (en) | 1991-03-27 | 1991-03-27 | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
| US676084 | 1991-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114587A true JPH05114587A (ja) | 1993-05-07 |
Family
ID=24713160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4068611A Pending JPH05114587A (ja) | 1991-03-27 | 1992-03-26 | コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5270254A (ja) |
| EP (1) | EP0506426B1 (ja) |
| JP (1) | JPH05114587A (ja) |
| KR (1) | KR920018921A (ja) |
| DE (1) | DE69220995T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625388B1 (ko) * | 2000-04-04 | 2006-09-18 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100625393B1 (ko) * | 2004-01-05 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
| US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
| JP2946978B2 (ja) * | 1991-11-29 | 1999-09-13 | ソニー株式会社 | 配線形成方法 |
| US6051490A (en) * | 1991-11-29 | 2000-04-18 | Sony Corporation | Method of forming wirings |
| GB9219267D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| KR100320364B1 (ko) * | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
| JP3401843B2 (ja) * | 1993-06-21 | 2003-04-28 | ソニー株式会社 | 半導体装置における多層配線の形成方法 |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| EP0645621A3 (de) * | 1993-09-28 | 1995-11-08 | Siemens Ag | Sensoranordnung. |
| JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
| EP0660393B1 (en) * | 1993-12-23 | 2000-05-10 | STMicroelectronics, Inc. | Method and dielectric structure for facilitating overetching of metal without damage to inter-level dielectric |
| US5545590A (en) * | 1994-08-29 | 1996-08-13 | International Business Machines Corporation | Conductive rie-resistant collars for studs beneath rie-defined wires |
| JP2701751B2 (ja) * | 1994-08-30 | 1998-01-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW290717B (en) * | 1994-10-28 | 1996-11-11 | Advanced Micro Devices Inc | Method to prevent formation of defects during multilayer interconnect processing |
| US5691571A (en) * | 1994-12-28 | 1997-11-25 | Nec Corporation | Semiconductor device having fine contact hole with high aspect ratio |
| DE69527344T2 (de) * | 1994-12-29 | 2003-02-27 | Stmicroelectronics, Inc. | Verfahren zur Herstellung einer Halbleiterverbindungsstruktur |
| JPH08191054A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| DE69625265T2 (de) * | 1995-03-28 | 2003-09-04 | Texas Instruments Inc., Dallas | Halbleiterstrukturen |
| US6191484B1 (en) | 1995-07-28 | 2001-02-20 | Stmicroelectronics, Inc. | Method of forming planarized multilevel metallization in an integrated circuit |
| US5641992A (en) * | 1995-08-10 | 1997-06-24 | Siemens Components, Inc. | Metal interconnect structure for an integrated circuit with improved electromigration reliability |
| US5847460A (en) * | 1995-12-19 | 1998-12-08 | Stmicroelectronics, Inc. | Submicron contacts and vias in an integrated circuit |
| US6111319A (en) | 1995-12-19 | 2000-08-29 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
| US5851923A (en) * | 1996-01-18 | 1998-12-22 | Micron Technology, Inc. | Integrated circuit and method for forming and integrated circuit |
| KR100215846B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| US20040222525A1 (en) * | 1997-03-14 | 2004-11-11 | Rhodes Howard E. | Advanced VLSI metallization |
| US5911113A (en) | 1997-03-18 | 1999-06-08 | Applied Materials, Inc. | Silicon-doped titanium wetting layer for aluminum plug |
| JP3725964B2 (ja) * | 1997-04-17 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
| JP3381767B2 (ja) * | 1997-09-22 | 2003-03-04 | 東京エレクトロン株式会社 | 成膜方法および半導体装置の製造方法 |
| US5981395A (en) * | 1997-10-18 | 1999-11-09 | United Microelectronics Corp. | Method of fabricating an unlanded metal via of multi-level interconnection |
| US6020266A (en) * | 1997-12-31 | 2000-02-01 | Intel Corporation | Single step electroplating process for interconnect via fill and metal line patterning |
| FR2774811B1 (fr) * | 1998-02-10 | 2003-05-09 | Sgs Thomson Microelectronics | Procede de formation de lignes conductrices sur des circuits integres |
| TW407342B (en) * | 1998-06-17 | 2000-10-01 | United Microelectronics Corp | Planarization method of damascene structure |
| JP3266109B2 (ja) * | 1998-08-05 | 2002-03-18 | 株式会社村田製作所 | 電子デバイスの作製方法 |
| US6177353B1 (en) * | 1998-09-15 | 2001-01-23 | Infineon Technologies North America Corp. | Metallization etching techniques for reducing post-etch corrosion of metal lines |
| US6724088B1 (en) * | 1999-04-20 | 2004-04-20 | International Business Machines Corporation | Quantum conductive barrier for contact to shallow diffusion region |
| JP4288767B2 (ja) * | 1999-07-07 | 2009-07-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US6566759B1 (en) * | 1999-08-23 | 2003-05-20 | International Business Machines Corporation | Self-aligned contact areas for sidewall image transfer formed conductors |
| US6489237B1 (en) * | 2001-12-04 | 2002-12-03 | Taiwan Semiconductor Manufacturing Company | Method of patterning lines in semiconductor devices |
| KR100641980B1 (ko) * | 2004-12-17 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 및 그 형성방법 |
| TWI254352B (en) * | 2005-06-20 | 2006-05-01 | Macronix Int Co Ltd | Method of fabricating conductive lines and structure of the same |
| US9006801B2 (en) | 2011-01-25 | 2015-04-14 | International Business Machines Corporation | Method for forming metal semiconductor alloys in contact holes and trenches |
| US9922876B1 (en) * | 2017-01-24 | 2018-03-20 | Macronix International Co., Ltd. | Interconnect structure and fabricating method thereof |
| CN108346616B (zh) * | 2017-01-25 | 2021-03-05 | 旺宏电子股份有限公司 | 内连线结构及其制造方法 |
| KR102737514B1 (ko) * | 2020-06-11 | 2024-12-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835778A (ja) * | 1971-09-09 | 1973-05-26 | ||
| JPS5319774A (en) * | 1976-08-06 | 1978-02-23 | Seiko Epson Corp | Semiconductor integrated circuit |
| JPS5643742A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Manufacture of semiconductor |
| JPS5750429A (en) * | 1980-09-12 | 1982-03-24 | Nec Corp | Manufacture of semiconductor device |
| US4720908A (en) * | 1984-07-11 | 1988-01-26 | Texas Instruments Incorporated | Process for making contacts and interconnects for holes having vertical sidewalls |
| US4656732A (en) * | 1984-09-26 | 1987-04-14 | Texas Instruments Incorporated | Integrated circuit fabrication process |
| US4677739A (en) * | 1984-11-29 | 1987-07-07 | Texas Instruments Incorporated | High density CMOS integrated circuit manufacturing process |
| JPS62133713A (ja) * | 1985-12-06 | 1987-06-16 | Hitachi Ltd | 電極形成方法およびその電極 |
| US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| JPS63275113A (ja) * | 1987-05-07 | 1988-11-11 | Nec Corp | 半導体装置の製造方法 |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| US4837183A (en) * | 1988-05-02 | 1989-06-06 | Motorola Inc. | Semiconductor device metallization process |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| JPH02231712A (ja) * | 1989-03-03 | 1990-09-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| DE68920025T2 (de) * | 1989-03-24 | 1995-06-22 | Sgs Thomson Microelectronics | Verfahren zum Herstellen eines Kontaktes/VIA. |
| US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
-
1991
- 1991-03-27 US US07/676,084 patent/US5270254A/en not_active Expired - Lifetime
-
1992
- 1992-03-26 DE DE69220995T patent/DE69220995T2/de not_active Expired - Fee Related
- 1992-03-26 EP EP92302665A patent/EP0506426B1/en not_active Expired - Lifetime
- 1992-03-26 KR KR1019920005149A patent/KR920018921A/ko not_active Withdrawn
- 1992-03-26 JP JP4068611A patent/JPH05114587A/ja active Pending
-
1993
- 1993-07-12 US US08/090,294 patent/US5371410A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
| KR100625388B1 (ko) * | 2000-04-04 | 2006-09-18 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100625393B1 (ko) * | 2004-01-05 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5371410A (en) | 1994-12-06 |
| KR920018921A (ko) | 1992-10-22 |
| EP0506426A1 (en) | 1992-09-30 |
| US5270254A (en) | 1993-12-14 |
| DE69220995D1 (de) | 1997-09-04 |
| EP0506426B1 (en) | 1997-07-23 |
| DE69220995T2 (de) | 1997-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270254A (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
| US5231051A (en) | Method for formation of contact plugs utilizing etchback | |
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4884123A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US5747379A (en) | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| JPH0864822A (ja) | 局部相互接続のオーバパス・マスク／絶縁体及びその製造方法 | |
| JPH09199443A (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| US4908332A (en) | Process for making metal-polysilicon double-layered gate | |
| US6351016B1 (en) | Technology for high performance buried contact and tungsten polycide gate integration | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| US5338702A (en) | Method for fabricating tungsten local interconnections in high density CMOS | |
| JPH10294294A (ja) | 半導体デバイスの金属配線の形成方法 | |
| JPH11163143A (ja) | デュアルダマシンエッチングの実施方法、バイアの形成方法、及び自己整合バイアの製造方法 | |
| US6271570B1 (en) | Trench-free buried contact | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| US6373135B1 (en) | Semiconductor structure and method of fabrication | |
| US6635564B1 (en) | Semiconductor structure and method of fabrication including forming aluminum columns | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 |