JPH05114842A - 入力信号断検出回路 - Google Patents
入力信号断検出回路Info
- Publication number
- JPH05114842A JPH05114842A JP3272315A JP27231591A JPH05114842A JP H05114842 A JPH05114842 A JP H05114842A JP 3272315 A JP3272315 A JP 3272315A JP 27231591 A JP27231591 A JP 27231591A JP H05114842 A JPH05114842 A JP H05114842A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- output
- circuit
- code error
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】符号誤りと関連した入力信号断検出を無調整に
かつ安定に得ること。 【構成】符号誤り出力９を積分回路５で積分して、参照
電圧１１と比較回路８で比較して入力信号断検出出力３
とする。積分回路出力は符号誤りに比例するので、符号
誤りに関連した入力信号断検出が得られる。コンデンサ
７を比較回路入力間に入れることにより偶発的符号誤り
増加があっても入力信号断検出の誤動作を防ぐことがで
きる。 【効果】符号誤り検出出力を積分した信号を用いるので
符号誤りに相関した入力信号断検出が可能である。ま
た、符号誤り検出はディジタル回路で構成されるので入
力信号断検出の無調整化が出来る。
かつ安定に得ること。 【構成】符号誤り出力９を積分回路５で積分して、参照
電圧１１と比較回路８で比較して入力信号断検出出力３
とする。積分回路出力は符号誤りに比例するので、符号
誤りに関連した入力信号断検出が得られる。コンデンサ
７を比較回路入力間に入れることにより偶発的符号誤り
増加があっても入力信号断検出の誤動作を防ぐことがで
きる。 【効果】符号誤り検出出力を積分した信号を用いるので
符号誤りに相関した入力信号断検出が可能である。ま
た、符号誤り検出はディジタル回路で構成されるので入
力信号断検出の無調整化が出来る。
Description
【０００１】
【産業上の利用分野】本発明は、通信機器分野において
用いられる入力信号断検出回路に関する。
用いられる入力信号断検出回路に関する。
【０００２】
【従来の技術】図３に従来の入力信号断検出回路の例を
示す。入力信号１からクロック抽出回路１２よりクロッ
ク出力１４を抽出する。クロック抽出回路はクロック輝
線スペクトルを生成する非線形処理回路（二乗検波回路
など）、フィルタ回路（表面弾性波利用のＳＡＷ，水晶
を使用するＭＣＦなどでクロック成分を通過させる）、
増幅回路からなっている。クロック出力１４の振幅は入
力信号に比例しているので、ピーク検出回路１３により
クロック振幅に比例したピーク電圧１５を得る。ピーク
電圧１５と参照電圧１１’を比較回路８により比較して
参照電圧よりピーク電圧が低くなったとき、すなわち、
入力信号が小さくなったとき入力信号断検出出力３を”
ハイ”にする。
示す。入力信号１からクロック抽出回路１２よりクロッ
ク出力１４を抽出する。クロック抽出回路はクロック輝
線スペクトルを生成する非線形処理回路（二乗検波回路
など）、フィルタ回路（表面弾性波利用のＳＡＷ，水晶
を使用するＭＣＦなどでクロック成分を通過させる）、
増幅回路からなっている。クロック出力１４の振幅は入
力信号に比例しているので、ピーク検出回路１３により
クロック振幅に比例したピーク電圧１５を得る。ピーク
電圧１５と参照電圧１１’を比較回路８により比較して
参照電圧よりピーク電圧が低くなったとき、すなわち、
入力信号が小さくなったとき入力信号断検出出力３を”
ハイ”にする。
【０００３】クロック出力１４の振幅は、フィルタ素子
の個々の特性（挿入損失、中心周波数など）により、ば
らつく。また、クロック出力は符号誤り率とは無関係に
なっているので、入力信号断検出出力も符号誤り率とは
相関がない。例えば、入力信号断では入力信号断検出出
力は発出するが、所定の符号誤りで発出させることは難
しい。
の個々の特性（挿入損失、中心周波数など）により、ば
らつく。また、クロック出力は符号誤り率とは無関係に
なっているので、入力信号断検出出力も符号誤り率とは
相関がない。例えば、入力信号断では入力信号断検出出
力は発出するが、所定の符号誤りで発出させることは難
しい。
【０００４】この様な技術には、特開昭５９−１５１５
４７号公報がある。
４７号公報がある。
【０００５】
【発明が解決しようとする課題】上記従来技術では、ク
ロック抽出回路のフィルタ特性、ピーク検出回路はアナ
ログ回路であり雑音、回路定数に敏感に変動するため、
入力信号断検出レベルを一定にするには個々に調整する
必要があった。さらに、入力信号断検出レベルと符号誤
りとの相関がない等の問題があった。
ロック抽出回路のフィルタ特性、ピーク検出回路はアナ
ログ回路であり雑音、回路定数に敏感に変動するため、
入力信号断検出レベルを一定にするには個々に調整する
必要があった。さらに、入力信号断検出レベルと符号誤
りとの相関がない等の問題があった。
【０００６】本発明の目的は、調整なしに符号誤りと相
関のある入力信号断検出回路を提供することにある。
関のある入力信号断検出回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明はディジタル回路で構成された符号誤り検出
回路の出力を積分することにより符号誤りに比例した電
圧を得ることにより無調整化した。
に、本発明はディジタル回路で構成された符号誤り検出
回路の出力を積分することにより符号誤りに比例した電
圧を得ることにより無調整化した。
【０００８】
【作用】本発明では、符号誤り検出回路の出力を使用す
るので符号誤りと相関を持った入力信号断検出出力を得
ることが出来る。また、ディジタル回路であるので共振
回路、ピーク値検出回路等のアナログ回路の調整が不要
である。
るので符号誤りと相関を持った入力信号断検出出力を得
ることが出来る。また、ディジタル回路であるので共振
回路、ピーク値検出回路等のアナログ回路の調整が不要
である。
【０００９】
【実施例】以下、本発明の実施例を図１，図２に従って
説明する。入力信号１は符号誤り出力内蔵符号変換回路
４に入力されて符号変換された出力２となる。符号誤り
出力内蔵符号変換回路４の内部で符号則違反の検出回路
により検出された符号誤り出力９は積分回路５で積分さ
れて積分出力１０となる。この積分出力１０は参照電圧
回路６の参照電圧１１と比較回路８で比較されて入力信
号断検出出力３となる。コンデンサ７を積分出力１０と
参照電圧１１の間に入れて、雑音などにより積分出力１
０が瞬時的に変化した場合でも参照電圧１１を追従させ
て変化させるので雑音による誤動作を防止する。入力信
号１が断たれると、符号誤り出力９は”ハイ”となるの
で、積分出力１０は高くなる。このとき、入力信号断検
出出力が”ハイ”となるように比較回路を設定すること
により、入力信号断時に入力信号断検出出力を”ハイ”
にすることが出来る。
説明する。入力信号１は符号誤り出力内蔵符号変換回路
４に入力されて符号変換された出力２となる。符号誤り
出力内蔵符号変換回路４の内部で符号則違反の検出回路
により検出された符号誤り出力９は積分回路５で積分さ
れて積分出力１０となる。この積分出力１０は参照電圧
回路６の参照電圧１１と比較回路８で比較されて入力信
号断検出出力３となる。コンデンサ７を積分出力１０と
参照電圧１１の間に入れて、雑音などにより積分出力１
０が瞬時的に変化した場合でも参照電圧１１を追従させ
て変化させるので雑音による誤動作を防止する。入力信
号１が断たれると、符号誤り出力９は”ハイ”となるの
で、積分出力１０は高くなる。このとき、入力信号断検
出出力が”ハイ”となるように比較回路を設定すること
により、入力信号断時に入力信号断検出出力を”ハイ”
にすることが出来る。
【００１０】図２に示す各部の波形で動作を説明する。
積分回路５の入力波形、すなわち、符号誤り出力９は、
入力信号１の振幅が小さくなるに従い、符号誤りが頻繁
に生じるので出力パルス密度の高いものとなる。入力信
号断になると、符号誤り出力は定常的に”ハイ”とな
る。この符号誤り出力９を積分回路５で積分した積分出
力１０は符号誤り出力の密度とともに高くなる。参照電
圧１１より高くなったとき、比較回路８の出力、すなわ
ち、入力信号断検出出力３が”ハイ”となり、入力信号
断が検出される。
積分回路５の入力波形、すなわち、符号誤り出力９は、
入力信号１の振幅が小さくなるに従い、符号誤りが頻繁
に生じるので出力パルス密度の高いものとなる。入力信
号断になると、符号誤り出力は定常的に”ハイ”とな
る。この符号誤り出力９を積分回路５で積分した積分出
力１０は符号誤り出力の密度とともに高くなる。参照電
圧１１より高くなったとき、比較回路８の出力、すなわ
ち、入力信号断検出出力３が”ハイ”となり、入力信号
断が検出される。
【００１１】積分出力１０は符号誤りに比例して高くな
るので、符号誤りに相関した入力信号断検出出力３が得
られる。
るので、符号誤りに相関した入力信号断検出出力３が得
られる。
【００１２】比較回路８を図５に示すように抵抗１６，
１７，１８を付加したヒステリシス付き比較回路を使用
することにより、電源雑音や入力レベル変動による入力
信号断検出出力３のばたつきを防ぐことが出来る。
１７，１８を付加したヒステリシス付き比較回路を使用
することにより、電源雑音や入力レベル変動による入力
信号断検出出力３のばたつきを防ぐことが出来る。
【００１３】
【発明の効果】本発明によれば、符号誤り検出出力を積
分した信号を用いるので符号誤りに相関した入力信号断
検出が可能となる。また、符号誤り検出はディジタル回
路で構成されるので入力信号断検出の無調整化が出来
る。
分した信号を用いるので符号誤りに相関した入力信号断
検出が可能となる。また、符号誤り検出はディジタル回
路で構成されるので入力信号断検出の無調整化が出来
る。
【図１】本発明の一実施例を示すブロック図、
【図２】本発明の動作波形図、
【図３】従来の入力信号断検出回路のブロック図、
【図４】従来の動作波形図、
【図５】ヒステリシス付き比較回路の構成を示す回路
図。
図。
１…入力信号、２…出力、３…入力信号断検出出力、４
…誤り検出回路内蔵符号変換回路、５…積分回路、６…
参照電圧回路、７…コンデンサ、８…比較回路、９…符
号誤り出力、１０…積分出力、１１…参照電圧。
…誤り検出回路内蔵符号変換回路、５…積分回路、６…
参照電圧回路、７…コンデンサ、８…比較回路、９…符
号誤り出力、１０…積分出力、１１…参照電圧。
Claims (1)
- 【請求項１】符号誤り検出回路、符号誤り検出出力を積
分する積分回路、前記積分回路の出力を一つの入力と
し、もう一方の入力に前記積分回路の出力とコンデンサ
を介して接続された参照電圧を持つ比較回路を含むこと
を特徴とする入力信号断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272315A JPH05114842A (ja) | 1991-10-21 | 1991-10-21 | 入力信号断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272315A JPH05114842A (ja) | 1991-10-21 | 1991-10-21 | 入力信号断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114842A true JPH05114842A (ja) | 1993-05-07 |
Family
ID=17512172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272315A Pending JPH05114842A (ja) | 1991-10-21 | 1991-10-21 | 入力信号断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114842A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028567A (ja) * | 1999-07-14 | 2001-01-30 | Furukawa Electric Co Ltd:The | 光波長変換装置および光通信システム |
| US6636348B2 (en) * | 2000-09-27 | 2003-10-21 | Nec Corporation | Signal break detecting circuit |
-
1991
- 1991-10-21 JP JP3272315A patent/JPH05114842A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028567A (ja) * | 1999-07-14 | 2001-01-30 | Furukawa Electric Co Ltd:The | 光波長変換装置および光通信システム |
| US6636348B2 (en) * | 2000-09-27 | 2003-10-21 | Nec Corporation | Signal break detecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392317A (en) | Method and apparatus extracting pulse signal | |
| JPH08237047A (ja) | 差動振幅検出回路および方法 | |
| US5019722A (en) | Threshold crossing detection with improved noise rejection | |
| JPH05114842A (ja) | 入力信号断検出回路 | |
| JP3463727B2 (ja) | クロックパルス伝送回路 | |
| US4399414A (en) | Low-noise pulse conditioner | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP3495715B2 (ja) | 回線品質監視装置及び回線品質監視方法 | |
| JP2004242328A (ja) | プログラマブル・ゲイン増幅器を利用した信号の測定 | |
| JP2002090243A (ja) | 圧力センサ用電子回路 | |
| JPH11122041A (ja) | 振幅検出回路および等化回路 | |
| JPH07135453A (ja) | 信号変換装置 | |
| JP3092340B2 (ja) | Ｐｄｍ変換装置 | |
| JPH0254695B2 (ja) | ||
| CN100505716C (zh) | 用于信号幅度检测的方法和设备 | |
| JPH0421385B2 (ja) | ||
| JPH03201819A (ja) | パルス波形歪低減回路 | |
| KR19980026878A (ko) | 리모콘 수신용 집적회로의 신호 검출 및 적분장치 | |
| JPH05315873A (ja) | 送信電力制御回路およびａｌｃ回路つき送信電力増幅装置 | |
| JPH0846494A (ja) | 波形整形回路 | |
| JP3338726B2 (ja) | サージ識別装置 | |
| JPH0792204A (ja) | コンパレータ回路 | |
| RU2024964C1 (ru) | Устройство магнитной записи с динамическим подмагничиванием | |
| JPH05315841A (ja) | 温度補償付き倍電圧検波回路 |