JPH05114998A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH05114998A JPH05114998A JP3085948A JP8594891A JPH05114998A JP H05114998 A JPH05114998 A JP H05114998A JP 3085948 A JP3085948 A JP 3085948A JP 8594891 A JP8594891 A JP 8594891A JP H05114998 A JPH05114998 A JP H05114998A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- reference white
- data
- photoelectric conversion
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 回路構成を簡素化し、コスト低減を図ること
ができるとともに処理速度を向上できる画像信号処理装
置を提供する。 【構成】 画像読取りを行う光電変換素子１と、光電変
換素子１が基準白デ−タを読取ったときのＡ／Ｄ変換器
２からのディジタルデ−タを記憶するメモリ４と、メモ
リ４に記憶された基準白デ−タのディジタルデ−タをデ
ィザパタ−ンの閾値に対応して重み付けを行う重み付け
付加手段５と、光電変換素子１が画像を読取ったときＡ
／Ｄ変換器２からのディジタルデ−タと基準白デ−タの
ディジタルデ−タをディザパタ−ンの閾値に対応して重
み付けを行う重み付け付加手段５により重み付けしたデ
ィジタルデ−タとを比較し２値化画像信号を出力する比
較手段６を設けた。
ができるとともに処理速度を向上できる画像信号処理装
置を提供する。 【構成】 画像読取りを行う光電変換素子１と、光電変
換素子１が基準白デ−タを読取ったときのＡ／Ｄ変換器
２からのディジタルデ−タを記憶するメモリ４と、メモ
リ４に記憶された基準白デ−タのディジタルデ−タをデ
ィザパタ−ンの閾値に対応して重み付けを行う重み付け
付加手段５と、光電変換素子１が画像を読取ったときＡ
／Ｄ変換器２からのディジタルデ−タと基準白デ−タの
ディジタルデ−タをディザパタ−ンの閾値に対応して重
み付けを行う重み付け付加手段５により重み付けしたデ
ィジタルデ−タとを比較し２値化画像信号を出力する比
較手段６を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ装置等に
使用される画像信号処理装置に関する。
使用される画像信号処理装置に関する。
【０００２】
【従来の技術】従来、光電変換素子、例えばＣＣＤライ
ンセンサ−を使用して原稿の画像読取りを行う場合、画
像読取り領域の端から端まで均一に照明することは困難
である。また、縮小光学系を使用している場合はレンズ
等の影響を受ける。さらにＣＣＤラインセンサ−を構成
する個々の素子間においても感度のバラツキがある。
ンセンサ−を使用して原稿の画像読取りを行う場合、画
像読取り領域の端から端まで均一に照明することは困難
である。また、縮小光学系を使用している場合はレンズ
等の影響を受ける。さらにＣＣＤラインセンサ−を構成
する個々の素子間においても感度のバラツキがある。
【０００３】このように、光電変換素子から出力される
画像信号にはシェ−ディングと呼ばれるムラが重畳され
ている。
画像信号にはシェ−ディングと呼ばれるムラが重畳され
ている。
【０００４】そして、このようなシェ−ディング歪みの
影響を除去する画像信号処理装置としては例えば特開昭
５５−１１２６８５号公報に示されるものが知られてい
る。これは光電スキャナ−のアナログ信号をＡ／Ｄ変換
器でディジタル信号に変換し、光電スキャナ−が基準白
を読取ったときのＡ／Ｄ変換器からのディジタル信号を
ラインメモリに記憶させ、また光電スキャナ−が原稿部
分を読取ったときのＡ／Ｄ変換器からのディジタル信号
をレジスタに格納し、このレジスタのディジタル信号と
ラインメモリのディジタル信号が制御回路で制御されて
補正メモリに供給されデ−タムラ等の補正が行われ、補
正デ−タが情報処理装置に供給され２値化されるように
なっている。
影響を除去する画像信号処理装置としては例えば特開昭
５５−１１２６８５号公報に示されるものが知られてい
る。これは光電スキャナ−のアナログ信号をＡ／Ｄ変換
器でディジタル信号に変換し、光電スキャナ−が基準白
を読取ったときのＡ／Ｄ変換器からのディジタル信号を
ラインメモリに記憶させ、また光電スキャナ−が原稿部
分を読取ったときのＡ／Ｄ変換器からのディジタル信号
をレジスタに格納し、このレジスタのディジタル信号と
ラインメモリのディジタル信号が制御回路で制御されて
補正メモリに供給されデ−タムラ等の補正が行われ、補
正デ−タが情報処理装置に供給され２値化されるように
なっている。
【０００５】
【発明が解決しようとする課題】しかし、従来技術はデ
−タムラの補正処理と２値化画像デ−タを得るための２
値化処理を別々にしているため回路規模が大きくなり、
このためコスト高になるとともに処理速度が遅い問題が
あった。
−タムラの補正処理と２値化画像デ−タを得るための２
値化処理を別々にしているため回路規模が大きくなり、
このためコスト高になるとともに処理速度が遅い問題が
あった。
【０００６】そこで本発明では、回路構成を簡素化し、
コスト低減を図ることができるとともに処理速度を向上
できる画像信号処理装置を提供する。
コスト低減を図ることができるとともに処理速度を向上
できる画像信号処理装置を提供する。
【０００７】
【課題を解決するための手段】本発明では、画像及び基
準白デ−タの読取りを行う光電変換素子と、光電変換素
子からの出力をディジタル信号に変換するアナグロ・デ
ィジタル変換器と、光電変換素子が基準白デ−タを読取
ったディジタルデ−タを記憶するメモリと、このメモリ
に記憶された基準白デ−タのディジタルデ−タをディザ
パタ−ンの閾値に対応して重み付けを行う重み付け付加
手段と、光電変換素子が画像を読取ってアナログ・ディ
ジタル変換器からのディジタルデ−タと基準白デ−タの
ディジタルデ−タをディザパタ−ンの閾値に対応して重
み付け付加手段により重み付けしたディジタルデ−タと
を比較し２値化画像信号を出力する比較手段を設けた。
準白デ−タの読取りを行う光電変換素子と、光電変換素
子からの出力をディジタル信号に変換するアナグロ・デ
ィジタル変換器と、光電変換素子が基準白デ−タを読取
ったディジタルデ−タを記憶するメモリと、このメモリ
に記憶された基準白デ−タのディジタルデ−タをディザ
パタ−ンの閾値に対応して重み付けを行う重み付け付加
手段と、光電変換素子が画像を読取ってアナログ・ディ
ジタル変換器からのディジタルデ−タと基準白デ−タの
ディジタルデ−タをディザパタ−ンの閾値に対応して重
み付け付加手段により重み付けしたディジタルデ−タと
を比較し２値化画像信号を出力する比較手段を設けた。
【０００８】
【作用】このような構成の本発明においては、光電変換
素子が基準白デ−タを読取ってアナログ・ディジタル変
換器からのディジタルデ−タをメモリに記憶させ、記憶
した基準白デ−タのディジタルデ−タをディザパタ−ン
の閾値に対応して重み付けを行い、光電変換素子が画像
を読取ったときのアナログ・ディジタル変換器からのデ
ィジタルデ−タと前記基準白デ−タのディジタルデ−タ
をディザパタ−ンの閾値に対応して重み付けしたディジ
タルデ−タとを比較し２値化画像信号を出力する。
素子が基準白デ−タを読取ってアナログ・ディジタル変
換器からのディジタルデ−タをメモリに記憶させ、記憶
した基準白デ−タのディジタルデ−タをディザパタ−ン
の閾値に対応して重み付けを行い、光電変換素子が画像
を読取ったときのアナログ・ディジタル変換器からのデ
ィジタルデ−タと前記基準白デ−タのディジタルデ−タ
をディザパタ−ンの閾値に対応して重み付けしたディジ
タルデ−タとを比較し２値化画像信号を出力する。
【０００９】
【実施例】本発明の実施例を図１ないし図４に基づいて
説明する。
説明する。
【００１０】図１において、１は光電変換素子としての
ＣＣＤセンサ−で、このＣＣＤセンサ−１が基準白色板
（図示しない）を読取らせ基準白パタ−ン信号をＡ／Ｄ
（アナログ・ディジタル）変換器２で、例えば１画素を
８ビットで示すディジタルデ−タに変換するようにして
いる。そして、前記Ａ／Ｄ変換器２からのディジタルデ
−タを切替スイッチ３の接点ａを介して１ライン分の基
準白パタ−ンのディジタルデ−タをＲＡＭ（ランダム・
アクセス・メモリ）４に記憶させる。このＲＡＭ４から
読み出されたディジタルデ−タは重み付け付加手段とし
ての乗算器５に供給されている。
ＣＣＤセンサ−で、このＣＣＤセンサ−１が基準白色板
（図示しない）を読取らせ基準白パタ−ン信号をＡ／Ｄ
（アナログ・ディジタル）変換器２で、例えば１画素を
８ビットで示すディジタルデ−タに変換するようにして
いる。そして、前記Ａ／Ｄ変換器２からのディジタルデ
−タを切替スイッチ３の接点ａを介して１ライン分の基
準白パタ−ンのディジタルデ−タをＲＡＭ（ランダム・
アクセス・メモリ）４に記憶させる。このＲＡＭ４から
読み出されたディジタルデ−タは重み付け付加手段とし
ての乗算器５に供給されている。
【００１１】図２はディザ閾値を示すパタ−ン図の一例
で、前記乗算器５は、前記ＣＣＤセンサ−１が基準白パ
タ−ン信号を読取ったときの前記Ａ／Ｄ変換器２からの
ディジタルデ−タを図２に示すような４×４画素に対し
て、予め設定されたディザパタ−ンの閾値に対応してＮ
倍する係数を０＜Ｎ＜１の範囲で変化させて重み付けを
行うようになっている。
で、前記乗算器５は、前記ＣＣＤセンサ−１が基準白パ
タ−ン信号を読取ったときの前記Ａ／Ｄ変換器２からの
ディジタルデ−タを図２に示すような４×４画素に対し
て、予め設定されたディザパタ−ンの閾値に対応してＮ
倍する係数を０＜Ｎ＜１の範囲で変化させて重み付けを
行うようになっている。
【００１２】すなわち１ライン目の基準白パタ−ンのデ
ィジタルデ−タは、前記乗算器５によりディザパタ−ン
の主走査方向の閾値「１，９，３，１１，」に対応した
係数Ｎが乗算されて重み付けが行われ、また２ライン目
の基準白パタ−ンのディジタルデ−タは、前記乗算器５
によりディザパタ−ンの主走査方向の閾値「１３，５，
１５，７，」に対応した係数Ｎが乗算されて重み付けが
行われ、また３ライン目の基準白パタ−ンのディジタル
デ−タは、前記乗算器５によりディザパタ−ンの主走査
方向の閾値「４，１２，２，１０」に対応した係数Ｎが
乗算されて重み付けが行われ、また４ライン目の基準白
パタ−ンのディジタルデ−タは、前記乗算器５によりデ
ィザパタ−ンの主走査方向の閾値「１６，８，１４，
６」に対応した係数Ｎが乗算されて重み付けが行われる
ようになっている。
ィジタルデ−タは、前記乗算器５によりディザパタ−ン
の主走査方向の閾値「１，９，３，１１，」に対応した
係数Ｎが乗算されて重み付けが行われ、また２ライン目
の基準白パタ−ンのディジタルデ−タは、前記乗算器５
によりディザパタ−ンの主走査方向の閾値「１３，５，
１５，７，」に対応した係数Ｎが乗算されて重み付けが
行われ、また３ライン目の基準白パタ−ンのディジタル
デ−タは、前記乗算器５によりディザパタ−ンの主走査
方向の閾値「４，１２，２，１０」に対応した係数Ｎが
乗算されて重み付けが行われ、また４ライン目の基準白
パタ−ンのディジタルデ−タは、前記乗算器５によりデ
ィザパタ−ンの主走査方向の閾値「１６，８，１４，
６」に対応した係数Ｎが乗算されて重み付けが行われる
ようになっている。
【００１３】図３は、動作を説明する波形図で、１ライ
ン目の基準白パタ−ンのディジタルデ−タを閾値「１，
９，３，１１」に対応して、Ｎ倍した後の値の変化を示
している。
ン目の基準白パタ−ンのディジタルデ−タを閾値「１，
９，３，１１」に対応して、Ｎ倍した後の値の変化を示
している。
【００１４】そして前記乗算器５には、重み付けされた
各ラインのディジタルデ−タが記憶されるようになって
いる。
各ラインのディジタルデ−タが記憶されるようになって
いる。
【００１５】また前記ＣＣＤセンサ−１が原稿を読取っ
たとき、前記Ａ／Ｄ変換器２からのディジタルデ−タ
を、前記切替スイッチ３の接点ｂを介して、比較器６の
一方の入力端子に供給している。
たとき、前記Ａ／Ｄ変換器２からのディジタルデ−タ
を、前記切替スイッチ３の接点ｂを介して、比較器６の
一方の入力端子に供給している。
【００１６】前記比較器６の他方の入力端子には、前記
乗算器５から読み出されるディジタルデ−タが入力され
るようになっている。
乗算器５から読み出されるディジタルデ−タが入力され
るようになっている。
【００１７】前記比較器６は、原稿を読取ったとき、前
記Ａ／Ｄ変換器２からのディジタルデ−タと、前記乗算
器５に記憶されたディジタルデ−タを、比較し出力端子
Ｏｕから２値化画像信号を出力するようになっている。
記Ａ／Ｄ変換器２からのディジタルデ−タと、前記乗算
器５に記憶されたディジタルデ−タを、比較し出力端子
Ｏｕから２値化画像信号を出力するようになっている。
【００１８】前記ＣＣＤセンサ−１、Ａ／Ｄ変換器２、
切替スイッチ３、ＲＡＭ４および乗算器５は主制御回路
７により所定のタイミングで動作されるようになってい
る。なお、前記乗算器５の係数Ｎをディザパタ−ンの閾
値に対応して変化させる制御は前記主制御回路７が行う
ようになっている。
切替スイッチ３、ＲＡＭ４および乗算器５は主制御回路
７により所定のタイミングで動作されるようになってい
る。なお、前記乗算器５の係数Ｎをディザパタ−ンの閾
値に対応して変化させる制御は前記主制御回路７が行う
ようになっている。
【００１９】このような構成の本実施例においては、先
ずＣＣＤセンサ−１が基準白パタ−ンを読取らせる。こ
の時主制御回路７は切替スイッチ３を制御して接点ａを
ＯＮさせる。そしてＣＣＤセンサ−１が基準白パタ−ン
を読取り、そのとき得られる出力信号はＡ／Ｄ変換器２
でディジタルデ−タに変換された後切替スイッチ３の接
点ａを介してＲＡＭ４に記憶され、乗算器５に供給され
る。そしてこの乗算器５により予め設定されたディザパ
タ−ンの閾値に対応して変化する係数Ｎが乗算されて重
み付けが行われる。そして乗算器５には基準白における
ディジタルデ−タを４ライン分重み付けしたデ−タが記
憶される。
ずＣＣＤセンサ−１が基準白パタ−ンを読取らせる。こ
の時主制御回路７は切替スイッチ３を制御して接点ａを
ＯＮさせる。そしてＣＣＤセンサ−１が基準白パタ−ン
を読取り、そのとき得られる出力信号はＡ／Ｄ変換器２
でディジタルデ−タに変換された後切替スイッチ３の接
点ａを介してＲＡＭ４に記憶され、乗算器５に供給され
る。そしてこの乗算器５により予め設定されたディザパ
タ−ンの閾値に対応して変化する係数Ｎが乗算されて重
み付けが行われる。そして乗算器５には基準白における
ディジタルデ−タを４ライン分重み付けしたデ−タが記
憶される。
【００２０】そして基準白パタ−ンに対する読取りが終
了すると、主制御回路７は切替スイッチ３を接点ｂ側に
切替えて、ＣＣＤセンサ−１に原稿の読取りを行わせ
る。
了すると、主制御回路７は切替スイッチ３を接点ｂ側に
切替えて、ＣＣＤセンサ−１に原稿の読取りを行わせ
る。
【００２１】そしてＣＣＤセンサ−１が原稿の読取りを
開始すると、ＣＣＤセンサ−１からの出力信号はＡ／Ｄ
変換器２でディジタルデ−タに変換された後、切替スイ
ッチ３の接点ｂを介して比較器６に供給されるようにな
っている。
開始すると、ＣＣＤセンサ−１からの出力信号はＡ／Ｄ
変換器２でディジタルデ−タに変換された後、切替スイ
ッチ３の接点ｂを介して比較器６に供給されるようにな
っている。
【００２２】先ずＣＣＤセンサ−１が画像の１ライン目
を読取ったとき、ディジタルデ−タが比較器６に入力さ
れるタイミングに同期して、主制御回路７は乗算器５を
制御して記憶されている１ライン目に対応して、重み付
けされた基準白パタ−ンのディジタルデ−タを比較器６
に供給する。
を読取ったとき、ディジタルデ−タが比較器６に入力さ
れるタイミングに同期して、主制御回路７は乗算器５を
制御して記憶されている１ライン目に対応して、重み付
けされた基準白パタ−ンのディジタルデ−タを比較器６
に供給する。
【００２３】こうして比較器６は重み付けされた基準白
パタ−ンのディジタルデ−タと、画像を読取って得られ
たディジタルデ−タを比較する。そして重み付けされた
基準白のディジタルデ−タが、原稿を読取って得られた
ディジタルデ−タよりも大であれば、白ドット信号を出
力し、また重み付けされた基準白のディジタルデ−タ
が、原稿を読取って得られたディジタルデ−タと等しい
か、または小であれば、黒ドット信号を出力する。すな
わち２値化画像信号を出力することになる。
パタ−ンのディジタルデ−タと、画像を読取って得られ
たディジタルデ−タを比較する。そして重み付けされた
基準白のディジタルデ−タが、原稿を読取って得られた
ディジタルデ−タよりも大であれば、白ドット信号を出
力し、また重み付けされた基準白のディジタルデ−タ
が、原稿を読取って得られたディジタルデ−タと等しい
か、または小であれば、黒ドット信号を出力する。すな
わち２値化画像信号を出力することになる。
【００２４】続いてＣＣＤセンサ−１が画像の２ライン
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から２ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から２ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
【００２５】続いてＣＣＤセンサ−１が画像の３ライン
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から３ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から３ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
【００２６】続いてＣＣＤセンサ−１が画像の４ライン
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から４ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
目を読取ったとき、ディジタルデ−タが比較器６に入力
されるタイミングに同期して、乗算器５から４ライン目
に対応して、重み付けされた基準白パタ−ンのディジタ
ルデ−タが比較器６に供給される。そして比較処理され
て２値化画像信号が出力されることになる。
【００２７】以上の処理を４ライン毎に繰り返し行い、
１頁のライン数分を終了すると原稿１枚分について、シ
ェ−ディング歪みの補正を行ったディザ処理による２値
化画像信号が得られることになる。
１頁のライン数分を終了すると原稿１枚分について、シ
ェ−ディング歪みの補正を行ったディザ処理による２値
化画像信号が得られることになる。
【００２８】このように主制御回路７から切替スィツチ
３の接点ａを介して、ＣＣＤセンサ−１が基準白パタ−
ン信号を読取って、Ａ／Ｄ変換器２からのディジタルデ
−タを、ＲＡＭ４に１ライン分記憶させる。そして主制
御回路７から切替スィツチ３の接点ｂを介して、ＣＣＤ
センサ−１より読込まれた画像信号は、Ａ／Ｄ変換器２
によりディジタル信号に変換され比較器６に入力され
る。そしてＣＣＤセンサ−１より読込まれた画像信号と
同期して、同一画素の基準白パタ−ンはＲＡＭ４から読
み出され、乗算器５に供給され予め設定されたディザパ
タ−ンの閾値に対応して重み付けが行われ、画像読取り
時にＡ／Ｄ変換器２からのディジタルデ−タと、乗算器
５に記憶された基準白パタ−ン信号のディジタルデ−タ
とを比較器６で比較して、シェ−ディング補正処理と２
値化処理の両方ができる。従ってメモリが削減でき、か
つ回路構成を簡素化し、コスト低減を図ることができる
ととに処理速度を向上できる。
３の接点ａを介して、ＣＣＤセンサ−１が基準白パタ−
ン信号を読取って、Ａ／Ｄ変換器２からのディジタルデ
−タを、ＲＡＭ４に１ライン分記憶させる。そして主制
御回路７から切替スィツチ３の接点ｂを介して、ＣＣＤ
センサ−１より読込まれた画像信号は、Ａ／Ｄ変換器２
によりディジタル信号に変換され比較器６に入力され
る。そしてＣＣＤセンサ−１より読込まれた画像信号と
同期して、同一画素の基準白パタ−ンはＲＡＭ４から読
み出され、乗算器５に供給され予め設定されたディザパ
タ−ンの閾値に対応して重み付けが行われ、画像読取り
時にＡ／Ｄ変換器２からのディジタルデ−タと、乗算器
５に記憶された基準白パタ−ン信号のディジタルデ−タ
とを比較器６で比較して、シェ−ディング補正処理と２
値化処理の両方ができる。従ってメモリが削減でき、か
つ回路構成を簡素化し、コスト低減を図ることができる
ととに処理速度を向上できる。
【００２９】次に本発明の他の実施例を図面を参照して
説明する。なお、前記実施例と同一の部分には同一の符
号を付して詳細な説明は省略する。
説明する。なお、前記実施例と同一の部分には同一の符
号を付して詳細な説明は省略する。
【００３０】図４は重み付け付加手段として乗算器５に
代えて、メモリを使用した場合のメモリ構成図で、メモ
リとしてＲＯＭ５１を使用している。このＲＯＭ５１は
アドレスの上位４ビットＡ11〜Ａ8 がディザパタ−ンの
閾値に対抗し、例えば（Ａ11，Ａ10、Ａ9 、Ａ8 ）が
（０，０，０，１）のときには閾値が「２」となり、ま
た（１，０，０，０）のときには閾値が「９」となる。
そしてこの上位４ビットのデ−タは主制御回路７から供
給されるようになっている。
代えて、メモリを使用した場合のメモリ構成図で、メモ
リとしてＲＯＭ５１を使用している。このＲＯＭ５１は
アドレスの上位４ビットＡ11〜Ａ8 がディザパタ−ンの
閾値に対抗し、例えば（Ａ11，Ａ10、Ａ9 、Ａ8 ）が
（０，０，０，１）のときには閾値が「２」となり、ま
た（１，０，０，０）のときには閾値が「９」となる。
そしてこの上位４ビットのデ−タは主制御回路７から供
給されるようになっている。
【００３１】またアドレスの下位８ビットＡ7 〜Ａ0 に
はＡ／Ｄ変換器２からの基準白のディジタルデ−タが供
給されるようになっている。そしてＲＯＭ５１に予め４
×４画素からなるディザパタ−ンの閾値に対抗した重み
付けの値を各基準白パタ−ン信号値毎に記憶させてお
き、１２ビットのアドレスＡ11〜Ａ0 の指定によりディ
ザパタ−ンの閾値に対応した重み付けデ−タを８ビット
Ｄ7 〜Ｄ0 で比較器６に出力するようになっている。
はＡ／Ｄ変換器２からの基準白のディジタルデ−タが供
給されるようになっている。そしてＲＯＭ５１に予め４
×４画素からなるディザパタ−ンの閾値に対抗した重み
付けの値を各基準白パタ−ン信号値毎に記憶させてお
き、１２ビットのアドレスＡ11〜Ａ0 の指定によりディ
ザパタ−ンの閾値に対応した重み付けデ−タを８ビット
Ｄ7 〜Ｄ0 で比較器６に出力するようになっている。
【００３２】このようにしてもＡ／Ｄ変換器２からの基
準白のディジタルデ−タをディザパタ−ンの閾値に対応
して重み付けができるので、前記実施例と同様の効果が
得られる。
準白のディジタルデ−タをディザパタ−ンの閾値に対応
して重み付けができるので、前記実施例と同様の効果が
得られる。
【００３３】
【発明の効果】以上述べたように本発明では、回路構成
を簡素化し、コスト低減を図ることができるとともに処
理速度を向上できる画像信号処理装置を提供する。
を簡素化し、コスト低減を図ることができるとともに処
理速度を向上できる画像信号処理装置を提供する。
【図１】本発明の実施例を示す画像信号処理装置のブロ
ック図である。
ック図である。
【図２】本発明のディザ閾値を示すパタ−ン図である。
【図３】本発明の動作を説明するための基準白デ−タを
閾値に対応させてＮ倍させた波形図である。
閾値に対応させてＮ倍させた波形図である。
【図４】本発明の他の実施例で、乗算器にかえてＲＯＭ
を使用したメモリ構成図である。
を使用したメモリ構成図である。
１ 光電変換素子 ２ Ａ／Ｄ変換器 ３ 切替スイッチ ４ ＲＡＭ ５ 乗算器 ５１ ＲＯＭ ６ 比較器 ７ 主制御回路
Claims (1)
- 【請求項１】 画像及び基準白デ−タの読取りを行う光
電変換素子と、この光電変換素子からの出力をディジタ
ル信号に変換するアナログ・ディジタル変換器と、前記
光電変換素子が基準白デ−タを読取ったとき前記アナロ
グ・ディジタル変換器からのディジタルデ−タを記憶す
るメモリと、このメモリに記憶された基準白デ−タのデ
ィジタルデ−タをディザパタ−ンの閾値に対応して重み
付けを行う重み付け付加手段と、前記光電変換素子が画
像を読取ってアナログ・ディジタル変換器からのディジ
タルデ−タと基準白デ−タのディジタルデ−タをディザ
パタ−ンの閾値に対応して重み付け付加手段により重み
付けしたディジタルデ−タとを比較し２値化画像信号を
出力する比較手段を設けたことを特徴とする画像信号処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085948A JPH05114998A (ja) | 1991-03-27 | 1991-03-27 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085948A JPH05114998A (ja) | 1991-03-27 | 1991-03-27 | 画像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114998A true JPH05114998A (ja) | 1993-05-07 |
Family
ID=13872987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3085948A Pending JPH05114998A (ja) | 1991-03-27 | 1991-03-27 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114998A (ja) |
-
1991
- 1991-03-27 JP JP3085948A patent/JPH05114998A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554583A (en) | Shading correction device | |
| JPH04363967A (ja) | 原稿読取り装置 | |
| US4675533A (en) | Image reading apparatus with image data overlap removal | |
| US5479207A (en) | System and method for improving the signal to noise ratio of a CCD sensor in an optical scanner | |
| GB2303757A (en) | Shading correctiion in image processing apparatus | |
| US5719965A (en) | Higher precision look-up table from lower precision look-up table for improved tonal adjustment | |
| JPH06339026A (ja) | 補正データ生成装置 | |
| US5177623A (en) | Image processing apparatus and method | |
| JPS6340071B2 (ja) | ||
| US5726771A (en) | System and method for optimizing tonal resolution in an optical scanner | |
| US7443546B2 (en) | Method for generating a calibration curve | |
| KR0181157B1 (ko) | 중간조처리 및 쉐이딩 보정을 위한 화상 처리장치 및 그 방법 | |
| JPH06245068A (ja) | 白レベル補正回路 | |
| JPH05114998A (ja) | 画像信号処理装置 | |
| JP3489801B2 (ja) | 画像読み取り装置 | |
| JP3057802B2 (ja) | 読み取り装置 | |
| JPH04192666A (ja) | 画像信号処理装置 | |
| JP2643273B2 (ja) | 画像処理装置 | |
| JPS60165871A (ja) | 画像処理装置 | |
| KR930007983B1 (ko) | 이미지 프로세서를 이용한 고계조 중간조 화상처리 시스템 | |
| JPH03243060A (ja) | 画像信号の処理装置 | |
| JPS60254876A (ja) | シエ−デイング補正装置 | |
| JP2539447Y2 (ja) | 画像処理装置 | |
| JPH02254851A (ja) | 画像読取装置 | |
| JPH0556227A (ja) | 自動レベル補正装置 |