JPH0511706B2 - - Google Patents

Info

Publication number
JPH0511706B2
JPH0511706B2 JP60200216A JP20021685A JPH0511706B2 JP H0511706 B2 JPH0511706 B2 JP H0511706B2 JP 60200216 A JP60200216 A JP 60200216A JP 20021685 A JP20021685 A JP 20021685A JP H0511706 B2 JPH0511706 B2 JP H0511706B2
Authority
JP
Japan
Prior art keywords
buffer amplifier
serial packet
packet signal
output
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60200216A
Other languages
Japanese (ja)
Other versions
JPS6260379A (en
Inventor
Shunichi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60200216A priority Critical patent/JPS6260379A/en
Publication of JPS6260379A publication Critical patent/JPS6260379A/en
Publication of JPH0511706B2 publication Critical patent/JPH0511706B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は文字多重放送の受信信号に含まれるデ
ジタル信号のように、伝送路の周波数帯域の制限
を受けたシリアルパケツト信号の波形整形回路に
関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a waveform shaping circuit for a serial packet signal that is subject to a frequency band restriction of a transmission path, such as a digital signal included in a received signal of teletext broadcasting. Regarding.

〔従来の技術〕[Conventional technology]

従来、この種の波形整形回路は第4図に示すよ
うに、帯域制限されたシリアルパケツト信号1を
入力させる第1のバツフア増幅器2と、第1のバ
ツフア増幅器2の出力をコンデンサー3に通して
入力させる高入力インピーダンスの第2のバツフ
ア増幅器5と、シリアルパケツト信号のバースト
部位相でONし第2のバツフア増幅器5の入力を
直接グランドに接地するスイツチ回路4と、第2
のバツフア増幅器5からの出力を受け、リフアレ
ンス電圧6を基にして波形整形した信号を出力す
るコンパレータ回路7とを有する。
Conventionally, this type of waveform shaping circuit, as shown in FIG. a second buffer amplifier 5 with a high input impedance to which the input signal is input, a switch circuit 4 which is turned on at the burst phase of the serial packet signal and which connects the input of the second buffer amplifier 5 directly to the ground;
The comparator circuit 7 receives the output from the buffer amplifier 5 and outputs a signal whose waveform has been shaped based on the reference voltage 6.

伝送路を通すために帯域制限されたシリアルパ
ケツト信号を再びデジタル2値のシリアルパケツ
ト信号に受信側で戻す場合には、第4図におい
て、帯域制限されたシリアルパケツト信号1を第
1のバツフア増幅器2で低インピーダンスに変換
し、コンデンサー3に通して高入力インピーダン
スのバツフア増幅器5に入力する。このとき、ス
イツチ回路4を第5図a,bに示すようにシリア
ルパケツト信号のバースト部位相でのみONする
ことにより、シリアルパケツト信号のペデスタル
部分をグランド電位にクランプした後、高入力イ
ンピーダンスバツフア増幅器5の出力をコンパレ
ータ回路7に入力する。
When a serial packet signal that has been band-limited is converted back into a digital binary serial packet signal on the receiving side in order to pass through a transmission path, in Fig. 4, the band-limited serial packet signal 1 is It is converted to a low impedance by a buffer amplifier 2, and then passed through a capacitor 3 and inputted to a buffer amplifier 5 having a high input impedance. At this time, the pedestal portion of the serial packet signal is clamped to the ground potential by turning on the switch circuit 4 only in the burst phase of the serial packet signal as shown in Fig. 5a and b, and then the high input impedance is The output of the buffer amplifier 5 is input to a comparator circuit 7.

一方、第5図aに示すようにコンパレータ回路
7のリフアレンス電圧6としてシリアルパケツト
信号の振幅の半分の電位に設定することにより、
帯域制限されたシリアルパケツト信号を第5図c
に示すようにデジタル2値のシリアルパケツト信
号に変換して整形出力8を得ていた。
On the other hand, as shown in FIG. 5a, by setting the reference voltage 6 of the comparator circuit 7 to a potential that is half the amplitude of the serial packet signal,
The band-limited serial packet signal is shown in Figure 5c.
As shown in the figure, a shaped output 8 was obtained by converting it into a digital binary serial packet signal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述した従来の波形整形回路では、シリアルパ
ケツト信号が正規レベルであるときには、正しく
整形されるが、正規レベルより変動した場合、例
えば、シリアルパケツト信号のレベルが半分以下
になると、整形出力8はなくなつてしまい、正し
く整形されないという問題点があつた。
In the conventional waveform shaping circuit described above, when the serial packet signal is at the normal level, it is correctly shaped, but when it fluctuates from the normal level, for example, when the level of the serial packet signal becomes less than half, the shaped output 8 There was a problem that the image would disappear and not be formatted correctly.

本発明は前記問題点を解消するもので、シリア
ル信号のレベル変動に拘らず、常に正常な波形整
形を行うことができる波形整形回路を提供するも
のである。
The present invention solves the above problems and provides a waveform shaping circuit that can always perform normal waveform shaping regardless of level fluctuations in the serial signal.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため、本発明による波形整
形回路においては、第1のバツフア増幅器と、第
2のバツフア増幅器と、スイツチ回路と、コンパ
レータ回路とを有する波形整形回路であつて、 第1のバツフア増幅器は、帯域制限されたシリ
アルパケツト信号を入力とし、低インピーダンス
に変換して第2のバツフア増幅器に出力するもの
であり、 第2のバツフア増幅器は、高インピーダンスに
設定され、第1のバツフア増幅器の出力の直流成
分を入力とし、コンパレータ回路に出力するもの
であり、 スイツチ回路は、抵抗を有し、シリアルパケツ
ト信号のクロツクラインの部分のみオンして抵抗
を通して第2のバツフア増幅器の入力側をグラン
ドに接地するものであり、 抵抗は、スイツチ回路がオンの時、第1のバツ
フア増幅器の出力のクロツクライン成分の振幅が
なくなるのを防止するとともに、クランプ電位が
スイツチ回路のオフのタイミングに影響されるの
を防止するものであり、 コンパレータ回路は、第2のバツフア増幅器の
出力とリフアレンス電圧とを入力とし、リフアレ
ンス電圧を基にして波形整形した信号を出力する
ものである。
In order to achieve the above object, a waveform shaping circuit according to the present invention includes a first buffer amplifier, a second buffer amplifier, a switch circuit, and a comparator circuit. The amplifier receives a band-limited serial packet signal as input, converts it to low impedance, and outputs it to a second buffer amplifier. The second buffer amplifier is set to high impedance, and the first buffer The DC component of the output of the amplifier is input and output to the comparator circuit.The switch circuit has a resistor and turns on only the clock line portion of the serial packet signal, passing it through the resistor to the input of the second buffer amplifier. The resistor prevents the amplitude of the clock line component of the output of the first buffer amplifier from disappearing when the switch circuit is on, and also prevents the clamp potential from losing the amplitude of the clock line component of the output of the first buffer amplifier when the switch circuit is on. The comparator circuit inputs the output of the second buffer amplifier and the reference voltage, and outputs a signal whose waveform is shaped based on the reference voltage.

〔実施例〕〔Example〕

以下、本発明の一実施例を図により説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図において、本実施例は第1のバツフア増
幅器1と、コンデンサー3と、第2の高入力イン
ピーダンスバツフア増幅器5と、抵抗9を通して
グランドに接地するスイツチ回路4と、コンパレ
ータ回路7とからなる。1は伝送路による波形歪
を防止するために帯域制限されたシリアルパケツ
ト信号である。このシリアルパケツト信号1を入
力させるバツフア増幅器2は次段のスイツチ回路
4がON時に波形が歪むのを防止するため、出力
インピーダンスが低くしてある。コンデンサー3
はキーインククランプでDC成分を生成する。ス
イツチ回路4は第2図a,bに示すようにシリア
ルパケツト信号のクロツクランの部分のみでON
し、抵抗9を通してグランドに接地する。抵抗9
はスイツチ回路4がON時、バツフア増幅器2の
バツフア出力のクロツクラン成分の振幅がなくな
るのを防止するとともに、クランプ電位がスイツ
チ回路4のOFFのタイミングに影響されるのを
防ぐ。第2のバツフア増幅器5はコンデンサー3
にホールドされたクランプ電位を保持するために
高入力インピーダンスになつている。コンパレー
タ回路7はリフアレンス電圧(GND)を基にバ
ツフア増幅器5の出力をコンパレートし、シリア
ルパケツト信号の中心電位をリフアレンスとして
コンパレートし、第2図cのような波形整形した
出力8を得る。
In FIG. 1, this embodiment consists of a first buffer amplifier 1, a capacitor 3, a second high input impedance buffer amplifier 5, a switch circuit 4 grounded through a resistor 9, and a comparator circuit 7. Become. 1 is a serial packet signal whose band is limited in order to prevent waveform distortion caused by the transmission path. The buffer amplifier 2 to which this serial packet signal 1 is input has a low output impedance to prevent the waveform from being distorted when the next stage switch circuit 4 is turned on. capacitor 3
generates a DC component at the key ink clamp. The switch circuit 4 is turned on only at the clock run portion of the serial packet signal, as shown in Figure 2 a and b.
and ground through resistor 9. resistance 9
prevents the amplitude of the clock run component of the buffer output of the buffer amplifier 2 from disappearing when the switch circuit 4 is ON, and also prevents the clamp potential from being influenced by the timing when the switch circuit 4 turns OFF. The second buffer amplifier 5 is a capacitor 3
It has a high input impedance to maintain the clamp potential held at . The comparator circuit 7 compares the output of the buffer amplifier 5 based on the reference voltage (GND), performs the comparison using the center potential of the serial packet signal as a reference, and obtains a waveform-shaped output 8 as shown in Figure 2c. .

実施例において、第2図に示すようにシリアル
パケツト信号のクロツクラン部はデータの“1”、
“0”の連続であり、DC成分はシリアルパケツト
信号の振幅の中心電位となつている。したがつ
て、スイツチ回路4のONタイミングをシリアル
パケツト信号1のクロツクランの部分のみONす
ることにより、シリアルパケツト信号の中心を常
にグランド電位にクランプする。一方、コンパレ
ーター回路7のリフアレンス電位6をグランド電
位に設定することにより、第3図a,bに示すよ
うにシリアルパケツト信号の振幅の中心をスライ
スし波形整形を行う。クランプ後のパケツト信号
のレベルが正規のレベルから例えば±6dBの範囲
で変動したとしても、第3図a,bに示すように
常にシリアルパケツト信号の振幅の中心をスライ
スするため、常に正しく波形整形を行うことがで
きる。
In the embodiment, as shown in FIG. 2, the clock run section of the serial packet signal has data "1",
It is a series of "0"s, and the DC component is the center potential of the amplitude of the serial packet signal. Therefore, by turning ON the switch circuit 4 only at the clock run portion of the serial packet signal 1, the center of the serial packet signal is always clamped to the ground potential. On the other hand, by setting the reference potential 6 of the comparator circuit 7 to the ground potential, waveform shaping is performed by slicing the center of the amplitude of the serial packet signal as shown in FIGS. 3a and 3b. Even if the level of the packet signal after clamping fluctuates within the range of ±6 dB from the normal level, the waveform will always be correct because the serial packet signal is always sliced at the center of its amplitude as shown in Figure 3 a and b. Plastic surgery can be performed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明はシリアルパケツト
信号のクランプ位相をバースト信号部よりクロツ
クラン部分に変更すると同時にこのクランプ電位
をリフアレンス電位としてクランプ出力をコンパ
レータ回路で整形することによりシリアルパケツ
ト信号の振幅が正規レベルより変動した場合も正
しく波形が整形できる効果がある。
As explained above, the present invention changes the clamp phase of the serial packet signal from the burst signal part to the clock run part, and at the same time uses this clamp potential as a reference potential and shapes the clamp output with a comparator circuit, thereby increasing the amplitude of the serial packet signal. This has the effect of correctly shaping the waveform even when it fluctuates from the normal level.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図a,b,cは各部波形図、第3図a,bは
シリアルパケツト信号のレベル変化時の波形整形
出力図、第4図は従来例のブロツク図、第5図
a,b,cは従来例における各部波形図である。 1,5……バツフア増幅器、3……コンデンサ
ー、4……スイツチ回路、7……コンパレーター
回路。
FIG. 1 is a block diagram showing one embodiment of the present invention;
Figures 2a, b, and c are waveform diagrams of various parts, Figures 3a and b are waveform shaping output diagrams when the level of the serial packet signal changes, Figure 4 is a block diagram of the conventional example, and Figures 5a and b. , c are waveform diagrams of various parts in the conventional example. 1, 5... Buffer amplifier, 3... Capacitor, 4... Switch circuit, 7... Comparator circuit.

Claims (1)

【特許請求の範囲】 1 第1のバツフア増幅器と、第2のバツフア増
幅器と、スイツチ回路と、コンパレータ回路とを
有する波形整形回路であつて、 第1のバツフア増幅器は、帯域制限されたシリ
アルパケツト信号を入力とし、低インピーダンス
に変換して第2のバツフア増幅器に出力するもの
であり、 第2のバツフア増幅器は、高インピーダンスに
設定され、第1のバツフア増幅器の出力の直流成
分を入力とし、コンパレータ回路に出力するもの
であり、 スイツチ回路は、抵抗を有し、シリアルパケツ
ト信号のクロツクラインの部分のみオンして抵抗
を通して第2のバツフア増幅器の入力側をグラン
ドに接地するものであり、 抵抗は、スイツチ回路がオンの時、第1のバツ
フア増幅器の出力のクロツクライン成分の振幅が
なくなるのを防止するとともに、クランプ電位が
スイツチ回路のオフのタイミングに影響されるの
を防止するものであり、 コンパレータ回路は、第2のバツフア増幅器の
出力とリフアレンス電圧とを入力とし、リフアレ
ンス電圧を基にして波形整形した信号を出力する
ものであることを特徴とする波形整形回路。
[Scope of Claims] 1. A waveform shaping circuit including a first buffer amplifier, a second buffer amplifier, a switch circuit, and a comparator circuit, wherein the first buffer amplifier is a band-limited serial packet. The second buffer amplifier is set to high impedance and receives the DC component of the output of the first buffer amplifier as input. The switch circuit has a resistor, turns on only the clock line portion of the serial packet signal, and connects the input side of the second buffer amplifier to ground through the resistor. The resistor prevents the amplitude of the clock line component of the output of the first buffer amplifier from disappearing when the switch circuit is on, and also prevents the clamp potential from being influenced by the timing when the switch circuit is off. A waveform shaping circuit, characterized in that the comparator circuit inputs the output of the second buffer amplifier and the reference voltage, and outputs a signal whose waveform is shaped based on the reference voltage.
JP60200216A 1985-09-10 1985-09-10 Waveform shaping circuit Granted JPS6260379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60200216A JPS6260379A (en) 1985-09-10 1985-09-10 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60200216A JPS6260379A (en) 1985-09-10 1985-09-10 Waveform shaping circuit

Publications (2)

Publication Number Publication Date
JPS6260379A JPS6260379A (en) 1987-03-17
JPH0511706B2 true JPH0511706B2 (en) 1993-02-16

Family

ID=16420739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200216A Granted JPS6260379A (en) 1985-09-10 1985-09-10 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JPS6260379A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756267A (en) * 1980-09-19 1982-04-03 Sanyo Electric Co Ltd Manufacture of multi-stylus electrostatic recording electrode
JPS5864889A (en) * 1981-10-14 1983-04-18 Hitachi Ltd automatic level control device

Also Published As

Publication number Publication date
JPS6260379A (en) 1987-03-17

Similar Documents

Publication Publication Date Title
WO1993026119A1 (en) Auxiliary video data slicer
MX9704827A (en) Digital fm demodulator.
US4322811A (en) Clamping circuit for an adaptive filter
US4556983A (en) Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals
US5261004A (en) Noise blanking circuit for AM stero
US5450081A (en) Audio signal reproduction apparatus with frequency response dependent upon error rates
US4303942A (en) Sampling clock reproducing apparatus
JPH0511706B2 (en)
JP2617019B2 (en) Magnetic recording / reproducing device
KR860001128B1 (en) Circuit arrangement for reconstructing noise affected signals
JPH0513110Y2 (en)
JPH0787430B2 (en) Digital FM modulator
JPS6211088Y2 (en)
KR100224697B1 (en) Mute Device for Wireless Headphones
JP2546590B2 (en) Sync signal extraction circuit
KR870003076Y1 (en) Switching Noise Compensation Circuit in FM Modulated Voice Signal Processing by Rotating Head Method
JPS63232516A (en) Waveform shaping circuit
KR100193595B1 (en) Satellite broadcast decoder output video circuit
KR910006316Y1 (en) Secam system color signal handling circuit
JPS6244473B2 (en)
JPH06224711A (en) Digital signal reception circuit
JPH03108987A (en) Recording chroma signal amplitude limiting circuit for SECAM system VTR
JPS60245383A (en) Data signal separation circuit
JPS6243209A (en) Waveform shaping circuit
JPS60199285A (en) Signal switching device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term