JPH0511706B2 - - Google Patents
Info
- Publication number
- JPH0511706B2 JPH0511706B2 JP60200216A JP20021685A JPH0511706B2 JP H0511706 B2 JPH0511706 B2 JP H0511706B2 JP 60200216 A JP60200216 A JP 60200216A JP 20021685 A JP20021685 A JP 20021685A JP H0511706 B2 JPH0511706 B2 JP H0511706B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifier
- serial packet
- packet signal
- output
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字多重放送の受信信号に含まれるデ
ジタル信号のように、伝送路の周波数帯域の制限
を受けたシリアルパケツト信号の波形整形回路に
関する。
ジタル信号のように、伝送路の周波数帯域の制限
を受けたシリアルパケツト信号の波形整形回路に
関する。
従来、この種の波形整形回路は第４図に示すよ
うに、帯域制限されたシリアルパケツト信号１を
入力させる第１のバツフア増幅器２と、第１のバ
ツフア増幅器２の出力をコンデンサー３に通して
入力させる高入力インピーダンスの第２のバツフ
ア増幅器５と、シリアルパケツト信号のバースト
部位相でONし第２のバツフア増幅器５の入力を
直接グランドに接地するスイツチ回路４と、第２
のバツフア増幅器５からの出力を受け、リフアレ
ンス電圧６を基にして波形整形した信号を出力す
るコンパレータ回路７とを有する。
うに、帯域制限されたシリアルパケツト信号１を
入力させる第１のバツフア増幅器２と、第１のバ
ツフア増幅器２の出力をコンデンサー３に通して
入力させる高入力インピーダンスの第２のバツフ
ア増幅器５と、シリアルパケツト信号のバースト
部位相でONし第２のバツフア増幅器５の入力を
直接グランドに接地するスイツチ回路４と、第２
のバツフア増幅器５からの出力を受け、リフアレ
ンス電圧６を基にして波形整形した信号を出力す
るコンパレータ回路７とを有する。
伝送路を通すために帯域制限されたシリアルパ
ケツト信号を再びデジタル２値のシリアルパケツ
ト信号に受信側で戻す場合には、第４図におい
て、帯域制限されたシリアルパケツト信号１を第
１のバツフア増幅器２で低インピーダンスに変換
し、コンデンサー３に通して高入力インピーダン
スのバツフア増幅器５に入力する。このとき、ス
イツチ回路４を第５図ａ，ｂに示すようにシリア
ルパケツト信号のバースト部位相でのみONする
ことにより、シリアルパケツト信号のペデスタル
部分をグランド電位にクランプした後、高入力イ
ンピーダンスバツフア増幅器５の出力をコンパレ
ータ回路７に入力する。
ケツト信号を再びデジタル２値のシリアルパケツ
ト信号に受信側で戻す場合には、第４図におい
て、帯域制限されたシリアルパケツト信号１を第
１のバツフア増幅器２で低インピーダンスに変換
し、コンデンサー３に通して高入力インピーダン
スのバツフア増幅器５に入力する。このとき、ス
イツチ回路４を第５図ａ，ｂに示すようにシリア
ルパケツト信号のバースト部位相でのみONする
ことにより、シリアルパケツト信号のペデスタル
部分をグランド電位にクランプした後、高入力イ
ンピーダンスバツフア増幅器５の出力をコンパレ
ータ回路７に入力する。
一方、第５図ａに示すようにコンパレータ回路
７のリフアレンス電圧６としてシリアルパケツト
信号の振幅の半分の電位に設定することにより、
帯域制限されたシリアルパケツト信号を第５図ｃ
に示すようにデジタル２値のシリアルパケツト信
号に変換して整形出力８を得ていた。
７のリフアレンス電圧６としてシリアルパケツト
信号の振幅の半分の電位に設定することにより、
帯域制限されたシリアルパケツト信号を第５図ｃ
に示すようにデジタル２値のシリアルパケツト信
号に変換して整形出力８を得ていた。
前述した従来の波形整形回路では、シリアルパ
ケツト信号が正規レベルであるときには、正しく
整形されるが、正規レベルより変動した場合、例
えば、シリアルパケツト信号のレベルが半分以下
になると、整形出力８はなくなつてしまい、正し
く整形されないという問題点があつた。
ケツト信号が正規レベルであるときには、正しく
整形されるが、正規レベルより変動した場合、例
えば、シリアルパケツト信号のレベルが半分以下
になると、整形出力８はなくなつてしまい、正し
く整形されないという問題点があつた。
本発明は前記問題点を解消するもので、シリア
ル信号のレベル変動に拘らず、常に正常な波形整
形を行うことができる波形整形回路を提供するも
のである。
ル信号のレベル変動に拘らず、常に正常な波形整
形を行うことができる波形整形回路を提供するも
のである。
上記目的を達成するため、本発明による波形整
形回路においては、第１のバツフア増幅器と、第
２のバツフア増幅器と、スイツチ回路と、コンパ
レータ回路とを有する波形整形回路であつて、 第１のバツフア増幅器は、帯域制限されたシリ
アルパケツト信号を入力とし、低インピーダンス
に変換して第２のバツフア増幅器に出力するもの
であり、 第２のバツフア増幅器は、高インピーダンスに
設定され、第１のバツフア増幅器の出力の直流成
分を入力とし、コンパレータ回路に出力するもの
であり、 スイツチ回路は、抵抗を有し、シリアルパケツ
ト信号のクロツクラインの部分のみオンして抵抗
を通して第２のバツフア増幅器の入力側をグラン
ドに接地するものであり、 抵抗は、スイツチ回路がオンの時、第１のバツ
フア増幅器の出力のクロツクライン成分の振幅が
なくなるのを防止するとともに、クランプ電位が
スイツチ回路のオフのタイミングに影響されるの
を防止するものであり、 コンパレータ回路は、第２のバツフア増幅器の
出力とリフアレンス電圧とを入力とし、リフアレ
ンス電圧を基にして波形整形した信号を出力する
ものである。
形回路においては、第１のバツフア増幅器と、第
２のバツフア増幅器と、スイツチ回路と、コンパ
レータ回路とを有する波形整形回路であつて、 第１のバツフア増幅器は、帯域制限されたシリ
アルパケツト信号を入力とし、低インピーダンス
に変換して第２のバツフア増幅器に出力するもの
であり、 第２のバツフア増幅器は、高インピーダンスに
設定され、第１のバツフア増幅器の出力の直流成
分を入力とし、コンパレータ回路に出力するもの
であり、 スイツチ回路は、抵抗を有し、シリアルパケツ
ト信号のクロツクラインの部分のみオンして抵抗
を通して第２のバツフア増幅器の入力側をグラン
ドに接地するものであり、 抵抗は、スイツチ回路がオンの時、第１のバツ
フア増幅器の出力のクロツクライン成分の振幅が
なくなるのを防止するとともに、クランプ電位が
スイツチ回路のオフのタイミングに影響されるの
を防止するものであり、 コンパレータ回路は、第２のバツフア増幅器の
出力とリフアレンス電圧とを入力とし、リフアレ
ンス電圧を基にして波形整形した信号を出力する
ものである。
以下、本発明の一実施例を図により説明する。
第１図において、本実施例は第１のバツフア増
幅器１と、コンデンサー３と、第２の高入力イン
ピーダンスバツフア増幅器５と、抵抗９を通して
グランドに接地するスイツチ回路４と、コンパレ
ータ回路７とからなる。１は伝送路による波形歪
を防止するために帯域制限されたシリアルパケツ
ト信号である。このシリアルパケツト信号１を入
力させるバツフア増幅器２は次段のスイツチ回路
４がON時に波形が歪むのを防止するため、出力
インピーダンスが低くしてある。コンデンサー３
はキーインククランプでDC成分を生成する。ス
イツチ回路４は第２図ａ，ｂに示すようにシリア
ルパケツト信号のクロツクランの部分のみでON
し、抵抗９を通してグランドに接地する。抵抗９
はスイツチ回路４がON時、バツフア増幅器２の
バツフア出力のクロツクラン成分の振幅がなくな
るのを防止するとともに、クランプ電位がスイツ
チ回路４のOFFのタイミングに影響されるのを
防ぐ。第２のバツフア増幅器５はコンデンサー３
にホールドされたクランプ電位を保持するために
高入力インピーダンスになつている。コンパレー
タ回路７はリフアレンス電圧（GND）を基にバ
ツフア増幅器５の出力をコンパレートし、シリア
ルパケツト信号の中心電位をリフアレンスとして
コンパレートし、第２図ｃのような波形整形した
出力８を得る。
幅器１と、コンデンサー３と、第２の高入力イン
ピーダンスバツフア増幅器５と、抵抗９を通して
グランドに接地するスイツチ回路４と、コンパレ
ータ回路７とからなる。１は伝送路による波形歪
を防止するために帯域制限されたシリアルパケツ
ト信号である。このシリアルパケツト信号１を入
力させるバツフア増幅器２は次段のスイツチ回路
４がON時に波形が歪むのを防止するため、出力
インピーダンスが低くしてある。コンデンサー３
はキーインククランプでDC成分を生成する。ス
イツチ回路４は第２図ａ，ｂに示すようにシリア
ルパケツト信号のクロツクランの部分のみでON
し、抵抗９を通してグランドに接地する。抵抗９
はスイツチ回路４がON時、バツフア増幅器２の
バツフア出力のクロツクラン成分の振幅がなくな
るのを防止するとともに、クランプ電位がスイツ
チ回路４のOFFのタイミングに影響されるのを
防ぐ。第２のバツフア増幅器５はコンデンサー３
にホールドされたクランプ電位を保持するために
高入力インピーダンスになつている。コンパレー
タ回路７はリフアレンス電圧（GND）を基にバ
ツフア増幅器５の出力をコンパレートし、シリア
ルパケツト信号の中心電位をリフアレンスとして
コンパレートし、第２図ｃのような波形整形した
出力８を得る。
実施例において、第２図に示すようにシリアル
パケツト信号のクロツクラン部はデータの“１”、
“０”の連続であり、DC成分はシリアルパケツト
信号の振幅の中心電位となつている。したがつ
て、スイツチ回路４のONタイミングをシリアル
パケツト信号１のクロツクランの部分のみONす
ることにより、シリアルパケツト信号の中心を常
にグランド電位にクランプする。一方、コンパレ
ーター回路７のリフアレンス電位６をグランド電
位に設定することにより、第３図ａ，ｂに示すよ
うにシリアルパケツト信号の振幅の中心をスライ
スし波形整形を行う。クランプ後のパケツト信号
のレベルが正規のレベルから例えば±6dBの範囲
で変動したとしても、第３図ａ，ｂに示すように
常にシリアルパケツト信号の振幅の中心をスライ
スするため、常に正しく波形整形を行うことがで
きる。
パケツト信号のクロツクラン部はデータの“１”、
“０”の連続であり、DC成分はシリアルパケツト
信号の振幅の中心電位となつている。したがつ
て、スイツチ回路４のONタイミングをシリアル
パケツト信号１のクロツクランの部分のみONす
ることにより、シリアルパケツト信号の中心を常
にグランド電位にクランプする。一方、コンパレ
ーター回路７のリフアレンス電位６をグランド電
位に設定することにより、第３図ａ，ｂに示すよ
うにシリアルパケツト信号の振幅の中心をスライ
スし波形整形を行う。クランプ後のパケツト信号
のレベルが正規のレベルから例えば±6dBの範囲
で変動したとしても、第３図ａ，ｂに示すように
常にシリアルパケツト信号の振幅の中心をスライ
スするため、常に正しく波形整形を行うことがで
きる。
以上説明したように本発明はシリアルパケツト
信号のクランプ位相をバースト信号部よりクロツ
クラン部分に変更すると同時にこのクランプ電位
をリフアレンス電位としてクランプ出力をコンパ
レータ回路で整形することによりシリアルパケツ
ト信号の振幅が正規レベルより変動した場合も正
しく波形が整形できる効果がある。
信号のクランプ位相をバースト信号部よりクロツ
クラン部分に変更すると同時にこのクランプ電位
をリフアレンス電位としてクランプ出力をコンパ
レータ回路で整形することによりシリアルパケツ
ト信号の振幅が正規レベルより変動した場合も正
しく波形が整形できる効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図ａ，ｂ，ｃは各部波形図、第３図ａ，ｂは
シリアルパケツト信号のレベル変化時の波形整形
出力図、第４図は従来例のブロツク図、第５図
ａ，ｂ，ｃは従来例における各部波形図である。 １，５……バツフア増幅器、３……コンデンサ
ー、４……スイツチ回路、７……コンパレーター
回路。
第２図ａ，ｂ，ｃは各部波形図、第３図ａ，ｂは
シリアルパケツト信号のレベル変化時の波形整形
出力図、第４図は従来例のブロツク図、第５図
ａ，ｂ，ｃは従来例における各部波形図である。 １，５……バツフア増幅器、３……コンデンサ
ー、４……スイツチ回路、７……コンパレーター
回路。
Claims (1)
- 【特許請求の範囲】 １ 第１のバツフア増幅器と、第２のバツフア増
幅器と、スイツチ回路と、コンパレータ回路とを
有する波形整形回路であつて、 第１のバツフア増幅器は、帯域制限されたシリ
アルパケツト信号を入力とし、低インピーダンス
に変換して第２のバツフア増幅器に出力するもの
であり、 第２のバツフア増幅器は、高インピーダンスに
設定され、第１のバツフア増幅器の出力の直流成
分を入力とし、コンパレータ回路に出力するもの
であり、 スイツチ回路は、抵抗を有し、シリアルパケツ
ト信号のクロツクラインの部分のみオンして抵抗
を通して第２のバツフア増幅器の入力側をグラン
ドに接地するものであり、 抵抗は、スイツチ回路がオンの時、第１のバツ
フア増幅器の出力のクロツクライン成分の振幅が
なくなるのを防止するとともに、クランプ電位が
スイツチ回路のオフのタイミングに影響されるの
を防止するものであり、 コンパレータ回路は、第２のバツフア増幅器の
出力とリフアレンス電圧とを入力とし、リフアレ
ンス電圧を基にして波形整形した信号を出力する
ものであることを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200216A JPS6260379A (ja) | 1985-09-10 | 1985-09-10 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200216A JPS6260379A (ja) | 1985-09-10 | 1985-09-10 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6260379A JPS6260379A (ja) | 1987-03-17 |
| JPH0511706B2 true JPH0511706B2 (ja) | 1993-02-16 |
Family
ID=16420739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60200216A Granted JPS6260379A (ja) | 1985-09-10 | 1985-09-10 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260379A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756267A (en) * | 1980-09-19 | 1982-04-03 | Sanyo Electric Co Ltd | Manufacture of multi-stylus electrostatic recording electrode |
| JPS5864889A (ja) * | 1981-10-14 | 1983-04-18 | Hitachi Ltd | 自動レベル制御装置 |
-
1985
- 1985-09-10 JP JP60200216A patent/JPS6260379A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6260379A (ja) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993026119A1 (en) | Auxiliary video data slicer | |
| MX9704827A (es) | Desmodulador de fm digital. | |
| US4322811A (en) | Clamping circuit for an adaptive filter | |
| US4556983A (en) | Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals | |
| US5261004A (en) | Noise blanking circuit for AM stero | |
| US5450081A (en) | Audio signal reproduction apparatus with frequency response dependent upon error rates | |
| US4303942A (en) | Sampling clock reproducing apparatus | |
| JPH0511706B2 (ja) | ||
| JP2617019B2 (ja) | 磁気記録再生装置 | |
| KR860001128B1 (ko) | 펄스성잡음 저감장치 | |
| JPH0513110Y2 (ja) | ||
| JPH0787430B2 (ja) | デジタルｆｍ変調器 | |
| JPS6211088Y2 (ja) | ||
| KR100224697B1 (ko) | 무선 헤드폰용 뮤트장치 | |
| JP2546590B2 (ja) | 同期信号抽出回路 | |
| KR870003076Y1 (ko) | 회전 헤드 방식에 의한 fm변조 음성 신호 처리에 있어서의 스위칭 노이즈 보상회로 | |
| JPS63232516A (ja) | 波形整形回路 | |
| KR100193595B1 (ko) | 위성 방송 데코더 출력 비디오 회로 | |
| KR910006316Y1 (ko) | 세캄(secam)방식 칼라신호 처리회로 | |
| JPS6244473B2 (ja) | ||
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPH03108987A (ja) | Ｓｅｃａｍ方式ｖｔｒの記録クロマ信号振幅制限回路 | |
| JPS60245383A (ja) | デ−タ信号の分離回路 | |
| JPS6243209A (ja) | 波形整形回路 | |
| JPS60199285A (ja) | 信号切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |