JPH05120153A - 交代メモリ制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、交代メモリ制御方式に関し、１ビ
ットエラーが発生した場合、不良メモリプリント板の交
代処理を自動的に行うと共に、装置の動作中に、良品と
の交換を可能にすることを目的とする。 【構成】 エラー検出部３Ａがメモリプリント板９−
１，９−２の１ビットエラーを検出すると、交代制御部
１２、プリント板選択部１６により、交代用メモリプリ
ント板１７を選択する。その後メモリ制御部１８の制御
により、１ビットエラーの発生したメモリプリント板の
内容を、交代用メモリプリント板１７に複写する。次
に、交代制御部１２、プリント板選択部１４，１５，１
６の選択により、交代用メモリプリント板１７を有効に
し、１ビットエラーの発生したメモリプリント板を切り
離す。不良メモリプリント板は、アクセス停止指示部１
３の指示でアクセスを一時停止させ、その間に良品と交
換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば半導体ディスク
装置のように、複数の半導体メモリ搭載プリント板から
成るメモリアレーを具備した装置に利用され、特に、半
導体メモリ搭載プリント板単位で、メモリの交代を行う
交代メモリ制御方式に関する。

【０００２】

【従来の技術】図３は、従来の半導体ディスク装置の構
成図であり、図中、１はインターフェイス制御部、２は
メモリアクセス回路、３はエラー検出回路、４は状態レ
ジスタ、５はＭＰＵ（マイクロプロセッサ）、６は制御
メモリ、７はアドレスデコーダ、８はメモリアレー、９
−１，９−２はメモリプリント板、１０は半導体ディス
ク制御装置、１１は半導体ディスク装置を示す。

【０００３】従来、コンピュータシステムの外部記憶装
置として、半導体ディスク装置が開発されていた。この
半導体ディスク装置は、記憶媒体として、半導体メモリ
を使用し、磁気ディスク装置の入出力処理を、仮想的に
実行する装置である。

【０００４】すなわち、半導体ディスク装置は、それ自
体が記憶容量の小さい磁気ディスク装置として、ホスト
システムから制御されるものであり、比較的小容量で、
アクセス応答の速さを絶対視する装置として開発された
ものである。

【０００５】前記半導体ディスク装置は、例えば図３の
ように構成されている。この例では、半導体ディスク装
置１１に、インターフェイス制御部１、メモリアクセス
回路２、エラー検出回路３、状態レジスタ４、ＭＰＵ
５、制御メモリ６、アドレスデコーダ７、メモリアレー
８を設けると共に、該半導体ディスク装置１１を、メモ
リインターフェイスを介して半導体ディスク制御装置１
０に接続する。

【０００６】また、前記メモリアレー８にはメモリプリ
ント板９−１，９−２を設ける。なお、この例では、２
板のメモリプリント板によってメモリアレー８を構成し
たが、実際にはもっと多くのメモリプリント板が設けて
ある。

【０００７】このメモリプリント板９−１，９−２は、
それぞれ、プリント基板に、半導体メモリを搭載（半導
体メモリのみを搭載）したものである。そして、メモリ
プリント板９−１，９−２は、プリント板収納ケージに
対し、メモリプリント板単位で着脱できるように構成さ
れている。

【０００８】前記構成の半導体ディスク装置１１におい
て、メモリアレー８の各メモリプリント板９−１，９−
２は、半導体ディスク制御装置１０からメモリアクセス
回路２を経由してデータのリード／ライトが行われる。

【０００９】メモリアクセス回路２は、メモリプリント
板９−１，９−２をアクセスするためのタイミング信号
を発生したり、１ビットエラーの自動訂正（ＥＣＣ付
加）を行う。また、メモリアクセス中のエラーはエラー
検出回路３によって行い、その結果を状態レジスタ４に
格納する。

【００１０】アドレスデコーダ７は、メモリアクセス回
路２から送られてきたアドレス信号の上位ビットをデコ
ードして、メモリプリント板を選択するための選択信号
をメモリアレー８に出力する。

【００１１】前記信号によって選択されたメモリプリン
ト板では、共通のメモリバスを介してアクセスされ、デ
ータのリード／ライトを行う。このようなデータのリー
ド／ライトとは別に、ＭＰＵ５では、パトロール診断を
行っている。

【００１２】このパトロール診断では、ＭＰＵ５の制御
により、各メモリプリント板をアクセスしてデータのリ
ードを行い、その際、エラー検出回路３によってエラー
を検出する。そして、エラー検出結果を状態レジスタ４
に格納する。

【００１３】この状態レジスタ４の内容はＭＰＵ５によ
って読み出し、エラーがあった場合には、上位の半導体
ディスク制御装置１０を経由して、更に上位のホスト装
置に通知する。この通知を受けたホスト装置では、表示
等により、保守員等に知らせる。

【００１４】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 従来のメモリアレーにおいては、メモリのエラーに
対してＥＣＣ（エラー訂正コード）を付加し、１ビット
エラーの自動訂正を行っていた。このため、１ビットエ
ラーが発生しても、そのまま使用し続け、装置の使用が
終了した時（例えば夜間等）に、不良メモリプリント板
を交換していた。

【００１５】しかし近年の情報処理装置の中には、２４
時間稼動の装置が多くなっている。このような使用環境
においては、メモリの１ビットエラーが発生したメモリ
プリント板を交換する時間を確保するために、使用中の
装置を停止させなければならない。従って、装置の信頼
性及び保守性が低下する。

【００１６】(2) 前記（１）の問題を解決するために、
メモリプリント板内部において、メモリ素子の交代処理
を行うことも考えられていた。しかし、このような方法
では、１ビットエラーを回避することはできるが、プリ
ント板の交換にまでは到らず、問題を抱えた状態で装置
を使用し続けることになる。

【００１７】従って、この場合にも装置の信頼性及び保
守性が低下する。本発明は、このような従来の課題を解
決し、メモリプリント板において１ビットエラーが発生
した場合、不良メモリプリント板の交代処理を自動的に
行うと共に、装置の動作中に、不良メモリプリント板を
良品と交換できるようにすることを目的とする。

【００１８】

【課題を解決するための手段】図１は本発明の原理図で
あり、図中、図３と同符号は同一のものを示す。また、
２Ａはメモリアクセス部、３Ａはエラー検出部、７Ａは
アドレスデコーダ部、１１はメモリ制御部、１２は交代
制御部、１３はアクセス停止指示部、１４〜１６はプリ
ント板選択部、１７は交代メモリプリント板を示す。

【００１９】本発明は上記の課題を解決するため、次の
ように構成した。 (1) 半導体メモリを搭載した複数のメモリプリント板９
−１，９−２から成るメモリアレーと、複数のメモリプ
リント板９−１，９−２を接続してアクセスするメモリ
アクセス部２Ａと、メモリプリント板に対して各種の制
御を行うメモリ制御部１８と、メモリアクセス部２Ａか
ら出力されるアドレス情報を基に、メモリプリント板を
選択するための選択情報を生成するアドレスデコード部
７Ａと、メモリアクセス時のエラーを検出するエラー検
出部３Ａとを具備すると共に、前記半導体メモリに対し
て、１ビットエラーを自動訂正する機能（ＥＣＣ付加）
を備えた装置の交代メモリ制御方式であって、前記メモ
リアレーに、エラーの発生したメモリプリント板を交代
させるための交代用メモリプリント板１７を設け、更に
前記装置に、メモリプリント板の交代制御を行う交代制
御部１２と、アドレスデコード部７Ａの出力及び交代制
御部１２の選択禁止信号を入力して、それぞれのメモリ
プリント板を選択するプリント板選択部１４，１５と、
アドレスデコード部７Ａの出力、交代制御部１２から出
力される交代メモリプリント板選択信号、及び交代用メ
モリプリント板有効信号を入力して、交代用メモリプリ
ント板１７を有効にするプリント板選択部１６とを設
け、エラー検出部３Ａが、メモリプリント板の１ビット
エラーを検出した際、メモリ制御部１８が、データライ
ト時のみ、１ビットエラーを検出したメモリプリント板
の選択と同時に、交代用メモリプリント板を選択するた
めの信号を出力することを、交代制御部１２に通知する
ことにより、プリント板選択部１６が交代用メモリプリ
ント板を選択し、その後、メモリ制御部１８が１ビット
エラーを検出したメモリプリント板の全メモリ領域につ
いて、データのリードとライトを繰り返して、１ビット
エラーが発生したメモリプリント板のメモリ内のデータ
を、交代用メモリプリント板１７に複写し、複写終了
後、メモリ制御部１８は、交代制御部１２とプリント板
選択部１６を経由して、１ビットエラーを検出したプリ
ント板の代りに、交代用メモリプリント板１７を有効に
すると共に、交代制御部１２と、プリント板選択部１４
または１５を経由して、１ビットエラーの発生したメモ
リプリント板を切り離すようにした。

【００２０】(2) 前記構成（１）において、前記装置
に、アクセス停止指示部１３を設け、該アクセス停止指
示部１３の要求により、メモリ制御部１８がメモリアク
セス部２Ａに対して、メモリアクセス停止の指示を一定
時間発行し、その間に、１ビットエラーの発生したメモ
リプリント板を交換可能にした。

【００２１】

【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明する。エラー検出部３Ａがメモリプリント
板の１ビットエラーを検出すると、メモリ制御部１８が
データライト時のみ、前記１ビットエラーを検出したメ
モリプリント板の選択時と同時に、交代用メモリプリン
ト板を選択するための信号を出力することを、交代制御
部１２に通知して、プリント板選択部１６か交代用メモ
リプリント板１７を選択する。

【００２２】その後、メモリ制御部１８が、１ビットエ
ラーを検出したメモリプリント板のメモリの全領域につ
いて、データのリード、ライトを繰り返すことによっ
て、１ビットエラーが発生したメモリプリント板に格納
されているデータを交代用メモリプリント板１７に複写
する。

【００２３】前記複写が終了すると、メモリ制御部１８
が１ビットエラーを検出したメモリプリント板の代り
に、交代用メモリプリント板１７を有効にするために、
交代制御部１２とプリント板選択部１６を経由して、交
代用メモリプリント板１７を有効にする。

【００２４】これと同時に、１ビットエラーを検出した
メモリプリント板を切り離すために、交代制御部１２と
プリント板選択部１４または１５を経由して、前記１ビ
ットエラーを検出したメモリプリント板を切り離す。

【００２５】前記１ビットエラーの発生したメモリプリ
ント板を良品と交換する際は、アクセス停止指示部１３
から、メモリ制御部１８へアクセス停止要求を出す。こ
の要求を受けたメモリ制御部１８では、メモリアクセス
部２Ａに対して、メモリアクセス停止の指示を一定時間
発行する。

【００２６】そして、前記一定時間の間に、１ビットエ
ラーの発生したメモリプリント板を交換する。このよう
にすれば、上位装置からのメモリアクセスを中断するこ
となく、メモリプリント板単位で、１ビットエラーの発
生したメモリプリント板の交代処理を行うことが可能と
なる。

【００２７】また、不良メモリプリント板を良品と交換
する際にも、メモリアクセスを短時間停止するものの、
装置の動作中に極めて短時間で交換可能となる。

【００２８】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図３は、本発明の一実施例における半導体ディス
ク装置の構成図である。

【００２９】図中、図１、図３と同符号は同一のものを
示す。また、１８，１９はＮＯＴ回路、２０，２３は選
択回路、２１，２２はＡＮＤ回路、２４はメモリプリン
ト板挿抜検出回路を示す。

【００３０】この実施例は、半導体ディスク装置に適用
した例であり、その構成を図２に示す。図示のように、
半導体ディスク装置には、インターフェイス制御部１、
メモリアクセス回路２、エラー検出回路３、状態レジス
タ４，１７、ＭＰＵ（マイクロプロセッサ）５、制御メ
モリ６、アドレスデコーダ７、メモリアレー８、ＮＯＴ
回路１８，１９、選択回路２０，２３、ＡＮＤ回路２
１，２２、メモリプリント板挿抜検出回路２４、制御レ
ジスタ１６を設ける。

【００３１】また、前記メモリアレー８には、メモリプ
リント板９−１，９−２と、交代用メモリプリント板１
７を設ける。このメモリプリント板は、半導体メモリを
プリント基板に搭載したものであり、メモリアレー８内
の所定のコネクタに挿入されている。

【００３２】交代用メモリプリント板１７は、メモリプ
リント板９−１，９−２と同じように、半導体メモリを
プリント基板に搭載したものであり、メモリプリント板
９−１，９−２にエラーが発生した場合の交代用のメモ
リとして用いるものである。

【００３３】メモリアクセス回路２は、メモリインター
フェイスを介して上位の半導体ディスク制御装置に接続
されており、メモリアレー８内のメモリをアクセスする
ためのタイミング信号を発生するものである。また、メ
モリアクセス回路２には、１ビットエラーの自動訂正を
行うための回路を備えている。

【００３４】アドレスデコーダ７は、メモリアクセス回
路２から出力されるアドレス情報を基に、アドレスの上
位ビットをデコードして、複数のメモリプリント板の中
から１つのメモリプリント板を選択するための信号（選
択信号）を出力するものである。

【００３５】エラー検出回路３は、メモリプリント板の
エラー（例えば１ビットエラー）を検出し、その結果を
状態レジスタ４に格納する回路である。ＭＰＵ（マイク
ロプロセッサ）５は、メモリアレー８に対する各種制御
を行うプロセッサである。

【００３６】制御メモリ６はＭＰＵ５が使用するメモリ
であり、制御レジスタ１６はＭＰＵ５によって情報が設
定されるレジスタである。以下、本実施例における半導
体ディスク装置の動作を説明する。

【００３７】メモリアレー８内に設けられた各メモリプ
リント板（半導体メモリを搭載したプリント基板）９−
１，９−２は、メモリインターフェイスから、メモリア
クセス回路２を経由してリード／ライトが行われる。そ
して、メモリアクセス中にエラーが発生すると、このエ
ラーはエラー検出回路３で検出され、検出結果の情報を
状態レジスタ４に格納する。

【００３８】この場合、メモリプリント板のメモリエラ
ー（１ビットエラー）に対しては、メモリアクセス回路
２において、ＥＣＣ（エラー訂正コード）を付加し、１
ビットエラーの自動訂正を行う。

【００３９】前記メモリアクセス回路２に入力されるア
ドレス信号は、アドレスデコーダ７に入力され、メモリ
プリント板９−１、またはメモリプリント板９−２を選
択する信号となる。この選択信号は、ＡＮＤ回路２１、
またはＡＮＤ回路２２を経由してメモリアレー８内のメ
モリプリント板に接続されている。

【００４０】また、メモリアクセス回路２は、メモリプ
リント板をアクセスするために必要な信号を、全てのメ
モリプリント板に共通信号として出力している。すなわ
ち、前記のメモリプリント板の選択信号によって選択さ
れたプリント板が、共通信号線を使用してリード／ライ
ト動作を行う。

【００４１】一方、メモリプリント板９−１，９−２
は、ＭＰＵ５の制御の基に、パトロール診断が実行され
ている。このパトロール診断は、ＭＰＵ５の制御によ
り、制御レジスタ１６を経由して、メモリアクセス回路
２にリード命令が発行されて実行され、その結果を状態
レジスタ４によって受け取る。

【００４２】次に、メモリプリント板のメモリで、１ビ
ットエラーが発生した場合のメモリプリント板の交代処
理について説明する。例えば、メモリインターフェイス
を通してメモリプリント板９−２へリード命令が発行さ
れると、メモリアクセス回路２は、指定されたアドレス
をメモリプリント板に発行する。このアドレスの上位信
号（上位ビット）とリード命令の信号がアドレスデコー
ダ７に入力されて、メモリプリント板９−２を選択する
信号が作り出される。

【００４３】この信号は、ＡＮＤ回路２２の一方の入力
端子に入力する。また、ＡＮＤ回路２２の他方の入力端
子には、ＮＯＴ回路１９の出力信号が入力されている。
通常、ＮＯＴ回路１９に入力される制御レジスタ１６の
出力信号は「０」であるため、ＡＮＤ回路２２の２つの
入力信号は「１」となる。その結果ＡＮＤ回路２２の出
力信号は「１」となり、この信号がメモリプリント板９
−２を選択する信号としてメモリプリント板９−２に入
力する。

【００４４】前記ＡＮＤ回路２２から出力される信号
と、メモリアクセス回路２から出力される信号により、
メモリプリント板９−２から、指定されたアドレスのデ
ータをリードして、そのデータをメモリアクセス回路２
へ出力する。

【００４５】この動作により、メモリアクセス回路２
は、メモリプリント板９−２から、指定したアドレスの
データを受け取り、リード命令が完了したことをアドレ
スデコーダ７に通知してリード動作を終了する。

【００４６】この時、メモリアクセス回路２が受け取っ
たデータは、エラー検出回路３によってチェックされ、
１ビットエラーが検出されると、エラー情報（エラーの
内容と発生場所）を状態レジスタ４に格納する。ＭＰＵ
５は、通常、パトロール診断を実行しているが、状態レ
ジスタ４に１ビットエラー情報を検出すると、状態レジ
スタ４に格納されている情報を基に、以下の処理を開始
する。

【００４７】ＭＰＵ５は、メモリプリント板のメモリへ
のライト動作時に、交代用メモリプリント板１７と、メ
モリプリント板９−２が同時に選択されるように、制御
レジスタ１６へ情報を格納する。この情報により、選択
回路２０は、メモリプリント板９−２の選択信号を出力
し、選択回路２３は、ライト時のみ、交代用メモリプリ
ント板１７を選択する信号を出力する。

【００４８】その後、ＭＰＵ５は、制御レジスタ１６を
経由して、リードとライトが連続して実行される命令
（Read & Write命令）を、メモリプリント板９−２の最
初のアドレスから順番に、最後のアドレスまで発行す
る。

【００４９】この処理によって、リード時にメモリプリ
ント板９−２から読み出されたデータは、その後のライ
トにより、メモリプリント板９−２と交代用メモリプリ
ント板１７の両方のメモリに書き込まれる。また、この
処理中に、メモリインターフェイスから発行されるライ
ト命令によるデータも、メモリプリント板９−２と交代
用メモリプリント板１７に同時に書き込まれる。

【００５０】以上の処理が終了すると、ＭＰＵ５は、メ
モリプリント板９−２と交代用メモリプリント板１７の
機能を交代するために、制御レジスタ１６へその情報を
セットする。これにより、制御レジスタ１６からＮＯＴ
回路１９へ「１」が出力され、ＡＮＤ回路２２の出力か
らメモリプリント板９−２を選択する信号が出力されな
くなる。

【００５１】これと同時に、制御レジスタ１６の出力信
号により、選択回路２０は、交代用メモリプリント板１
７の選択信号を出力し、選択回路２３は、ライト時及び
リード時に、交代用メモリプリント板１７を選択する信
号を出力するようになる。

【００５２】これらの処理により、その後のメモリアク
セスは、メモリプリント板９−２の代りに、交代用メモ
リプリント板１７が動作することになる。すなわち、１
ビットエラーの発生したメモリプリント板９−２を、交
代用メモリプリント板１７に交代させる処理を終了す
る。

【００５３】次に、不良であるメモリプリント板９−２
を交換する場合について説明する。前記の処理が終了す
ると、ＭＰＵ５は、制御レジスタ１６を経由してメモリ
アクセス回路２へメモリプリント板が不良であることを
通知する。これにより、メモリアクセス回路２は、メモ
リインターフェイスを通して、この情報を上位装置に通
知する。

【００５４】また、前記情報により、メモリプリント板
９−２の交換が開始され、メモリプリント板９−２が保
守員等によりプリント板収納ケージより引き抜かれる
と、メモリプリント板挿抜検出回路２４がメモリプリン
ト板の挿抜を検出し、状態レジスタ１７へ通知する。

【００５５】ＭＰＵ５は、この状態を検出して制御レジ
スタ１６を経由してメモリアクセス回路２に、一定時間
メモリのアクセスを停止することを指示する。この処理
により、メモリプリント板９−２が引き抜かれる時に発
生するノイズで、メモリアクセス動作が異常にならない
ようにする。

【００５６】更にその後のメモリプリント板９−２の代
わりに挿入される良品のメモリプリント板の挿入時にも
同様の処理が実行され、メモリアクセスに悪影響を与え
ないようにしている。

【００５７】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) エラーの発生したメモリプリント板を良品と交換す
る際、上記実施例では、メモリプリント板の挿抜を検出
してメモリアクセスを停止しているが、このような例に
限らず、保守員等の指示により、メモリアクセスを一定
時間停止するように構成してもよい。

【００５８】(2) 半導体ディスク装置に限らず、複数の
メモリプリント板（半導体メモリを搭載したプリント基
板）から構成されるメモリアレーを具備した各種の装置
に適用可能である。

【００５９】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) メモリアレーを具備した装置が連続使用されるよう
な環境においても、１ビットエラーの発生した不良メモ
リプリント板の交代処理を自動的に行うことができる。

【００６０】(2) 上位装置からのメモリアクセスを中継
することなく、メモリプリント板の交代処理を実行する
ことができる。従って、装置の信頼性及び保守性を向上
させることができる。

【００６１】(3) １ビットエラーの発生したメモリプリ
ント板を、良品と交換するのは、交代用メモリプリント
板への交代処理が終了した後、装置の動作中に行うこと
ができる。

【００６２】この場合、上位装置からのメモリアクセス
を一時停止させるが、その時間は極めて短時間で済む。
従って、この面でも装置の信頼性、及び保守性が向上す
る。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例における半導体ディスク装置
の構成図である。

【図３】従来の半導体ディスク装置の構成図である。

【符号の説明】

２Ａ メモリアクセス部 ３Ａ エラー検出部 ７Ａ アドレスデコード部 ９−１，９−２ メモリプリント板 １２ 交代制御部 １３ アクセス停止指示部 １４，１５，１６ プリント板選択部 １７ 交代用メモリプリント板 １８ メモリ制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリを搭載した複数のメモリプリント
   板（９−１，９−２）から成るメモリアレーと、 複数のメモリプリント板（９−１，９−２）を接続して
   アクセスするメモリアクセス部（２Ａ）と、 メモリプリント板に対して各種の制御を行うメモリ制御
   部（１８）と、 メモリアクセス部（２Ａ）から出力されるアドレス情報
   を基に、メモリプリント板を選択するための選択情報を
   生成するアドレスデコード部（７Ａ）と、 メモリアクセス時のエラーを検出するエラー検出部（３
   Ａ）とを具備すると共に、 前記メモリに対して、１ビットエラーを自動訂正する機
   能（ＥＣＣ付加）を備えた装置の交代メモリ制御方式で
   あって、 前記メモリアレーに、エラーの発生したメモリプリント
   板を交代させるための交代用メモリプリント板（１７）
   を設け、更に前記装置に、 メモリプリント板の交代制御を行う交代制御部（１２）
   と、 アドレスデコード部（７Ａ）の出力信号及び交代制御部
   （１２）の選択禁止信号を入力して、それぞれのメモリ
   プリント板を選択するプリント板選択部（１４，１５）
   と、 アドレスデコード部（７Ａ）の出力、交代制御部（１
   ２）から出力される交代メモリプリント板選択信号、及
   び交代用メモリプリント板有効信号を入力して、交代用
   メモリプリント板（１７）を有効にするプリント板選択
   部（１６）とを設け、 エラー検出部（３Ａ）が、メモリプリント板の１ビット
   エラーを検出した際、 メモリ制御部（１８）が、データライト時のみ、１ビッ
   トエラーを検出したメモリプリント板の選択時と同時
   に、交代用メモリプリント板を選択するための信号を出
   力することを、交代制御部（１２）に通知することによ
   り、 プリント板選択部（１６）が交代用メモリプリント板を
   選択し、 その後、メモリ制御部（１８）が１ビットエラーを検出
   したメモリプリント板の全メモリ領域について、データ
   のリードとライトを繰り返して、１ビットエラーが発生
   したメモリプリント板のメモリ内のデータを、交代用メ
   モリプリント板（１７）に複写し、 複写終了後、メモリ制御部（１８）は、交代制御部（１
   ２）とプリント板選択部（１６）を経由して、１ビット
   エラーを検出したプリント板の代りに、交代用メモリプ
   リント板（１７）を有効にすると共に、 交代制御部（１２）と、プリント板選択部（１４、また
   は１５）を経由して、１ビットエラーの発生したメモリ
   プリント板を切り離すことを特徴とした交代メモリ制御
   方式。
2. 【請求項２】 前記装置に、アクセス停止指示部（１
   ３）を設け、 該アクセス停止指示部（１３）の要求により、メモリ制
   御部（１８）がメモリアクセス部（２Ａ）に対して、メ
   モリアクセス停止の指示を一定時間発行し、 その間に、１ビットエラーの発生したメモリプリント板
   を交換可能にしたことを特徴とする請求項１記載の交代
   メモリ制御方式。