JPH0512072A - コンピユータの障害情報採取システム - Google Patents

コンピユータの障害情報採取システム

Info

Publication number
JPH0512072A
JPH0512072A JP3160503A JP16050391A JPH0512072A JP H0512072 A JPH0512072 A JP H0512072A JP 3160503 A JP3160503 A JP 3160503A JP 16050391 A JP16050391 A JP 16050391A JP H0512072 A JPH0512072 A JP H0512072A
Authority
JP
Japan
Prior art keywords
unit
memory
transfer
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3160503A
Other languages
English (en)
Inventor
Terumitsu Matsumura
輝光 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Fielding Ltd
Original Assignee
NEC Fielding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Fielding Ltd filed Critical NEC Fielding Ltd
Priority to JP3160503A priority Critical patent/JPH0512072A/ja
Publication of JPH0512072A publication Critical patent/JPH0512072A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 採取する情報の転送時間を短くする。 【構成】 コンピュータシステムの状態を表わすデータ
およびそのトレース情報をRAM15に格納する。RA
M15の内容を採取する場合、コンピュータシステムの
実行部4の動作を停止させ、RAM15の内容を凍結
し、転送部12によって、RAM15の内容をEEPR
OM14に転送する。そして、このEEPROM14の
内容は、システムの運用上外部装置22、例えばプリン
タを使用してもさしつかえのないときに、プリンタに送
り印刷する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
においてコンピュータシステムの状態を表わすデータお
よびそのトレース情報を記憶し、必要なときにこれを出
力するコンピュータの障害情報採取システムに関する。
【0002】
【従来の技術】従来より、コンピュータシステムにおけ
る障害の分析等のため、コンピュータシステムの状態を
表わすデータおよびそのトレース情報を記憶し、必要な
ときにこれを印刷等によって出力するようにした障害情
報採取システムが用いられている。
【0003】図2は、従来のコンピュータの障害情報採
取システムの一例を示すブロックである。この図に示す
障害情報採取システムは、ホストの中央処理装置(以
下、CPUと記す。)19に接続された周辺装置制御用
のコンピュータシステムにおける障害情報を採取するシ
ステムである。この障害情報採取システムは、コンピュ
ータシステムの状態を表わすデータ、すなわちプログラ
ムのアドレスやレジスタの内容等と、そのデータを逐次
記録したトレース情報を格納するランダム・アクセス・
メモリ(以下、RAMと記す。)15と、リード・オン
リ・メモリ(以下、ROMと記す。)からなるプログラ
ム格納部8と、これらRAM15およびプログラム格納
部8に接続された論理部20と、この論理部20に接続
されたプリンタ等の外部装置22とを備えている。論理
部20には、ホストのCPU19が接続されている。
【0004】論理部20は、RAM15に接続されたメ
モリ制御部2と、このメモリ制御部2およびプログラム
格納部8に接続された実行部4と、この実行部4とCP
U19および外部装置22との間の信号の入出力を行う
外部入出力部5と、実行部4に接続されたアドレス演算
部7とを備えている。RAM15とメモリ制御部2の間
ではRAM部入出力信号51が入出力され、メモリ制御
部2と実行部4との間ではメモリ入出力信号52が入出
力され、実行部4と外部入出力部5との間では外部入出
力信号53が入出力され、外部入出力部5とCPU1
9、外部装置22の間ではそれぞれ外部入出力信号5
4、外部装置入出力信号55が入出力される。
【0005】プログラム格納部8には、演算命令、入出
力命令、比較命令が格納されている。実行部4は、プロ
グラム格納部8より命令56を取り出し、それが演算命
令ならば、メモリ制御部2を介してRAM15より演算
データを取り出し演算結果を再びRAM15に格納す
る。また、実行部4は、プログラム格納部8から取り出
した命令56が入出力命令ならば、RAM15と外部入
出力部5との間でデータの転送を行う。また、実行部4
は、プログラム格納部8から取り出した命令56が比較
命令ならば、RAM15より比較データを取り出し比較
結果をRAM15に格納する。実行部4は、1つの命令
の実行が終わったならば、次の命令を取り出すために命
令取り出し要求57をアドレス演算部7に出力する。ま
た、実行停止割込58を検出したならば命令の実行を停
止する。
【0006】また、障害情報採取システムは、さらに、
実行部4の動作を停止させたい箇所のアドレスを設定す
るストップアドレス設定スイッチ18と、このストップ
アドレス設定スイッチ18によって設定されたアドレス
を格納するスイッチアドレスレジスタ17と、実行部4
で実行している命令のアドレスを格納するプログラム実
行アドレスレジスタ9と、ストップアドレスレジスタ1
7の内容とプログラム実行アドレスレジスタ9の内容を
比較して一致したならばアドレス一致信号61を出力す
る比較部16と、この比較部16からのアドレス一致信
号61が入力されたときに実行部4に対して実行停止割
込58を出力する割込制御部21とを備えている。スト
ップアドレス設定スイッチ18からストップアドレスレ
ジスタ17へはストップアドレス設定信号62が送出さ
れ、ストップアドレスレジスタ17から比較部16へは
ストップアドレス63が送出される。プログラム実行ア
ドレスレジスタ9は、プログラム格納部8へ読み出しア
ドレス64を送出すると共に、比較部16へ実行アドレ
ス65を送出する。また、プログラム実行アドレスレジ
スタ9は、論理部20のアドレス演算部7に対して演算
用アドレス66を送出すると共に、アドレス演算部7か
らの算出アドレス67を入力する。
【0007】次に、このコンピュータの障害情報採取シ
ステムの動作について説明する。実行部4は、プログラ
ム格納部8より命令56を取り出し、その命令の種類に
応じた動作を行い、実行が終了したならば次の命令を取
り出すために命令取り出し要求57をアドレス演算部7
に出力する。アドレス演算部7は、プログラム実行アド
レスレジスタ9から演算用アドレス66を取り出して演
算を行い、算出アドレス67を順次出力する。この算出
アドレス67は、プログラム実行アドレスレジスタ9に
一時保持された後、プログラム格納部8に出力される。
【0008】実行部4がある命令のアドレスを実行して
いるときのRAM15の内容を採取したい場合、ストッ
プアドレス設定スイッチ18によって、採取したいとき
のアドレスを設定する。設定されたアドレスはストップ
アドレス設定信号62によりストップアドレスレジスタ
17に一時保持される。比較部16は、ストップアドレ
スレジスタ17からのストップアドレス63とプログラ
ム実行アドレスレジスタ9からの実行アドレス65とを
比較し一致したならばアドレス一致信号61を出力す
る。このアドレス一致信号61を受けた割込制御部21
は、実行停止割込58を出力して実行部4の動作を停止
させる。
【0009】このように実行部4の動作を停止させてR
AM15の内容を凍結、すなわち固定させてから、CP
U19によりRAM15の内容を読み出し、外部入出力
部5から外部装置22、例えばプリンタに送り、そこで
印刷させる。
【0010】
【発明が解決しようとする課題】このように従来のコン
ピュータの障害情報採取システムでは、RAM15の内
容を採取するために実行部4の動作を停止し、実行中の
処理を中断して外部のプリンタにRAM15の内容を出
力するというシステムになっていた。
【0011】しかしながら、RAM15の内容をプリン
タに出力する場合には時間がかかり、その間CPU19
との入出力動作での応答を返すことができないため、C
PU19側から論理的に切断される場合があるという問
題があった。
【0012】また、従来は、プリンタとの間にRAM1
5の内容出力が終了したことを通知する手段が特に設け
られていないため、実行部4の実行再開をいつ始めたら
良いか分からないという問題があった。
【0013】そこで本発明の第1の目的は、採取する情
報の転送時間を短くすることのできるコンピュータの障
害情報採取システムを提供することにある。
【0014】本発明の第2の目的は、上記目的に加え、
採取する情報の転送終了後の実行再開時期を知ることが
できるようにしたコンピュータの障害情報採取システム
を提供することにある。
【0015】
【課題を解決するための手段】請求項1記載の発明のコ
ンピュータの障害情報採取システムは、コンピュータシ
ステムの状態を表わすデータおよびそのトレース情報を
格納する第1のメモリと、少なくとも第1のメモリと同
じ大きさの容量を有する不揮発性の第2のメモリと、所
定のアドレスで、コンピュータシステムの実行部の動作
を停止させ、第1のメモリの内容を凍結する動作停止手
段と、この動作停止手段によって凍結された第1のメモ
リの内容を第2のメモリに転送する転送手段と、第2の
メモリの内容を外部装置に出力する出力手段とを備えた
ものである。
【0016】このコンピュータの障害情報採取システム
では、コンピュータシステムの状態を表わすデータおよ
びそのトレース情報は第1のメモリに格納される。動作
停止手段によってコンピュータシステムの実行部の動作
を停止させ、第1のメモリの内容を凍結すると、第1の
メモリの内容は転送手段によって第2のメモリに転送さ
れる。そして、この第2のメモリの内容は出力手段によ
って外部装置に出力される。
【0017】請求項2記載の発明のコンピュータの障害
情報採取システムは、請求項1記載の発明において、転
送手段は転送が終了したら動作停止手段に対して転送終
了を示す転送終了信号を送出し、動作停止手段は転送終
了信号を受けたら実行部に対して動作再開を指示する信
号を出力するようにしたものである。
【0018】このコンピュータの障害情報採取システム
では、第1のメモリの内容の第2のメモリへの転送が終
了すると、転送手段から動作停止手段に対して転送終了
信号が送出され、動作停止手段はこの転送終了信号を受
けたら実行部に対して動作再開を指示する信号を出力す
る。従って、転送終了後すぐに実行部の動作が再開され
る。
【0019】請求項3記載の発明のコンピュータの障害
情報採取システムは、請求項1または2記載の発明にお
いて、第2のメモリとして、電気的消去・書き込み可能
なリード・オンリ・メモリを用いたものである。
【0020】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明の一実施例のコンピュータの
障害情報採取システムの構成を示すブロック図である。
【0021】本実施例のコンピュータの障害情報採取シ
ステムは、コンピュータシステムの状態を表わすデータ
およびそのトレース情報を格納するRAM15と、この
RAM15と同じ大きさの容量を有する電気的消去・書
き込み可能なリード・オンリ・メモリ(Electic
ally Erasable Programmabl
e Read Only Memory:以下、EEP
ROMと記す。)14と、ROMからなるプログラム格
納部8と、このプログラム格納部8に接続された論理部
1と、この論理部1に接続されたプリンタ等の外部装置
22とを備えている。論理部1にはホストのCPU19
が接続されている。
【0022】論理部1は、メモリ制御部2と、このメモ
リ制御部2に接続された入出力選択部3と、メモリ制御
部2およびプログラム格納部8に接続された実行部4
と、この実行部4とCPU19および外部装置22との
間の信号の入出力を行う外部入出力部5と、実行部4に
接続されたアドレス演算部7とを備えている。
【0023】RAM15はRAM入出力制御部11を介
して論理部1の入出力選択部3に接続され、EEPRO
M14はEEPROM入出力制御部13を介して入出力
選択部3に接続されている。また、RAM入出力制御部
11とEEPROM入出力制御部13は転送部12を介
して接続されている。
【0024】RAM15とRAM入出力制御部11との
間ではRAM入出力信号71が入出力され、EEPRO
M14とEEPROM入出力制御部13との間ではEE
PROM入出力信号72が入出力され、RAM入出力制
御部11と入出力選択部3との間ではRAM部入出力信
号51が入出力され、EEPROM入出力制御部13か
ら入出力選択部3へはEEPROM読出信号73が送出
される。また、RAM入出力制御部11から転送部12
へは転送読出データ74が送出され、転送部12からE
EPROM入出力制御部13へは転送書込データ75が
転送される。また、入出力選択部3とメモリ制御部2と
の間では記憶部入出力信号76が入出力され、メモリ制
御部2と実行部4との間ではメモリ入出力信号52が入
出力され、実行部4と外部入出力部5との間では外部入
出力信号53が入出力され、外部入出力部5とCPU1
9、外部装置22の間ではそれぞれ外部入出力信号5
4、外部装置入出力信号55が入出力される。
【0025】RAM入出力制御部11は、転送部12か
らのRAM退避信号77を検出することによりRAM1
5への入出力信号の切り換えとRAM15の内容の退避
を開始する。また、EEPROM入出力制御部13は、
転送部12からのEEPROM書込信号78を検出する
ことにより、EEPROM14への入出力信号の切り換
えとEEPROM14への書き込みを開始する。また、
転送部12は、RAM15の最終番地を記憶しており、
比較部16からのアドレス一致信号61が来たらRAM
15からEEPROM14へのデータ転送を開始し、デ
ータ転送が終了したら転送終了信号79を出力する。
【0026】プログラム格納部8には、演算命令、入出
力命令、比較命令が格納されている。実行部4は、プロ
グラム格納部8より命令56を取り出し、それが演算命
令ならばメモリ制御部2、入出力選択部3を介してRA
M15より演算データを取り出し演算結果を再びRAM
15に格納し、入出力命令ならばRAM15と外部入出
力部5との間でデータの転送を行い、比較命令ならばR
AM15より比較データを取り出し比較結果をRAM1
5に格納する。実行部4は、1つの命令の実行が終わっ
たならば、次の命令を取り出すために命令取り出し要求
57をアドレス演算部7に出力する。また、実行停止割
込58を検出したならば命令の実行を停止する。入出力
選択部3は、実行部4との入出力先がRAM15かEE
PROM14かを切り換える。
【0027】また、障害情報採取システムは、さらに、
図2に示すシステムと同様に、ストップアドレス設定ス
イッチ18と、ストップアドレスレジスタ17と、プロ
グラム実行アドレスレジスタ9と、比較部16と、割込
制御部6とを備えている。これらのうち割込制御部6を
除く構成は、図2に示すシステムと同様なので説明を省
略する。本実施例における割込制御部6は、比較部16
からのアドレス一致信号61が入力されたときに実行部
4に対して実行停止割込58を出力すると共に、転送部
12からの転送終了信号79を検出した場合には実行部
4に対して実行再開割込80を出力する。
【0028】次に、本実施例の動作について説明する。
比較部16は、ストップアドレス63と実行アドレス6
5とを比較して一致したならばアドレス一致信号61を
出力する。転送部12は、このアドレス一致信号61を
検出したならば、RAM退避信号77とEEPROM書
込信号78を出力して、RAM入出力制御部11とEE
PROM入出力制御部13に対してデータ転送を開始さ
せる。そして、転送部12は、RAM入出力制御部11
から送られてくる転送読出データ74を受け取り、転送
書込データ75としてEEPROM入出力制御部13に
出力する動作を、合計転送バイト数がRAM15の容量
と同じになるまで繰り返す。合計転送バイト数がRAM
15の容量に達したら、転送部12は、RAM退避信号
77とEEPROM書込信号78の出力を抑止し、転送
終了信号79を出力する。割込制御部6は、転送終了信
号79を検出したならば、実行部4に対して実行再開割
込80を送り、実行部4の動作を再開させる。
【0029】一方、RAM入出力制御部11は、RAM
退避信号77を検出したならば、RAM15への入出力
信号71をRAM部入出力信号51から転送読出データ
74に切り換えて、RAM15の内容をアドレスの若い
方から順次転送読出データ74として送出する。そし
て、RAM退避信号77を未検出となったら転送読出デ
ータ74の送出を中止し、入出力信号71を転送読出デ
ータ74からRAM部入出力信号51に切り換える。
【0030】また、EEPROM入出力制御部13は、
EEPROM書込信号78を検出したならば、EEPR
OM14への入出力信号72をEEPROM読出信号7
3から転送書込データ75に切り換えて、転送書込デー
タ75として送られてくる内容をEEPROM14のア
ドレスの若い方から順次格納していく。そして、EEP
ROM書込信号78が未検出になったら転送書込データ
75の取り込みを中止し、入出力信号72を転送書込デ
ータ75からEEPROM読出信号73に切り換える。
【0031】EEPROM14に格納された内容は、シ
ステムの運用上外部装置22、例えばプリンタを使用し
てもさしつかえのないときに、外部入出力部5から外部
装置22、例えばプリンタに送り、そこで印刷する。
【0032】その他の動作は、図2のシステムと同様な
ので説明を省略する。
【0033】このように本実施例によれば、RAM15
に格納されたデータの退避用としてEEPROM14を
設け、これにRAM15の内容を転送するようにしたの
で、RAM15に格納されたデータの転送時間が短くな
り、転送中にCPU19から論理的に切断されることが
なくなる。
【0034】また、本実施例によれば、RAM15の内
容の転送終了後、転送部12から割込制御部6に転送終
了信号79を送り、これを受けて割込制御部6から実行
部4に実行再開割込80を送るようにしたので、RAM
15の内容の転送終了後すぐに実行部4の動作を再開す
ることができる。
【0035】また、本実施例によれば、EEPROM1
4に格納された内容を、システムの運用上外部装置2
2、例えばプリンタを使用してもさしつかえのないとき
に、プリンタに送り印刷することができるので、システ
ム運用中でも処理を中断することなく障害情報を採取す
ることができる。
【0036】
【発明の効果】以上説明したように請求項1または3記
載の発明によれば、第1のメモリに採取した情報を第2
のメモリに転送し、この第2のメモリから外部装置に出
力するようにしたので、採取する情報の転送時間を短く
することができるという効果がある。
【0037】また、請求項2または3記載の発明によれ
ば、第1のメモリの内容の第2のメモリへの転送が終了
したら、転送手段から動作停止手段に対して転送終了信
号を送出するようにしたので、上記効果に加え、採取す
る情報の転送終了後の実行再開時期を知ることができる
という効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のコンピュータの障害情報採
取システムの構成を示すブロック図である。
【図2】従来のコンピュータの障害情報採取システムの
一例を示すブロックである。
【符号の説明】
1 論理部 4 実行部 6 割込制御部 11 RAM入出力制御部 12 転送部 13 EEPROM入出力制御部 14 EEPROM 15 RAM 19 CPU 22 外部装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 コンピュータシステムの状態を表わすデ
    ータおよびそのトレース情報を格納する第1のメモリ
    と、 少なくとも、前記第1のメモリと同じ大きさの容量を有
    する不揮発性の第2のメモリと、 所定のアドレスで、コンピュータシステムの実行部の動
    作を停止させ、前記第1のメモリの内容を凍結する動作
    停止手段と、 この動作停止手段によって凍結された第1のメモリの内
    容を前記第2のメモリに転送する転送手段と、 前記第2のメモリの内容を外部装置に出力する出力手段
    とを具備することを特徴とするコンピュータの障害情報
    採取システム。
  2. 【請求項2】 前記転送手段は転送が終了したら前記動
    作停止手段に対して転送終了を示す転送終了信号を送出
    し、前記動作停止手段は前記転送終了信号を受けたら前
    記実行部に対して動作再開を指示する信号を出力するこ
    とを特徴とする請求項1記載のコンピュータの障害情報
    採取システム。
  3. 【請求項3】 前記第2のメモリは、電気的消去・書き
    込み可能なリード・オンリ・メモリであることを特徴と
    する請求項1または2記載のコンピュータの障害情報採
    取システム。
JP3160503A 1991-07-01 1991-07-01 コンピユータの障害情報採取システム Pending JPH0512072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3160503A JPH0512072A (ja) 1991-07-01 1991-07-01 コンピユータの障害情報採取システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3160503A JPH0512072A (ja) 1991-07-01 1991-07-01 コンピユータの障害情報採取システム

Publications (1)

Publication Number Publication Date
JPH0512072A true JPH0512072A (ja) 1993-01-22

Family

ID=15716354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3160503A Pending JPH0512072A (ja) 1991-07-01 1991-07-01 コンピユータの障害情報採取システム

Country Status (1)

Country Link
JP (1) JPH0512072A (ja)

Similar Documents

Publication Publication Date Title
EP0524530B1 (en) DMA controller
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
JPH02267634A (ja) 割込み処理装置
US5680599A (en) Program counter save on reset system and method
US4729091A (en) Directing storage requests prior to address comparator initialization with a reference address range
JPH0328947A (ja) 周辺制御装置
US5287483A (en) Prefetched operand storing system for an information processor
KR920006768B1 (ko) 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치
JPH0512072A (ja) コンピユータの障害情報採取システム
JP3956305B2 (ja) 不揮発性半導体記憶装置およびデータ処理装置
JPH0789328B2 (ja) データ処理装置
JP3239935B2 (ja) 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体
JPH05241827A (ja) 命令バッファ制御装置
JP3039391B2 (ja) メモリシステム
JP2665173B2 (ja) プロセッサトラップ回路
JPH04333929A (ja) キャッシュメモリ制御方式
JP3127737B2 (ja) ディジタル信号処理装置
JP2501393B2 (ja) 直接メモリアクセス装置
JP2000353109A (ja) エミュレータ及びエミュレーションシステム
JPH0447350A (ja) 主記憶読み出し応答制御方式
JP3590289B2 (ja) イベント検出回路
JPH03226851A (ja) キャッシュ制御装置
JP2825589B2 (ja) バス制御方式
JP2001092774A (ja) Dmaバースト転送制御装置
JPH02183342A (ja) 割込み制御装置