JPH08315517A - ディスク記録再生装置のデータ再生処理システム - Google Patents
ディスク記録再生装置のデータ再生処理システムInfo
- Publication number
- JPH08315517A JPH08315517A JP12172195A JP12172195A JPH08315517A JP H08315517 A JPH08315517 A JP H08315517A JP 12172195 A JP12172195 A JP 12172195A JP 12172195 A JP12172195 A JP 12172195A JP H08315517 A JPH08315517 A JP H08315517A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- read
- pll
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】ＰＲＭＬ方式のリードチャネルを使用したデー
タ再生処理システムにおいて、データ再生処理に必要な
リード同期クロックを生成するための初期位相引込み動
作を安定化させることにより、目的の位相引込み時間を
実現して、結果的にＳ／Ｎ比の悪化したデータの再生処
理の効率低下を防止することにある。 【構成】ＰＲＭＬ方式のリードチャネルがリードデータ
の再生処理を実行するために、ＰＬＬ回路９０の位相引
込み動作が開始する。この位相引込み動作時に、位相誤
差検出回路１０は、位相比較基準データとしてＰＲ等化
特性に従った例えば４Ｔパターンデータである期待値デ
ータ系列を使用し、結果的に±３６０［ｄｅｇ］の位相
比較範囲で位相誤差検出動作を実行する。これにより、
Ｓ／Ｎ特性が悪化したリードデータの位相引込み動作を
実行する場合でも、ＰＬＬシンクエリアのプリアンブル
データの範囲内で位相引込み動作が終了し、目的の位相
引込み時間の範囲内に位相ロックを完了することが可能
となる。
タ再生処理システムにおいて、データ再生処理に必要な
リード同期クロックを生成するための初期位相引込み動
作を安定化させることにより、目的の位相引込み時間を
実現して、結果的にＳ／Ｎ比の悪化したデータの再生処
理の効率低下を防止することにある。 【構成】ＰＲＭＬ方式のリードチャネルがリードデータ
の再生処理を実行するために、ＰＬＬ回路９０の位相引
込み動作が開始する。この位相引込み動作時に、位相誤
差検出回路１０は、位相比較基準データとしてＰＲ等化
特性に従った例えば４Ｔパターンデータである期待値デ
ータ系列を使用し、結果的に±３６０［ｄｅｇ］の位相
比較範囲で位相誤差検出動作を実行する。これにより、
Ｓ／Ｎ特性が悪化したリードデータの位相引込み動作を
実行する場合でも、ＰＬＬシンクエリアのプリアンブル
データの範囲内で位相引込み動作が終了し、目的の位相
引込み時間の範囲内に位相ロックを完了することが可能
となる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば磁気ディスク装
置に使用し、ＰＲＭＬ方式の信号処理技術を採用したデ
ィスク記録再生装置のデータ再生処理システムに関す
る。
置に使用し、ＰＲＭＬ方式の信号処理技術を採用したデ
ィスク記録再生装置のデータ再生処理システムに関す
る。
【０００２】
【従来の技術】近年、ハードディスク装置（ＨＤＤ）等
のディスク記録再生装置のデータ再生処理システムとし
て、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍ
ａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式のリードチ
ャネルを使用したものが開発されている。ＰＲＭＬ方式
のリードチャネルは、ヘッドによりディスクから読出さ
れたリード信号に、ＰＲ特性（ＰＲ４，ＥＰＲ４等）に
従った符号間干渉を与えるＰＲ等化処理回路（ＰＲイコ
ライザ）及びＭＬ（最尤）復号化方式のビタビ（ｖｉｔ
ｅｒｂｉ）デコーダを有する。
のディスク記録再生装置のデータ再生処理システムとし
て、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍ
ａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式のリードチ
ャネルを使用したものが開発されている。ＰＲＭＬ方式
のリードチャネルは、ヘッドによりディスクから読出さ
れたリード信号に、ＰＲ特性（ＰＲ４，ＥＰＲ４等）に
従った符号間干渉を与えるＰＲ等化処理回路（ＰＲイコ
ライザ）及びＭＬ（最尤）復号化方式のビタビ（ｖｉｔ
ｅｒｂｉ）デコーダを有する。
【０００３】ＰＲＭＬ方式のリードチャネルは、図４に
示すように、利得調整機能を有するアンプ（ＶＧＡ）
２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄコンバータ
４、ＰＲイコライザ５、ビタビデコーダ６、およびＰＬ
Ｌ回路９を有する。
示すように、利得調整機能を有するアンプ（ＶＧＡ）
２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄコンバータ
４、ＰＲイコライザ５、ビタビデコーダ６、およびＰＬ
Ｌ回路９を有する。
【０００４】ＶＧＡ２は、ゲイン検出回路８と自動ゲイ
ンコントローラ（ＡＧＣ）７によりゲイン調整されて、
ヘッドアンプ１からのリード信号のレベルを一定に保持
するための増幅器である。ＬＰＦ３はリード信号から高
域ノイズを除去する。Ａ／Ｄコンバータ４は例えばフラ
ッシュ型（並列型）であり、アナログのリード信号をデ
ィジタルデータに変換する。
ンコントローラ（ＡＧＣ）７によりゲイン調整されて、
ヘッドアンプ１からのリード信号のレベルを一定に保持
するための増幅器である。ＬＰＦ３はリード信号から高
域ノイズを除去する。Ａ／Ｄコンバータ４は例えばフラ
ッシュ型（並列型）であり、アナログのリード信号をデ
ィジタルデータに変換する。
【０００５】ＰＲイコライザ５は、Ａ／Ｄコンバータ４
により変換されたディジタルデータに対して、ＰＲ（Ｐ
ａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）特性に従った波形等
化処理を実行するためのディジタルフィルタを有する。
ビタビデコーダ６は、ビタビ・アルゴリズムに基づい
て、ＰＲ等化されたディジタルデータ（コードデータ
列）から最尤のデータ系列（最も確からしい系列）を検
出する最尤（ＭＬ）推定復号化回路である。
により変換されたディジタルデータに対して、ＰＲ（Ｐ
ａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）特性に従った波形等
化処理を実行するためのディジタルフィルタを有する。
ビタビデコーダ６は、ビタビ・アルゴリズムに基づい
て、ＰＲ等化されたディジタルデータ（コードデータ
列）から最尤のデータ系列（最も確からしい系列）を検
出する最尤（ＭＬ）推定復号化回路である。
【０００６】ビタビデコーダ６により検出されたデータ
系列ＤＤは、図示しない記録デコーダによりＮＲＺコー
ド等の記録データに復号化されて、ディスクコントロー
ラ（ＨＤＣ）に送られる。
系列ＤＤは、図示しない記録デコーダによりＮＲＺコー
ド等の記録データに復号化されて、ディスクコントロー
ラ（ＨＤＣ）に送られる。
【０００７】ＰＬＬ回路９は、位相同期ループによりＡ
／Ｄコンバータ４のＡ／Ｄ変換処理等のディジタル信号
処理を実行するためのリード同期クロック（サンプリン
グクロック）ＴＣを生成するための回路である。
／Ｄコンバータ４のＡ／Ｄ変換処理等のディジタル信号
処理を実行するためのリード同期クロック（サンプリン
グクロック）ＴＣを生成するための回路である。
【０００８】モード切換え回路１３は切換え信号Ｒ／Ｎ
Ｒに応じて、ＰＬＬ回路９の位相引込みモード時（Ｎ
Ｒ）にＶ／Ｉコンバータ１２側にＯＮし、データのリー
ドモード時（Ｒ）にチャージポンプ１７側にＯＮする。
Ｒに応じて、ＰＬＬ回路９の位相引込みモード時（Ｎ
Ｒ）にＶ／Ｉコンバータ１２側にＯＮし、データのリー
ドモード時（Ｒ）にチャージポンプ１７側にＯＮする。
【０００９】即ち、位相引込みモード（ＮＲ）時には、
ディジタル位相検出回路である位相誤差検出回路１０
は、ＰＬＬシンク（ｓｙｎｃ）レベル判定回路１８から
のレベル判定値（Ｘｎ）に基づいて、サンプリング時点
（図５に示すｎポイント）でのＰＲイコライザ５からの
ディジタルデータ（Ｙｎ）の位相誤差を検出する。
ディジタル位相検出回路である位相誤差検出回路１０
は、ＰＬＬシンク（ｓｙｎｃ）レベル判定回路１８から
のレベル判定値（Ｘｎ）に基づいて、サンプリング時点
（図５に示すｎポイント）でのＰＲイコライザ５からの
ディジタルデータ（Ｙｎ）の位相誤差を検出する。
【００１０】リードデータＹｎは、図５に示すように、
ディスク上の各データセクタの先頭部に設けられている
ＰＬＬシンクエリアに記録された繰返し周波数パターン
からなるプリアンブルデータである。ＰＬＬ回路９は、
このプリアンブルデータを使用して、同期クロックＴＣ
を生成するための位相引込み（ａｃｑｕｉｓｉｔｉｏ
ｎ）動作を実行する。
ディスク上の各データセクタの先頭部に設けられている
ＰＬＬシンクエリアに記録された繰返し周波数パターン
からなるプリアンブルデータである。ＰＬＬ回路９は、
このプリアンブルデータを使用して、同期クロックＴＣ
を生成するための位相引込み（ａｃｑｕｉｓｉｔｉｏ
ｎ）動作を実行する。
【００１１】プリアンブルデータは、ＰＲ特性（ＰＲ
４）に従った例えば４Ｔパターン（識別点データのレベ
ルが１，１，−１，−１）である。図５では、位相誤差
が解消された４点のサンプリングデータＳＤを示してい
る。
４）に従った例えば４Ｔパターン（識別点データのレベ
ルが１，１，−１，−１）である。図５では、位相誤差
が解消された４点のサンプリングデータＳＤを示してい
る。
【００１２】前記のような、サンプリング時点のｎポイ
ントにおけるリードデータ（Ｙｎ）とレベル判定値（Ｘ
ｎ）において、位相誤差検出勾配を「τｎ」とすると、 τｎ＝−Ｙｎ＊Ｘ（ｎ−１）＋Ｙ（ｎ−１）＊Ｘｎ…（１） の関係式が成立する。但し、Ｙｎ≧０のときＸｎ＝１で
あり、Ｙｎ＜０のときＸｎ＝−１である。
ントにおけるリードデータ（Ｙｎ）とレベル判定値（Ｘ
ｎ）において、位相誤差検出勾配を「τｎ」とすると、 τｎ＝−Ｙｎ＊Ｘ（ｎ−１）＋Ｙ（ｎ−１）＊Ｘｎ…（１） の関係式が成立する。但し、Ｙｎ≧０のときＸｎ＝１で
あり、Ｙｎ＜０のときＸｎ＝−１である。
【００１３】位相誤差検出回路１０は、図６に示すよう
に、位相誤差量［ｄｅｇ］に対して、前記関係式（１）
により求められる検出勾配「τｎ」に相当する検出デー
タを出力する。位相誤差検出回路１０は、±１８０［ｄ
ｅｇ］の位相誤差に対する位相比較範囲を有する。
に、位相誤差量［ｄｅｇ］に対して、前記関係式（１）
により求められる検出勾配「τｎ」に相当する検出デー
タを出力する。位相誤差検出回路１０は、±１８０［ｄ
ｅｇ］の位相誤差に対する位相比較範囲を有する。
【００１４】なお、位相誤差検出回路１０は、位相引込
み時（Ａ）に対してトラッキングＴ時には、レベル切換
え回路１９によりデータレベル検出回路２０からのレベ
ル判定値に基づいて、リードデータの位相比較を実行す
る。レベル切換え回路１９は、リードチャネルの内部に
設けられたレジスタにセットされたタイマデータにより
制御される切換え信号Ａ／Ｔにより動作する。
み時（Ａ）に対してトラッキングＴ時には、レベル切換
え回路１９によりデータレベル検出回路２０からのレベ
ル判定値に基づいて、リードデータの位相比較を実行す
る。レベル切換え回路１９は、リードチャネルの内部に
設けられたレジスタにセットされたタイマデータにより
制御される切換え信号Ａ／Ｔにより動作する。
【００１５】切換え信号ＡはＨＤＣから出力されるリー
ドゲートのＯＮで同期して出力される制御信号である。
ＰＬＬ回路９の位相引込み動作が終了すると、ＰＬＬシ
ンクレベル判定回路１８はＯＦＦとなり、データレベル
検出回路２０がＯＮとなる。
ドゲートのＯＮで同期して出力される制御信号である。
ＰＬＬ回路９の位相引込み動作が終了すると、ＰＬＬシ
ンクレベル判定回路１８はＯＦＦとなり、データレベル
検出回路２０がＯＮとなる。
【００１６】データのリードモード時（Ｒ）には、位相
比較回路１６は基準クロックＲＣとＶＣＯ（電圧制御発
振器）１４からのリード同期クロックＴＣとの位相誤差
を検出する。チャージポンプ回路１７とループフィルタ
１５は、位相比較回路１６の出力位相差を電流に変換
し、かつその電流を電圧に変換するための回路である。
即ち、ループフィルタ１５は、チャージポンプ回路１７
またはＶ／Ｉコンバータ１２からの電流を電圧に変換し
てＶＣＯ１４に出力する。
比較回路１６は基準クロックＲＣとＶＣＯ（電圧制御発
振器）１４からのリード同期クロックＴＣとの位相誤差
を検出する。チャージポンプ回路１７とループフィルタ
１５は、位相比較回路１６の出力位相差を電流に変換
し、かつその電流を電圧に変換するための回路である。
即ち、ループフィルタ１５は、チャージポンプ回路１７
またはＶ／Ｉコンバータ１２からの電流を電圧に変換し
てＶＣＯ１４に出力する。
【００１７】一方、位相引込みモード時（ＮＲ）には、
Ｖ／Ｉコンバータ１２は、Ｄ／Ａコンバータ１１の出力
電圧を電流に変換し、ループフィルタ１５に出力する。
Ｄ／Ａコンバータ１１は、前記の位相誤差検出回路１０
の出力をアナログ（電圧）に変換する。
Ｖ／Ｉコンバータ１２は、Ｄ／Ａコンバータ１１の出力
電圧を電流に変換し、ループフィルタ１５に出力する。
Ｄ／Ａコンバータ１１は、前記の位相誤差検出回路１０
の出力をアナログ（電圧）に変換する。
【００１８】
【発明が解決しようとする課題】前記のようなＰＲＭＬ
方式のリードチャネルは、特に高記録密度のディスクか
らのデータ再生に適しているため、Ｓ／Ｎ特性が悪化し
たリード信号が入力される可能性が高い。リードチャネ
ルのＰＬＬ回路９は、Ｓ／Ｎ特性が悪化したリードデー
タの位相引込み動作を実行することになるが、ノイズに
よる波形品質の悪化を要因として、被比較データが目的
の位相ロックポイントから前記の±１８０［ｄｅｇ］の
位相比較範囲を越えて、隣接クロックと比較してしまう
状態になることがある。
方式のリードチャネルは、特に高記録密度のディスクか
らのデータ再生に適しているため、Ｓ／Ｎ特性が悪化し
たリード信号が入力される可能性が高い。リードチャネ
ルのＰＬＬ回路９は、Ｓ／Ｎ特性が悪化したリードデー
タの位相引込み動作を実行することになるが、ノイズに
よる波形品質の悪化を要因として、被比較データが目的
の位相ロックポイントから前記の±１８０［ｄｅｇ］の
位相比較範囲を越えて、隣接クロックと比較してしまう
状態になることがある。
【００１９】このような隣接クロックとの位相比較状態
から初期位相誤差を目的の時間以内に位相ロック状態ま
で引込むためには、ＰＬＬ回路９のループゲインを高く
設定し、行き過ぎ量を高速に引き戻す必要がある。しか
しながら、ＰＲＭＬ方式のリードチャネルは、Ａ／Ｄコ
ンバータ４のサンプルポイントから位相比較ポイントま
での回路遅延が大きく、ループゲインが高過ぎると発振
状態となるため、単純にループゲインを高く設定するこ
とはできない。したがって、位相比較ポイントが±１８
０［ｄｅｇ］の位相比較範囲を越えるような場合には、
位相ロックまでに多大な時間を要し、ＰＬＬシンクエリ
アのプリアンブルデータの範囲内で位相引込み動作が終
了しない状態になる可能性が高い。
から初期位相誤差を目的の時間以内に位相ロック状態ま
で引込むためには、ＰＬＬ回路９のループゲインを高く
設定し、行き過ぎ量を高速に引き戻す必要がある。しか
しながら、ＰＲＭＬ方式のリードチャネルは、Ａ／Ｄコ
ンバータ４のサンプルポイントから位相比較ポイントま
での回路遅延が大きく、ループゲインが高過ぎると発振
状態となるため、単純にループゲインを高く設定するこ
とはできない。したがって、位相比較ポイントが±１８
０［ｄｅｇ］の位相比較範囲を越えるような場合には、
位相ロックまでに多大な時間を要し、ＰＬＬシンクエリ
アのプリアンブルデータの範囲内で位相引込み動作が終
了しない状態になる可能性が高い。
【００２０】本発明の目的は、ＰＲＭＬ方式のリードチ
ャネルを使用したデータ再生処理システムにおいて、デ
ータ再生処理に必要なリード同期クロックを生成するた
めの初期位相引込み動作を安定化させることにより、目
的の位相引込み時間を実現して、結果的にＳ／Ｎ比の悪
化したデータの再生処理の効率低下を防止することにあ
る。
ャネルを使用したデータ再生処理システムにおいて、デ
ータ再生処理に必要なリード同期クロックを生成するた
めの初期位相引込み動作を安定化させることにより、目
的の位相引込み時間を実現して、結果的にＳ／Ｎ比の悪
化したデータの再生処理の効率低下を防止することにあ
る。
【００２１】
【課題を解決するための手段】本発明は、ＰＲＭＬ方式
のリードチャネルを使用したディスク記録再生装置のデ
ータ再生処理システムであって、リードチャネルに設け
られたＰＬＬ回路の位相引込み動作を目的の時間内に完
了するための手段を有するシステムである。
のリードチャネルを使用したディスク記録再生装置のデ
ータ再生処理システムであって、リードチャネルに設け
られたＰＬＬ回路の位相引込み動作を目的の時間内に完
了するための手段を有するシステムである。
【００２２】この手段は、ＰＬＬの位相引込み動作時
に、位相比較基準データとして使用するＰＲ等化特性に
従った例えば４Ｔパターンデータである期待値データ系
列を出力する信号パターン出力手段と、リードデータと
４Ｔパターンデータとの位相誤差検出を実行し位相引込
み動作を実行するための位相誤差検出データを出力する
位相誤差検出手段とからなる。
に、位相比較基準データとして使用するＰＲ等化特性に
従った例えば４Ｔパターンデータである期待値データ系
列を出力する信号パターン出力手段と、リードデータと
４Ｔパターンデータとの位相誤差検出を実行し位相引込
み動作を実行するための位相誤差検出データを出力する
位相誤差検出手段とからなる。
【００２３】
【作用】本発明では、ＰＲＭＬ方式のリードチャネルが
リードデータの再生処理を実行するために、ＰＬＬ回路
の位相引込み動作が開始する。位相引込み動作は、ディ
スク上のＰＬＬシンクエリアに予め記録されたプリアン
ブルデータの位相誤差を検出し、この位相誤差が０にな
るように位相ロックされて完了となる。本発明の位相誤
差検出手段は、位相比較基準データとして使用するＰＲ
等化特性に従った例えば４Ｔパターンデータである期待
値データ系列を使用し、結果的に±３６０［ｄｅｇ］の
位相比較範囲で位相誤差検出動作を実行する。これによ
り、Ｓ／Ｎ特性が悪化したリードデータの位相引込み動
作を実行する場合でも、ＰＬＬシンクエリアのプリアン
ブルデータの範囲内で位相引込み動作が終了し、目的の
位相引込み時間の範囲内に位相ロックを完了することが
可能となる。
リードデータの再生処理を実行するために、ＰＬＬ回路
の位相引込み動作が開始する。位相引込み動作は、ディ
スク上のＰＬＬシンクエリアに予め記録されたプリアン
ブルデータの位相誤差を検出し、この位相誤差が０にな
るように位相ロックされて完了となる。本発明の位相誤
差検出手段は、位相比較基準データとして使用するＰＲ
等化特性に従った例えば４Ｔパターンデータである期待
値データ系列を使用し、結果的に±３６０［ｄｅｇ］の
位相比較範囲で位相誤差検出動作を実行する。これによ
り、Ｓ／Ｎ特性が悪化したリードデータの位相引込み動
作を実行する場合でも、ＰＬＬシンクエリアのプリアン
ブルデータの範囲内で位相引込み動作が終了し、目的の
位相引込み時間の範囲内に位相ロックを完了することが
可能となる。
【００２４】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は本実施例に係わるＰＲＭＬ方式のリードチャ
ネルの要部を示すブロック図であり、図２と図３は本実
施例の動作を説明するための特性図である。 （ＰＲＭＬ方式のリードチャネルの構成）本実施例で
は、ＨＤＤに使用されるＰＲＭＬ方式のリードチャネル
であり、例えばＰＲ４（又はＥＰＲ４）のＰＲ特性に従
ったＰＲ等化処理を行なうチャネルを想定している。
る。図１は本実施例に係わるＰＲＭＬ方式のリードチャ
ネルの要部を示すブロック図であり、図２と図３は本実
施例の動作を説明するための特性図である。 （ＰＲＭＬ方式のリードチャネルの構成）本実施例で
は、ＨＤＤに使用されるＰＲＭＬ方式のリードチャネル
であり、例えばＰＲ４（又はＥＰＲ４）のＰＲ特性に従
ったＰＲ等化処理を行なうチャネルを想定している。
【００２５】本実施例のリードチャネルの特徴は、図１
に示すように、ＰＬＬシンクパターン出力回路２１、ゼ
ロクロスコンパレータ２２およびゼロ位相スタート回路
２３を有するＰＬＬ回路９０にある。
に示すように、ＰＬＬシンクパターン出力回路２１、ゼ
ロクロスコンパレータ２２およびゼロ位相スタート回路
２３を有するＰＬＬ回路９０にある。
【００２６】即ち、ゼロクロスコンパレータ２２は、Ｌ
ＰＦ３から出力されるアナログのリード信号のゼロクロ
ス点を検出し、図２の点線で示すように、ゼロクロス点
で反転するゼロクロスクロックである検出パルスＺＣを
出力する。
ＰＦ３から出力されるアナログのリード信号のゼロクロ
ス点を検出し、図２の点線で示すように、ゼロクロス点
で反転するゼロクロスクロックである検出パルスＺＣを
出力する。
【００２７】ここで、ＬＰＦ３は、ＶＧＡ２により一定
レベルに保持されたヘッドアンプ１からのリード信号か
ら高域ノイズを除去して出力する。Ａ／Ｄコンバータ４
は、ＰＬＬ回路９０のＶＣＯ１４から出力されたリード
同期クロックであるサンプリングクロックＴＣに同期し
て、ＬＰＦ３からのリード信号をディジタルデータに変
換する。
レベルに保持されたヘッドアンプ１からのリード信号か
ら高域ノイズを除去して出力する。Ａ／Ｄコンバータ４
は、ＰＬＬ回路９０のＶＣＯ１４から出力されたリード
同期クロックであるサンプリングクロックＴＣに同期し
て、ＬＰＦ３からのリード信号をディジタルデータに変
換する。
【００２８】ＰＲイコライザ５は、Ａ／Ｄコンバータ４
により変換されたディジタルデータに対して、ＰＲ（Ｐ
ａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）特性に従った波形等
化処理を実行する。さらに、ビタビデコーダ６は、ＶＣ
Ｏ１４から出力されたサンプリングクロックＴＣに同期
して、ＰＲ等化されたディジタルデータ（コードデータ
列）から最尤のデータ系列を検出し、その検出データ系
列ＤＤを記録デコーダ（図示せず）に出力する。
により変換されたディジタルデータに対して、ＰＲ（Ｐ
ａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）特性に従った波形等
化処理を実行する。さらに、ビタビデコーダ６は、ＶＣ
Ｏ１４から出力されたサンプリングクロックＴＣに同期
して、ＰＲ等化されたディジタルデータ（コードデータ
列）から最尤のデータ系列を検出し、その検出データ系
列ＤＤを記録デコーダ（図示せず）に出力する。
【００２９】ＰＬＬ回路９０では、ゼロクロスコンパレ
ータ２２は、ゼロ位相スタート回路２３に検出パルスＺ
Ｃを出力する。ゼロ位相スタート回路２３は、検出パル
スＺＣをゼロ位相スタートのタイミングとして使用し、
ＰＬＬ回路９０のスタート位相誤差を強制的に０にす
る。ゼロ位相スタート回路２３は、検出パルスＺＣのエ
ッジを１／２周期だけ遅延させる遅延回路を含む。
ータ２２は、ゼロ位相スタート回路２３に検出パルスＺ
Ｃを出力する。ゼロ位相スタート回路２３は、検出パル
スＺＣをゼロ位相スタートのタイミングとして使用し、
ＰＬＬ回路９０のスタート位相誤差を強制的に０にす
る。ゼロ位相スタート回路２３は、検出パルスＺＣのエ
ッジを１／２周期だけ遅延させる遅延回路を含む。
【００３０】ゼロ位相スタート回路２３は、ＰＬＬ回路
９０の位相引込み動作のスタート時に、ＶＣＯ１４の出
力を一時的に停止し、かつ切換え信号Ｒ／ＮＲにより実
質的にディジタル位相検出回路である位相誤差検出回路
１０をＯＦＦさせる。そして、検出パルスＺＣのエッジ
をゼロ位相スタートのタイミングとして、ＶＣＯ１４の
出力を再スタートさせて、切換え信号Ｒ／ＮＲにより位
相引込みモード（ＮＲ）を再スタートさせる。
９０の位相引込み動作のスタート時に、ＶＣＯ１４の出
力を一時的に停止し、かつ切換え信号Ｒ／ＮＲにより実
質的にディジタル位相検出回路である位相誤差検出回路
１０をＯＦＦさせる。そして、検出パルスＺＣのエッジ
をゼロ位相スタートのタイミングとして、ＶＣＯ１４の
出力を再スタートさせて、切換え信号Ｒ／ＮＲにより位
相引込みモード（ＮＲ）を再スタートさせる。
【００３１】一方、ＰＬＬシンクパターン出力回路２１
は、位相引込み時（Ａ）にレベル切換え回路１９により
ＯＮし、位相誤差検出回路１０にＰＲ等化特性（ＰＲ
４）に従った期待値データ系列である例えば４Ｔパター
ン（識別点データのレベルが１，１，−１，−１）のデ
ータを出力する。
は、位相引込み時（Ａ）にレベル切換え回路１９により
ＯＮし、位相誤差検出回路１０にＰＲ等化特性（ＰＲ
４）に従った期待値データ系列である例えば４Ｔパター
ン（識別点データのレベルが１，１，−１，−１）のデ
ータを出力する。
【００３２】位相引込みモード（ＮＲ）時には、位相誤
差検出回路１０は、ＰＬＬシンクパターン出力回路２１
からの４Ｔパターンデータ（Ｘｎ）に基づいて、サンプ
リング時点（図２に示すｎポイント）でのＰＲイコライ
ザ５からのディジタルデータであるプリアンブルデータ
（Ｙｎ）の位相誤差を検出する。
差検出回路１０は、ＰＬＬシンクパターン出力回路２１
からの４Ｔパターンデータ（Ｘｎ）に基づいて、サンプ
リング時点（図２に示すｎポイント）でのＰＲイコライ
ザ５からのディジタルデータであるプリアンブルデータ
（Ｙｎ）の位相誤差を検出する。
【００３３】Ｄ／Ａコンバータ１１は、位相誤差検出回
路１０の出力をアナログ（電圧）に変換する。Ｖ／Ｉコ
ンバータ１２は、Ｄ／Ａコンバータ１１の出力電圧を電
流に変換し、ループフィルタ１５に出力する。ＶＣＯ１
４は、ループフィルタ１５からの出力電圧に応じて発振
周波数を変化させて、同期クロックＴＣを生成するため
の位相引込み動作を実行する。
路１０の出力をアナログ（電圧）に変換する。Ｖ／Ｉコ
ンバータ１２は、Ｄ／Ａコンバータ１１の出力電圧を電
流に変換し、ループフィルタ１５に出力する。ＶＣＯ１
４は、ループフィルタ１５からの出力電圧に応じて発振
周波数を変化させて、同期クロックＴＣを生成するため
の位相引込み動作を実行する。
【００３４】データのリードモード時（Ｒ）には、位相
比較回路１６は基準クロックＲＣとＶＣＯ（電圧制御発
振器）１４からのリード同期クロックＴＣとの位相誤差
を検出する。チャージポンプ回路１７とループフィルタ
１５は、位相比較回路１６の出力位相差を電流に変換
し、かつその電流を電圧に変換してＶＣＯ１４に出力す
る。 （位相引込み動作）本実施例では、位相引込みモード時
には、リードデータとしてＰＬＬシンクエリアのプリア
ンブルデータＹｎが、４Ｔパターンの（１，１，−１，
−１）の順に読出される。
比較回路１６は基準クロックＲＣとＶＣＯ（電圧制御発
振器）１４からのリード同期クロックＴＣとの位相誤差
を検出する。チャージポンプ回路１７とループフィルタ
１５は、位相比較回路１６の出力位相差を電流に変換
し、かつその電流を電圧に変換してＶＣＯ１４に出力す
る。 （位相引込み動作）本実施例では、位相引込みモード時
には、リードデータとしてＰＬＬシンクエリアのプリア
ンブルデータＹｎが、４Ｔパターンの（１，１，−１，
−１）の順に読出される。
【００３５】ゼロクロスコンパレータ２２からの検出パ
ルスＺＣは、図２に示すように、４Ｔパターン（１，
１，−１，−１）の最初の「１」に相当するデータＳＤ
に対して、１／２周期だけ先行した位置で反転して立ち
上がる。ゼロ位相スタート回路２３は、その検出パルス
ＺＣのエッジを１／２周期だけ遅延して、ゼロ位相スタ
ートのタイミング信号として使用する。
ルスＺＣは、図２に示すように、４Ｔパターン（１，
１，−１，−１）の最初の「１」に相当するデータＳＤ
に対して、１／２周期だけ先行した位置で反転して立ち
上がる。ゼロ位相スタート回路２３は、その検出パルス
ＺＣのエッジを１／２周期だけ遅延して、ゼロ位相スタ
ートのタイミング信号として使用する。
【００３６】即ち、ゼロ位相スタート回路２３は、ＰＬ
Ｌ回路９０の位相引込み動作のスタート時にＶＣＯ１４
の出力を一時的に停止し、前記タイミング信号に同期し
て位相引込みモード（ＮＲ）を再スタートさせる。した
がって、モード切換え回路１３は切換え信号Ｒ／ＮＲに
応じてＶ／Ｉコンバータ１２側にＯＮして、ＰＬＬ回路
９の位相引込みモード（ＮＲ）を再スタートさせる。
Ｌ回路９０の位相引込み動作のスタート時にＶＣＯ１４
の出力を一時的に停止し、前記タイミング信号に同期し
て位相引込みモード（ＮＲ）を再スタートさせる。した
がって、モード切換え回路１３は切換え信号Ｒ／ＮＲに
応じてＶ／Ｉコンバータ１２側にＯＮして、ＰＬＬ回路
９の位相引込みモード（ＮＲ）を再スタートさせる。
【００３７】本実施例では、位相誤差検出回路１０は、
従来のレベル判定値（Ｘｎ）の代わりに、ＰＬＬシンク
パターン出力回路２１から出力されるＰＲ等化特性に従
った等化信号パターンである４Ｔパターンを基準データ
として使用し、ＰＲイコライザ５からのリードデータＹ
ｎの位相誤差を検出する。
従来のレベル判定値（Ｘｎ）の代わりに、ＰＬＬシンク
パターン出力回路２１から出力されるＰＲ等化特性に従
った等化信号パターンである４Ｔパターンを基準データ
として使用し、ＰＲイコライザ５からのリードデータＹ
ｎの位相誤差を検出する。
【００３８】リードデータＹｎであるプリアンブルデー
タはいわば期待値データ系列であって、必ず（１，１，
−１，−１）の順に入力されるため、Ｘ（ｎ−２）、Ｘ
（ｎ−１）、Ｘｎ、Ｘ（ｎ＋１）の値を（−１，−１，
１，１）に書き換える。
タはいわば期待値データ系列であって、必ず（１，１，
−１，−１）の順に入力されるため、Ｘ（ｎ−２）、Ｘ
（ｎ−１）、Ｘｎ、Ｘ（ｎ＋１）の値を（−１，−１，
１，１）に書き換える。
【００３９】ここで、前記関係式（１）を２サンプルに
１回の位相比較とすると、 τｎ＝（−Ｙｎ＊（−１）＋Ｙ（ｎ−１）＊（＋１））＋（Ｙ（ｎ−１）＊（− １）＋Ｙ（ｎ−２）＊（−１））…（２） の関係式が成立する。
１回の位相比較とすると、 τｎ＝（−Ｙｎ＊（−１）＋Ｙ（ｎ−１）＊（＋１））＋（Ｙ（ｎ−１）＊（− １）＋Ｙ（ｎ−２）＊（−１））…（２） の関係式が成立する。
【００４０】即ち、位相誤差検出回路１０は、図３に示
すように、位相誤差量［ｄｅｇ］に対して、前記関係式
（２）により求められる位相誤差検出勾配「τｎ」に相
当する検出データＤＥを出力する。即ち、位相誤差検出
回路１０は±３６０［ｄｅｇ］の位相誤差に対する位相
比較範囲を有する。
すように、位相誤差量［ｄｅｇ］に対して、前記関係式
（２）により求められる位相誤差検出勾配「τｎ」に相
当する検出データＤＥを出力する。即ち、位相誤差検出
回路１０は±３６０［ｄｅｇ］の位相誤差に対する位相
比較範囲を有する。
【００４１】図３において、点線で示す検出データは、
従来のレベル判定値（Ｘｎ）を使用した場合の位相誤差
検出結果である。ここでは、Ｘ（ｎ−２）、Ｘ（ｎ−
１）、Ｘｎは＋１であり、Ｙｎ≧０のときＸ（ｎ＋１）
＝＋１であり、Ｙｎ＜０のときＸ（ｎ＋１）＝−１であ
る。
従来のレベル判定値（Ｘｎ）を使用した場合の位相誤差
検出結果である。ここでは、Ｘ（ｎ−２）、Ｘ（ｎ−
１）、Ｘｎは＋１であり、Ｙｎ≧０のときＸ（ｎ＋１）
＝＋１であり、Ｙｎ＜０のときＸ（ｎ＋１）＝−１であ
る。
【００４２】従来のレベル判定値（Ｘｎ）を使用した場
合、位相誤差検出回路１０の位相比較範囲は、前述した
ように±１８０［ｄｅｇ］である（図６を参照）。この
ため、ノイズによる波形品質の悪化を要因として、被比
較データであるリードデータＹｎが目的の位相ロックポ
イントから±１８０［ｄｅｇ］の位相比較範囲を越えた
り、レベル判定が反転したような場合には、隣接クロッ
クと比較してしまう状態になる。したがって、本来はプ
リアンブルパターン（１，１，−１，−１）の最初の
（＋１）に引込みたいクロックであるにもかかわらず、
隣接するクロックに引込むことになるため、逆方向に位
相引込み動作してしまう。
合、位相誤差検出回路１０の位相比較範囲は、前述した
ように±１８０［ｄｅｇ］である（図６を参照）。この
ため、ノイズによる波形品質の悪化を要因として、被比
較データであるリードデータＹｎが目的の位相ロックポ
イントから±１８０［ｄｅｇ］の位相比較範囲を越えた
り、レベル判定が反転したような場合には、隣接クロッ
クと比較してしまう状態になる。したがって、本来はプ
リアンブルパターン（１，１，−１，−１）の最初の
（＋１）に引込みたいクロックであるにもかかわらず、
隣接するクロックに引込むことになるため、逆方向に位
相引込み動作してしまう。
【００４３】ＰＬＬ回路のループゲインを高くすれば、
そのまま隣接するクロックに引込めるが、ループゲイン
を高くできない場合には次の位相比較で、ノイズにより
再度隣接（元の）クロックの位相比較範囲内に入り、逆
方向に位相引込み動作してしまう。この位相引込み動作
を繰り返すことにより位相同期ロックを完了することに
なるが、従来の方法ではプリアンブルデータの範囲内で
完了しない状態が発生する。
そのまま隣接するクロックに引込めるが、ループゲイン
を高くできない場合には次の位相比較で、ノイズにより
再度隣接（元の）クロックの位相比較範囲内に入り、逆
方向に位相引込み動作してしまう。この位相引込み動作
を繰り返すことにより位相同期ロックを完了することに
なるが、従来の方法ではプリアンブルデータの範囲内で
完了しない状態が発生する。
【００４４】これに対して、本実施例では、位相誤差検
出勾配「τｎ」では、位相誤差に対する位相比較範囲が
±３６０［ｄｅｇ］になる。したがって、仮に初期位相
引込み動作時に、リードデータＹｎに大きなノイズが影
響した場合でも、±３６０［ｄｅｇ］の範囲までは位相
比較動作が可能であるため、常に同一方向に位相引込み
動作を継続することができる。これにより、位相ロック
の完了までの位相引込み時間を目的の時間以内に抑制す
ることが可能となり、ＰＬＬシンクエリアのプリアンブ
ルデータの範囲内で位相引込み動作を終了することがで
きる。
出勾配「τｎ」では、位相誤差に対する位相比較範囲が
±３６０［ｄｅｇ］になる。したがって、仮に初期位相
引込み動作時に、リードデータＹｎに大きなノイズが影
響した場合でも、±３６０［ｄｅｇ］の範囲までは位相
比較動作が可能であるため、常に同一方向に位相引込み
動作を継続することができる。これにより、位相ロック
の完了までの位相引込み時間を目的の時間以内に抑制す
ることが可能となり、ＰＬＬシンクエリアのプリアンブ
ルデータの範囲内で位相引込み動作を終了することがで
きる。
【００４５】
【発明の効果】以上詳述したように本発明によれば、Ｐ
ＲＭＬ方式のリードチャネルを使用したデータ再生処理
ステムにおいて、ＰＬＬ回路における初期位相引込み動
作をループゲインを特に高くすることなく安定化させる
ことにより、目的の位相引込み時間の範囲内で位相同期
ロックを完了することができる。したがって、結果的に
Ｓ／Ｎ比の悪化したリードデータの再生処理を実行する
場合でも、ＰＬＬ回路の位相引込み時間の遅れによる再
生処理の効率低下を防止することができる。
ＲＭＬ方式のリードチャネルを使用したデータ再生処理
ステムにおいて、ＰＬＬ回路における初期位相引込み動
作をループゲインを特に高くすることなく安定化させる
ことにより、目的の位相引込み時間の範囲内で位相同期
ロックを完了することができる。したがって、結果的に
Ｓ／Ｎ比の悪化したリードデータの再生処理を実行する
場合でも、ＰＬＬ回路の位相引込み時間の遅れによる再
生処理の効率低下を防止することができる。
【図１】本発明の実施例に係わるＰＲＭＬ方式のリード
チャネルの要部を示すブロック図。
チャネルの要部を示すブロック図。
【図２】本実施例の動作を説明するためのリードデータ
の特性図。
の特性図。
【図３】本実施例の位相誤差検出動作を説明するための
特性図。
特性図。
【図４】従来のＰＲＭＬ方式のリードチャネルの要部を
示すブロック図。
示すブロック図。
【図５】従来のＰＬＬ回路の動作を説明するためのリー
ドデータの特性図。
ドデータの特性図。
【図６】従来のＰＬＬ回路の位相誤差検出動作を説明す
るための特性図。
るための特性図。
１…ヘッドアンプ、２…ＶＧＡ、３…ローパスフィルタ
（ＬＰＦ）、４…Ａ／Ｄコンバータ、５…ＰＲイコライ
ザ、６…ビタビデコーダ、７…ＡＧＣ、８…ゲイン検出
回路、９，９０…ＰＬＬ回路、１０…位相誤差検出回
路、１１…Ｄ／Ａコンバータ、１２…Ｖ／Ｉコンバー
タ、１３…モード切換え回路、１４…ＶＣＯ、１５…ル
ープフィルタ、１６…位相比較回路、１７…チャージポ
ンプ、２０…データレベル検出回路、２１…ＰＬＬシン
クパターン出力回路、２２…ゼロクロスコンパレーター
ド、２３…ゼロ位相スタート回路。
（ＬＰＦ）、４…Ａ／Ｄコンバータ、５…ＰＲイコライ
ザ、６…ビタビデコーダ、７…ＡＧＣ、８…ゲイン検出
回路、９，９０…ＰＬＬ回路、１０…位相誤差検出回
路、１１…Ｄ／Ａコンバータ、１２…Ｖ／Ｉコンバー
タ、１３…モード切換え回路、１４…ＶＣＯ、１５…ル
ープフィルタ、１６…位相比較回路、１７…チャージポ
ンプ、２０…データレベル検出回路、２１…ＰＬＬシン
クパターン出力回路、２２…ゼロクロスコンパレーター
ド、２３…ゼロ位相スタート回路。
Claims (4)
- 【請求項１】 ＰＲＭＬ方式のリードチャネルを使用し
たディスク記録再生装置のデータ再生処理システムにお
いて、 データ再生処理に必要なリード同期クロックを出力する
ＶＣＯ手段と、 前記リード同期クロックを生成するためのＰＬＬの位相
引込み動作時に、ディスクのＰＬＬシンクエリアに予め
記録されたプリアンブルデータをＡ／Ｄ変換処理とＰＲ
等化特性に従った波形等化処理を実行した後に出力する
リードデータ出力手段と、 前記ＰＬＬの位相引込み動作時に、位相比較基準データ
として使用するＰＲ等化特性に従った期待値データ系列
を出力する信号パターン出力手段と、 前記リードデータ出力手段からのリードデータと前記期
待値データ系列との位相誤差検出を実行し、前記ＶＣＯ
手段が位相引込み動作を実行するための位相誤差検出デ
ータを出力する位相誤差検出手段とを具備したことを特
徴とするディスク記録再生装置のデータ再生処理システ
ム。 - 【請求項２】 ＰＲＭＬ方式のリードチャネルを使用
し、前記リードチャネルに設けられてデータ再生処理に
必要なリード同期クロックを生成するためのＰＬＬ回路
を有するディスク記録再生装置のデータ再生処理システ
ムにおいて、 前記ＰＬＬ回路に設けられて、ＰＬＬの位相引込み動作
時に、ディスクのＰＬＬシンクエリアに予め記録された
プリアンブルデータをＡ／Ｄ変換処理とＰＲ等化特性に
従った波形等化処理を実行した後に出力するリードデー
タ出力手段と、 前記ＰＬＬの位相引込み動作時に、前記リードデータの
位相誤差を検出する手段であって、±３６０［ｄｅｇ］
の位相比較範囲内で位相誤差検出動作を実行する位相誤
差検出手段とを具備したことを特徴とするディスク記録
再生装置のデータ再生処理システム。 - 【請求項３】 ＰＲＭＬ方式のリードチャネルを使用し
たディスク記録再生装置のデータ再生処理システムにお
いて、 データ再生処理に必要なリード同期クロックを出力する
ＶＣＯ手段と、 前記リード同期クロックを生成するためのＰＬＬの位相
引込み動作時に、ディスクのＰＬＬシンクエリアに予め
記録されたプリアンブルデータをＡ／Ｄ変換処理とＰＲ
等化特性に従った波形等化処理を実行した後に出力する
リードデータ出力手段と、 前記ＰＬＬの位相引込み動作時に、位相比較基準データ
として使用するＰＲ等化特性に従った期待値データ系列
を出力する信号パターン出力手段と、 前記ＰＬＬの位相引込み動作のスタート時に、前記期待
値データ系列の順序を決定するためのゼロ位相スタート
処理を実行するゼロ位相スタート処理手段と、 前記ゼロ位相スタート処理の実行後に、前記リードデー
タ出力手段からのリードデータと前記期待値データ系列
との位相誤差検出を実行し、前記ＶＣＯ手段が位相引込
み動作を実行するための位相誤差検出データを出力する
位相誤差検出手段とを具備したことを特徴とするディス
ク記録再生装置のデータ再生処理システム。 - 【請求項４】 ＰＲＭＬ方式のリードライトチャネルを
使用したディスク記録再生装置のデータ再生処理システ
ムにおいて、 データ再生処理に必要なリード同期クロックを出力する
ＶＣＯ手段と、 前記ＰＬＬの位相引込み動作時に、位相比較基準データ
として使用するＰＲ等化特性に従った期待値データ系列
を出力する信号パターン出力手段と、 前記リード同期クロックを生成するためのＰＬＬの位相
引込み動作時に、ディスクのＰＬＬシンクエリアに予め
記録されたプリアンブルデータをＡ／Ｄ変換処理とＰＲ
等化特性に従った波形等化処理を実行した後に出力する
リードデータ出力手段と、 前記Ａ／Ｄ変換処理前のアナログの前記プリアンブルデ
ータのゼロクロス点を検出するゼロクロス検出手段と、 このゼロクロス検出手段の出力クロックに従った前記期
待値データ系列と前記リードデータ出力手段からのリー
ドデータとの位相誤差検出を実行し、前記ＶＣＯ手段が
位相引き込み動作を実行するための位相誤差検出データ
を出力する位相誤差検出手段とを具備したことを特徴と
するディスク記録再生装置のデータ再生処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12172195A JPH08315517A (ja) | 1995-05-19 | 1995-05-19 | ディスク記録再生装置のデータ再生処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12172195A JPH08315517A (ja) | 1995-05-19 | 1995-05-19 | ディスク記録再生装置のデータ再生処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08315517A true JPH08315517A (ja) | 1996-11-29 |
Family
ID=14818244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12172195A Pending JPH08315517A (ja) | 1995-05-19 | 1995-05-19 | ディスク記録再生装置のデータ再生処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08315517A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033281A1 (fr) * | 1996-03-08 | 1997-09-12 | Sony Corporation | Dispositif d'actionnement de disque et procede d'enregistrement et de reproduction |
| WO2001054125A1 (en) * | 2000-01-17 | 2001-07-26 | Matsushita Electric Industrial Co., Ltd. | Digital recording/data reproducing apparatus |
| US6785074B2 (en) | 2001-07-10 | 2004-08-31 | Hitachi, Ltd. | Preamble pattern and magnetic recording system using the pattern |
| KR100869299B1 (ko) * | 2006-03-14 | 2008-11-18 | 가부시키가이샤 리코 | 데이터 재생 방법, 데이터 재생 장치, 광 디스크, 및데이터 기록/재생 장치 |
-
1995
- 1995-05-19 JP JP12172195A patent/JPH08315517A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033281A1 (fr) * | 1996-03-08 | 1997-09-12 | Sony Corporation | Dispositif d'actionnement de disque et procede d'enregistrement et de reproduction |
| US6144627A (en) * | 1996-03-08 | 2000-11-07 | Sony Corporation | Data recording and reproducing apparatus and method with phase error detection |
| WO2001054125A1 (en) * | 2000-01-17 | 2001-07-26 | Matsushita Electric Industrial Co., Ltd. | Digital recording/data reproducing apparatus |
| US6674707B2 (en) | 2000-01-17 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Digital recorded data reproducing device |
| CN100405489C (zh) * | 2000-01-17 | 2008-07-23 | 松下电器产业株式会社 | 数字记录数据再生装置 |
| US6785074B2 (en) | 2001-07-10 | 2004-08-31 | Hitachi, Ltd. | Preamble pattern and magnetic recording system using the pattern |
| US7142379B2 (en) | 2001-07-10 | 2006-11-28 | Hitachi Global Storage Technologies Japan, Ltd. | Preamble pattern and magnetic recording system using the pattern |
| KR100869299B1 (ko) * | 2006-03-14 | 2008-11-18 | 가부시키가이샤 리코 | 데이터 재생 방법, 데이터 재생 장치, 광 디스크, 및데이터 기록/재생 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360990B2 (ja) | ディスク記録再生装置のデータ再生処理装置 | |
| US9305581B2 (en) | Systems and methods for memory efficient repeatable run out processing | |
| JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
| JP3331090B2 (ja) | ディスク記録再生装置のデータ再生処理装置及びデータ再生方法 | |
| US7733591B2 (en) | Data storage device with data recovery process using fixed phase clocking for analog-to-digital conversion | |
| US6785074B2 (en) | Preamble pattern and magnetic recording system using the pattern | |
| US8027423B2 (en) | Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus | |
| US6760173B2 (en) | Synchronization servo mark detector and method having improved phase error immunity for use in mass data storage device, or the like | |
| JPH06243580A (ja) | Ａｇｃ回路 | |
| JPH1031557A (ja) | タイムアウトカウンタを用いるデータ同期方法および回路 | |
| JP3609721B2 (ja) | デジタルデータ再生装置及びデジタルデータ再生方法 | |
| JPH05120813A (ja) | 位相ロツクループ回路 | |
| JPH0773598A (ja) | タイミング抽出回路とこれを用いた記録再生装置 | |
| JPH08315517A (ja) | ディスク記録再生装置のデータ再生処理システム | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| JP2002008322A (ja) | クロック抽出回路 | |
| JP3946882B2 (ja) | 信号処理回路及び信号処理回路の制御方法 | |
| US20040212912A1 (en) | Method and apparatus for detecting sync mark in a disk drive | |
| JP3946886B2 (ja) | タイミングリカバリｐｌｌの制御方法及び信号処理回路 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2002358736A (ja) | データ再生装置に用いられるクロック調整装置 | |
| JP2007035211A (ja) | 光ディスク装置 | |
| JP2001332034A (ja) | Ｐｌｌ回路およびこれを用いた記録再生装置 | |
| JP3650984B2 (ja) | 情報検出装置および方法 | |
| WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 |