JPH05120864A - 磁気記憶装置の書込読出回路 - Google Patents
磁気記憶装置の書込読出回路Info
- Publication number
- JPH05120864A JPH05120864A JP3306684A JP30668491A JPH05120864A JP H05120864 A JPH05120864 A JP H05120864A JP 3306684 A JP3306684 A JP 3306684A JP 30668491 A JP30668491 A JP 30668491A JP H05120864 A JPH05120864 A JP H05120864A
- Authority
- JP
- Japan
- Prior art keywords
- write
- circuit
- mode
- transistor
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は磁気記憶装置用書込読出回路
を書込モードから休止モードまたは読出モードに切り換
えるときに、誤書込を防止することである。 【構成】 モード選択回路３の出力はタイマー４の入力
に接続されており、タイマー４の出力が制御回路５をモ
ード切換後一定時間経過したら活性化する。制御回路５
は書込回路出力段１２，１３にコレクタの接続されたト
ランジスタ１０および１１とエミッタとエミッタを共通
に接続されたトランジスタ９のベースの電圧を変更し
て、モードの切換を図る。したがって、モード切換時
に、書込電流がトランジスタ１０，１１を介して出力段
１２，１３に流れることがなく、誤書き込みを防止でき
る。
を書込モードから休止モードまたは読出モードに切り換
えるときに、誤書込を防止することである。 【構成】 モード選択回路３の出力はタイマー４の入力
に接続されており、タイマー４の出力が制御回路５をモ
ード切換後一定時間経過したら活性化する。制御回路５
は書込回路出力段１２，１３にコレクタの接続されたト
ランジスタ１０および１１とエミッタとエミッタを共通
に接続されたトランジスタ９のベースの電圧を変更し
て、モードの切換を図る。したがって、モード切換時
に、書込電流がトランジスタ１０，１１を介して出力段
１２，１３に流れることがなく、誤書き込みを防止でき
る。
Description
【０００１】
【産業上の利用分野】本発明は磁気記憶装置用の書込読
出回路に関し、特にモード切換時の書込電流から漏洩電
流を発生させない書込読出回路に関する。
出回路に関し、特にモード切換時の書込電流から漏洩電
流を発生させない書込読出回路に関する。
【０００２】
【従来の技術】従来の磁気記憶装置の書込読出回路は、
図４に示すようにモード選択入力端子１，２を有してお
り、モード選択入力端子１，２はモード選択回路３に接
続され、モード選択回路３とヘッド選択入力端子６はヘ
ッド選択回路７に接続されている。ヘッド端子１４，１
５と１６，１７は書込回路出力段１２，１３にそれぞれ
接続され、書込回路出力段１２，１３はそれぞれトラン
ジスタ１０および１１とのコレクタに接続されている。
モード選択回路３は更に制御回路５に接続されており、
制御回路５がトランジスタ１０，１１のベースに接続さ
れている。トランジスタ１０，１１のエミッタはトラン
ジスタ９のエミッタと共に書込電流入力端子２０に接続
され、トランジスタ９のコレクタ１２は、エミッタが接
続されコレクタが接地されたトランジスタ８が接続され
ている。
図４に示すようにモード選択入力端子１，２を有してお
り、モード選択入力端子１，２はモード選択回路３に接
続され、モード選択回路３とヘッド選択入力端子６はヘ
ッド選択回路７に接続されている。ヘッド端子１４，１
５と１６，１７は書込回路出力段１２，１３にそれぞれ
接続され、書込回路出力段１２，１３はそれぞれトラン
ジスタ１０および１１とのコレクタに接続されている。
モード選択回路３は更に制御回路５に接続されており、
制御回路５がトランジスタ１０，１１のベースに接続さ
れている。トランジスタ１０，１１のエミッタはトラン
ジスタ９のエミッタと共に書込電流入力端子２０に接続
され、トランジスタ９のコレクタ１２は、エミッタが接
続されコレクタが接地されたトランジスタ８が接続され
ている。
【０００３】図４は本発明の理解に直接関係のない読出
回路を省略しており、書込読出回路２２および２３の２
個が書込電流源２１に共通して接続された場合を示す。
また１８および１９は磁気ヘッドを示す。書込読出回路
２３の各部も、書込読出回路２２の各部と同様に接続さ
れている。図５にトランジスタ２４，２５，２６および
２７から構成される書込回路出力段の回路例を示す。
回路を省略しており、書込読出回路２２および２３の２
個が書込電流源２１に共通して接続された場合を示す。
また１８および１９は磁気ヘッドを示す。書込読出回路
２３の各部も、書込読出回路２２の各部と同様に接続さ
れている。図５にトランジスタ２４，２５，２６および
２７から構成される書込回路出力段の回路例を示す。
【０００４】磁気記憶装置の書込読出回路２２，２３
は、いずれかが読出モードで他が休止モードの場合、い
ずれかが書込モードで他が休止モードの場合、およびい
ずれも休止モードの場合の３つの場合がある。また、読
出モードまたは書込モードでは、ヘッド選択入力端子６
のレベルにより、ヘッド端子１４，１５かヘッド端子１
６，１７のうち一方が選択される。
は、いずれかが読出モードで他が休止モードの場合、い
ずれかが書込モードで他が休止モードの場合、およびい
ずれも休止モードの場合の３つの場合がある。また、読
出モードまたは書込モードでは、ヘッド選択入力端子６
のレベルにより、ヘッド端子１４，１５かヘッド端子１
６，１７のうち一方が選択される。
【０００５】書込電流源２１は、書込読出回路２２，２
３のうちのいずれかが書込モードの時に書込電流を流
す。例えば書込読出回路２２，２３がそれぞれ書込モー
ドおよび休止モードで、書込回路出力段１２が選択され
ている場合を考える。この時、トランジスタ１０のベー
ス電位をＶ１とする。トランジスタ９および１１のベー
ス電位をＶ１より△Ｖだけ低くすることにより、トラン
ジスタ１０に書込電流を流す。したがってトランジスタ
９，１１，９ａ，１０ａおよび１１ａのベース電位が
（Ｖ１−△Ｖ）になる。書込読出回路２２が休止モード
に変わると、ヘッド選択回路７により、トランジスタ１
０のベース電位が（Ｖ１−△Ｖ）になる。
３のうちのいずれかが書込モードの時に書込電流を流
す。例えば書込読出回路２２，２３がそれぞれ書込モー
ドおよび休止モードで、書込回路出力段１２が選択され
ている場合を考える。この時、トランジスタ１０のベー
ス電位をＶ１とする。トランジスタ９および１１のベー
ス電位をＶ１より△Ｖだけ低くすることにより、トラン
ジスタ１０に書込電流を流す。したがってトランジスタ
９，１１，９ａ，１０ａおよび１１ａのベース電位が
（Ｖ１−△Ｖ）になる。書込読出回路２２が休止モード
に変わると、ヘッド選択回路７により、トランジスタ１
０のベース電位が（Ｖ１−△Ｖ）になる。
【０００６】書込読出回路２２が書込モードから読出モ
ードに変わるときは、トランジスタ１０のベース電位が
（Ｖ１−△Ｖ）に、トランジスタ９のベース電位が制御
回路５により（Ｖ１＋△Ｖ）になる。このとき、書込電
流源２１がオフになるが、オフになるのが遅れても、書
込回路出力段には書込電流は流れず、トランジスタ８お
よび９に流れるので、磁気記録媒体に誤ってデータを書
き込むことがない。
ードに変わるときは、トランジスタ１０のベース電位が
（Ｖ１−△Ｖ）に、トランジスタ９のベース電位が制御
回路５により（Ｖ１＋△Ｖ）になる。このとき、書込電
流源２１がオフになるが、オフになるのが遅れても、書
込回路出力段には書込電流は流れず、トランジスタ８お
よび９に流れるので、磁気記録媒体に誤ってデータを書
き込むことがない。
【０００７】
【発明が解決しようとする課題】この従来の書込読出回
路では、例えば、書込読出回路２３が休止モード、書込
読出回路２２が書込モードから休止モードに変化すると
き、書込電流源２１がオンからオフになるのが遅れる
と、トランジスタ９，１０，１１，９ａ，１０ａおよび
１１ａのベース電位がすべて（Ｖ１−△Ｖ）となるた
め、書込回路出力段１２，１３，１２ａおよび１３ａに
も書込電流が流れ、もしオフセット電圧があると磁気ヘ
ッド１８，１９，１８ａおよび１９ａにも書込電流が流
れ、誤って磁気記録媒体にデータを書き込むという問題
点があった。
路では、例えば、書込読出回路２３が休止モード、書込
読出回路２２が書込モードから休止モードに変化すると
き、書込電流源２１がオンからオフになるのが遅れる
と、トランジスタ９，１０，１１，９ａ，１０ａおよび
１１ａのベース電位がすべて（Ｖ１−△Ｖ）となるた
め、書込回路出力段１２，１３，１２ａおよび１３ａに
も書込電流が流れ、もしオフセット電圧があると磁気ヘ
ッド１８，１９，１８ａおよび１９ａにも書込電流が流
れ、誤って磁気記録媒体にデータを書き込むという問題
点があった。
【０００８】これを防ぐには、休止モードの書込読出回
路のトランジスタ１０および１１と１０ａおよび１１ａ
のベース電位をトランジスタ９および９ａのベース電位
より下げればよい。書込読出回路２２および２３のそれ
ぞれの電源電圧素子バラツキ、チップ温度の差等を考え
て、△Ｖの値を決める必要がある。しかしながら、十分
マージンを持たせるため、△Ｖの大きさを大きくする
と、電源電圧が大きくなり、消費電力が増えるという問
題がある。特に書込回路は数十ｍＡの電流を流すので、
消費電力の増加は深刻なものとなる。例えば書込電流を
５０ｍＡ、△Ｖを０．７Ｖとすると、書込回路の出力段
だけで３５ｍＷの消費電力が増加する。
路のトランジスタ１０および１１と１０ａおよび１１ａ
のベース電位をトランジスタ９および９ａのベース電位
より下げればよい。書込読出回路２２および２３のそれ
ぞれの電源電圧素子バラツキ、チップ温度の差等を考え
て、△Ｖの値を決める必要がある。しかしながら、十分
マージンを持たせるため、△Ｖの大きさを大きくする
と、電源電圧が大きくなり、消費電力が増えるという問
題がある。特に書込回路は数十ｍＡの電流を流すので、
消費電力の増加は深刻なものとなる。例えば書込電流を
５０ｍＡ、△Ｖを０．７Ｖとすると、書込回路の出力段
だけで３５ｍＷの消費電力が増加する。
【０００９】
【課題を解決するための手段】本発明の要旨は、読出モ
ード、書込モードおよび休止モードの３つのモードに選
択的に切り換え可能であり、外部書込電流源に接続され
る書込電流入力端子を有する磁気記憶装置の書込読出回
路において、書込回路の出力段にコレクタが接続され前
記書込電流入力端子にエミッタが接続される第１のトラ
ンジスタと、前記第１のトランジスタにエミッタが共通
接続され、コレクタが書込回路の出力段から絶縁されて
いる第２のトランジスタと、書込モードから休止モード
または読出モードに切り換わるたびに作動するタイマー
と、前記タイマーの出力により前記第２のトランジスタ
のベース電位を制御する制御回路とを備えたことであ
る。
ード、書込モードおよび休止モードの３つのモードに選
択的に切り換え可能であり、外部書込電流源に接続され
る書込電流入力端子を有する磁気記憶装置の書込読出回
路において、書込回路の出力段にコレクタが接続され前
記書込電流入力端子にエミッタが接続される第１のトラ
ンジスタと、前記第１のトランジスタにエミッタが共通
接続され、コレクタが書込回路の出力段から絶縁されて
いる第２のトランジスタと、書込モードから休止モード
または読出モードに切り換わるたびに作動するタイマー
と、前記タイマーの出力により前記第２のトランジスタ
のベース電位を制御する制御回路とを備えたことであ
る。
【００１０】
【発明の作用】上記構成に係る書込読出回路が書込モー
ドから休止モードまたは読出モードに切り換えると、タ
イマーが作動し、タイマーが所定時間計時した後に制御
回路が第２のトランジスタのベース電位を変更する。し
たがって、書込回路の出力段に誤って第１のトランジス
タを介して電流が流れることはない。
ドから休止モードまたは読出モードに切り換えると、タ
イマーが作動し、タイマーが所定時間計時した後に制御
回路が第２のトランジスタのベース電位を変更する。し
たがって、書込回路の出力段に誤って第１のトランジス
タを介して電流が流れることはない。
【００１１】
【実施例】次に本発明について実施例を示す図面を参照
して説明する。図１は本発明の一実施例を示す回路図で
ある。本実施例の書込読出回路２２はモード選択入力端
子１および２と、モード選択入力端子１および２に接続
されたモード選択回路３と、モード選択回路３とヘッド
選択入力端子６に接続されたヘッド選択回路７と、それ
ぞれヘッド端子１４および１５と１６および１７に接続
された書込回路出力段１２および１３と、コレクタがそ
れぞれ書込回路出力段１２および１３に接続されたトラ
ンジスタ１０および１１と、モード選択回路３に接続さ
れたタイマー４と、タイマー４に接続された制御回路５
と、ベースが制御回路５に接続されエミッタがトランジ
スタ１０および１１のエミッタと書込電流出力端子２０
に接続されたトランジスタ９と、トランジスタ９のコレ
クタにエミッタが接続され、コレクタが接地されたトラ
ンジスタ８とを備えている。
して説明する。図１は本発明の一実施例を示す回路図で
ある。本実施例の書込読出回路２２はモード選択入力端
子１および２と、モード選択入力端子１および２に接続
されたモード選択回路３と、モード選択回路３とヘッド
選択入力端子６に接続されたヘッド選択回路７と、それ
ぞれヘッド端子１４および１５と１６および１７に接続
された書込回路出力段１２および１３と、コレクタがそ
れぞれ書込回路出力段１２および１３に接続されたトラ
ンジスタ１０および１１と、モード選択回路３に接続さ
れたタイマー４と、タイマー４に接続された制御回路５
と、ベースが制御回路５に接続されエミッタがトランジ
スタ１０および１１のエミッタと書込電流出力端子２０
に接続されたトランジスタ９と、トランジスタ９のコレ
クタにエミッタが接続され、コレクタが接地されたトラ
ンジスタ８とを備えている。
【００１２】書込読出回路２３の各部も、書込読出回路
２２と同様に接続されている。書込電流入力端子２０お
よび２０ａは、書込電流源２１に共通して接続されてい
る。
２２と同様に接続されている。書込電流入力端子２０お
よび２０ａは、書込電流源２１に共通して接続されてい
る。
【００１３】図２を参照して本発明の書込読出回路の動
作を説明する。書込読出回路２２および２３がそれぞれ
書込モードおよび休止モードで、書込回路出力段１２が
選択された場合は、図２示すように、トランジスタ９お
よび１０のベース電位はそれぞれ（Ｖ１−△Ｖ）および
Ｖ１である。トランジスタ１１のベース電圧は（Ｖ１−
△Ｖ）であり、書込電流はトランジスタ１０、書込回路
出力段１２および磁気ヘッド１８に流れる。書込読出回
路２２が書込モードから休止モードに変わるとタイマー
５が作動し、トランジスタ９のベース電位がＴ１の時間
だけ（Ｖ１＋△）になる。この時書込電流は、トランジ
スタ１０から流れずトランジスタ９から流れる。その後
書込電流は流れなくなり、トランジスタ９のベース電位
も（Ｖ１−△Ｖ）に下がる。図２のＴ２およびＴ３が適
当なマージンを持つようにタイマーの作動時間Ｔ１を決
めることにより、書込電流が磁気ヘッド１９，１８ａお
よび１９ａに流れることを防止でき、したがって誤って
データを書き込むことを防止できる。
作を説明する。書込読出回路２２および２３がそれぞれ
書込モードおよび休止モードで、書込回路出力段１２が
選択された場合は、図２示すように、トランジスタ９お
よび１０のベース電位はそれぞれ（Ｖ１−△Ｖ）および
Ｖ１である。トランジスタ１１のベース電圧は（Ｖ１−
△Ｖ）であり、書込電流はトランジスタ１０、書込回路
出力段１２および磁気ヘッド１８に流れる。書込読出回
路２２が書込モードから休止モードに変わるとタイマー
５が作動し、トランジスタ９のベース電位がＴ１の時間
だけ（Ｖ１＋△）になる。この時書込電流は、トランジ
スタ１０から流れずトランジスタ９から流れる。その後
書込電流は流れなくなり、トランジスタ９のベース電位
も（Ｖ１−△Ｖ）に下がる。図２のＴ２およびＴ３が適
当なマージンを持つようにタイマーの作動時間Ｔ１を決
めることにより、書込電流が磁気ヘッド１９，１８ａお
よび１９ａに流れることを防止でき、したがって誤って
データを書き込むことを防止できる。
【００１４】以上の説明は、書込読出回路２３が休止モ
ードの場合である。書込読出回路２２が書込モードから
休止モードに、書込読出回路２３が休止モードから書込
モードに切り換わる場合について図３を参照して説明す
る。書込読出回路２２が書込モードから休止モードに切
り換わるときにタイマー５が作動し、トランジスタ９の
ベース電位がＴ１の間だけＶ１＋△Ｖになり、書込電流
がトランジスタ１０から９に切り換わることは図２の場
合と同じである。次にトランジスタ１０のベース電位が
（Ｖ１−△Ｖ）に下り、書込回路出力段１２ａが選択さ
れた場合トランジスタ１０ａのベース電位がＶ１に上が
り、その後トランジスタ９のベース電位が（Ｖ１−△
Ｖ）に下がる。図３でＴ２およびＴ３が適当なマージン
を持つようにタイマーの動作時間Ｔ１を決めることによ
り、誤ってデータを書き込むことを防止できる。書込読
出回路２３が休止モード、書込読出回路２２が書込モー
ドから読出モードになる場合は、図２に示した書込読出
回路２２が書込モードから休止モードになる場合と同じ
く、タイマーによりＴ１の時間だけトランジスタ９のベ
ース電位を（Ｖ１＋△Ｖ）に上げることにより、誤って
データを書き込むことを防止できる。
ードの場合である。書込読出回路２２が書込モードから
休止モードに、書込読出回路２３が休止モードから書込
モードに切り換わる場合について図３を参照して説明す
る。書込読出回路２２が書込モードから休止モードに切
り換わるときにタイマー５が作動し、トランジスタ９の
ベース電位がＴ１の間だけＶ１＋△Ｖになり、書込電流
がトランジスタ１０から９に切り換わることは図２の場
合と同じである。次にトランジスタ１０のベース電位が
（Ｖ１−△Ｖ）に下り、書込回路出力段１２ａが選択さ
れた場合トランジスタ１０ａのベース電位がＶ１に上が
り、その後トランジスタ９のベース電位が（Ｖ１−△
Ｖ）に下がる。図３でＴ２およびＴ３が適当なマージン
を持つようにタイマーの動作時間Ｔ１を決めることによ
り、誤ってデータを書き込むことを防止できる。書込読
出回路２３が休止モード、書込読出回路２２が書込モー
ドから読出モードになる場合は、図２に示した書込読出
回路２２が書込モードから休止モードになる場合と同じ
く、タイマーによりＴ１の時間だけトランジスタ９のベ
ース電位を（Ｖ１＋△Ｖ）に上げることにより、誤って
データを書き込むことを防止できる。
【００１５】
【発明の効果】以上説明したように、書込読出回路が書
込モードから休止モードまたは読出モードに切り換わる
ときに、所定時間計時した後にタイマーによって、書込
回路の出力段にコレクタが接続された第１トランジスタ
とエミッタを共通して接続された第２のトランジスタの
ベース電位を一定時間上げて書込電流を流すので、電源
電圧を増加させることなく誤ってデータを書き込むこと
を防止できる。
込モードから休止モードまたは読出モードに切り換わる
ときに、所定時間計時した後にタイマーによって、書込
回路の出力段にコレクタが接続された第１トランジスタ
とエミッタを共通して接続された第２のトランジスタの
ベース電位を一定時間上げて書込電流を流すので、電源
電圧を増加させることなく誤ってデータを書き込むこと
を防止できる。
【図１】本発明の一実施例を示す回路図である。
【図２】一実施例の各部の信号波形図である。
【図３】一実施例のモード切換時の信号波形図である。
【図４】従来例の回路図である。
【図５】出力段を示す回路図である。
１，２，１ａ，２ａ モード選択入力端子 ３，３ａ モード選択回路 ４，４ａ タイマー ５，５ａ 制御回路 ６，６ａ ヘッド選択入力端子 ７，７ａ ヘッド選択回路 ９，９ａ 第２のトランジスタ １２，１３，１２ａ，１３ａ 書込回路出力段 １４，１５，１６，１７，１４ａ，１５ａ，１６ａ，１
７ａ ヘッド端子 １８，１９，１８ａ，１９ａ 磁気ヘッド ２０，２０ａ 書込電流入力端子 ２１ 書込電流源
７ａ ヘッド端子 １８，１９，１８ａ，１９ａ 磁気ヘッド ２０，２０ａ 書込電流入力端子 ２１ 書込電流源
Claims (1)
- 【請求項１】 読出モード、書込モードおよび休止モー
ドの３つのモードに選択的に切り換え可能であり、外部
書込電流源に接続される書込電流入力端子を有する磁気
記憶装置の書込読出回路において、書込回路の出力段に
コレクタが接続され前記書込電流入力端子にエミッタが
接続される第１のトランジスタと、前記第１のトランジ
スタにエミッタが共通接続され、コレクタが書込回路の
出力段から絶縁されている第２のトランジスタと、書込
モードから休止モードまたは読出モードに切り換わるた
びに作動するタイマーと、前記タイマーの出力により前
記第２のトランジスタのベース電位を制御する制御回路
とを備えたことを特徴とする磁気記憶装置の書込読出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306684A JPH05120864A (ja) | 1991-10-25 | 1991-10-25 | 磁気記憶装置の書込読出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306684A JPH05120864A (ja) | 1991-10-25 | 1991-10-25 | 磁気記憶装置の書込読出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120864A true JPH05120864A (ja) | 1993-05-18 |
Family
ID=17960072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306684A Pending JPH05120864A (ja) | 1991-10-25 | 1991-10-25 | 磁気記憶装置の書込読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120864A (ja) |
-
1991
- 1991-10-25 JP JP3306684A patent/JPH05120864A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100598298B1 (ko) | 디스크 드라이브용 반도체 집적회로장치 | |
| JPH06274805A (ja) | リード／ライト集積回路 | |
| JPS6131900B2 (ja) | ||
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US5281873A (en) | Sense amplifier control circuit | |
| JPH0467720B2 (ja) | ||
| JPH05120864A (ja) | 磁気記憶装置の書込読出回路 | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| JP2677986B2 (ja) | リカバリタイム削減回路 | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| KR0138485B1 (ko) | 자기헤드 구동회로 및 이를 포함하는 자기 기록 / 재생 장치 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| US6411455B1 (en) | Head amplifier circuit | |
| JP2972960B2 (ja) | デジタル出力回路 | |
| KR830001005B1 (ko) | 데코더 회로 | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| KR910005589Y1 (ko) | 디스크 드라이버의 스위칭 회로 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPS59178606A (ja) | 磁気記録装置の書き込み回路 | |
| JP2909246B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH04295603A (ja) | 磁気ヘッド駆動回路 | |
| JP2540984B2 (ja) | 半導体記憶装置 | |
| JPS61269290A (ja) | 半導体記憶装置 | |
| JPH0775044B2 (ja) | 磁気ヘツドの書き込み時ダンピング回路 | |
| JP2001344847A (ja) | 光磁気記録再生装置 |