JPH0775044B2 - 磁気ヘツドの書き込み時ダンピング回路 - Google Patents
磁気ヘツドの書き込み時ダンピング回路Info
- Publication number
- JPH0775044B2 JPH0775044B2 JP62052444A JP5244487A JPH0775044B2 JP H0775044 B2 JPH0775044 B2 JP H0775044B2 JP 62052444 A JP62052444 A JP 62052444A JP 5244487 A JP5244487 A JP 5244487A JP H0775044 B2 JPH0775044 B2 JP H0775044B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coil
- time
- damping
- magnetic head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 （ａ）産業上の利用分野 この発明はFDD（フロッピィディスクドライブ）の磁気
ヘッド回路等に適用される磁気ヘッドの書き込み時ダン
ピング回路に関する。
ヘッド回路等に適用される磁気ヘッドの書き込み時ダン
ピング回路に関する。
（ｂ）従来の技術 一つの磁気ヘッドで書き込みと読み込みを行う場合には
それぞれのダンピング特性を異なったものにする必要が
ある。一般に書き込み時には磁気媒体の磁化反転を良く
するために読み込み時に比べて磁気エネルギーを大きく
する必要があり、そのためにコイルに蓄えられたエネル
ギーを吸収するダンピング能力も大きくしなければなら
ない。この書き込み時のダンピングと読み込み時のダン
ピングを行うのに従来は抵抗を使用していた。
それぞれのダンピング特性を異なったものにする必要が
ある。一般に書き込み時には磁気媒体の磁化反転を良く
するために読み込み時に比べて磁気エネルギーを大きく
する必要があり、そのためにコイルに蓄えられたエネル
ギーを吸収するダンピング能力も大きくしなければなら
ない。この書き込み時のダンピングと読み込み時のダン
ピングを行うのに従来は抵抗を使用していた。
第４図は磁気記録面が表面と裏面にある磁気記録媒体に
使用される従来の磁気ヘッド回路を示している。
使用される従来の磁気ヘッド回路を示している。
磁気ヘッドは中点タップに電源が接続され両端子間にダ
ンピング用の抵抗が接続されたコイルで構成されてい
る。Ａは表側（SIDE0）の磁気ヘッドを示しＢは裏側（S
IDE1）の磁気ヘッドを示している。磁気ヘッドA,Bの中
点タップにはそれぞれSIDE0電源供給回路1,SIDE1電源供
給回路２が接続され、この回路が選択的に駆動されるこ
とによってSIDE0またはSIDE1の磁気ヘッドに対して電源
電圧V1が供給される。磁気ヘッドA,Bの両端子（コイル
の両端子）にはダイオードD1〜D4を介してヘッド選択ス
イッチ素子を構成するトランジスタQ1,Q2が接続され、
更に定電流源Iwが接続されている。磁気ヘッドA,Bの両
端子出力は更にアンプ3,4に入力されここで増幅されて
外部回路に出力される。前記トランジスタQ1,Q2は書き
込み制御信号であるヘッド選択信号φ，によってオン
／オフ制御され、磁気ヘッドＡの書き込み用コイルL00,
L01のいずれか、または磁気ヘッドＢの書き込み用コイ
ルL10,L11のいずれかを駆動する。なおコイルL00,L10に
よる磁化方向に対してコイルL01,L11による磁化方向は1
80度反転した方向となる。
ンピング用の抵抗が接続されたコイルで構成されてい
る。Ａは表側（SIDE0）の磁気ヘッドを示しＢは裏側（S
IDE1）の磁気ヘッドを示している。磁気ヘッドA,Bの中
点タップにはそれぞれSIDE0電源供給回路1,SIDE1電源供
給回路２が接続され、この回路が選択的に駆動されるこ
とによってSIDE0またはSIDE1の磁気ヘッドに対して電源
電圧V1が供給される。磁気ヘッドA,Bの両端子（コイル
の両端子）にはダイオードD1〜D4を介してヘッド選択ス
イッチ素子を構成するトランジスタQ1,Q2が接続され、
更に定電流源Iwが接続されている。磁気ヘッドA,Bの両
端子出力は更にアンプ3,4に入力されここで増幅されて
外部回路に出力される。前記トランジスタQ1,Q2は書き
込み制御信号であるヘッド選択信号φ，によってオン
／オフ制御され、磁気ヘッドＡの書き込み用コイルL00,
L01のいずれか、または磁気ヘッドＢの書き込み用コイ
ルL10,L11のいずれかを駆動する。なおコイルL00,L10に
よる磁化方向に対してコイルL01,L11による磁化方向は1
80度反転した方向となる。
書き込み時または読み出し時のダンピング回路には抵抗
R1〜R3が使用される。抵抗R2,R3は読み出し時のダンピ
ング用抵抗を構成し、抵抗R1は書き込み時のダンピング
用抵抗を構成している。読み出し時のダンピング用抵抗
R2,R3は磁気ヘッドA,Bの両端子にそれぞれ直接に接続さ
れ、書き込み時のダンピング用抵抗R1はダイオードD1,D
2およびダイオードD3,D4を介して並列に上記抵抗R2,R3
に接続されている。ダイオードD1〜D4は書き込み時に、
抵抗R1を抵抗R2または抵抗R3のどちら側に並列に接続す
るかを決める働きをする。SIDE0側を書き込み時にはSID
E0電源供給回路１がオンするために、ダイオードD1,D2
がオン状態となって抵抗R1がSIDE0側に入る。即ち抵抗R
1と抵抗R2が並列接続される。同様にSIDE1電源供給回路
２がオンした時には抵抗R1が抵抗R3に並列に接続され
る。
R1〜R3が使用される。抵抗R2,R3は読み出し時のダンピ
ング用抵抗を構成し、抵抗R1は書き込み時のダンピング
用抵抗を構成している。読み出し時のダンピング用抵抗
R2,R3は磁気ヘッドA,Bの両端子にそれぞれ直接に接続さ
れ、書き込み時のダンピング用抵抗R1はダイオードD1,D
2およびダイオードD3,D4を介して並列に上記抵抗R2,R3
に接続されている。ダイオードD1〜D4は書き込み時に、
抵抗R1を抵抗R2または抵抗R3のどちら側に並列に接続す
るかを決める働きをする。SIDE0側を書き込み時にはSID
E0電源供給回路１がオンするために、ダイオードD1,D2
がオン状態となって抵抗R1がSIDE0側に入る。即ち抵抗R
1と抵抗R2が並列接続される。同様にSIDE1電源供給回路
２がオンした時には抵抗R1が抵抗R3に並列に接続され
る。
前記書き込み時のダンピング用抵抗R1は読み出し時のダ
ンピング用抵抗R2に比較して抵抗値がかなり小さく設定
されている。この理由は、書き込み時においては媒体の
磁化反転を良くするために書き込み電流を大きくする必
要があるが、その分磁気ヘッドの蓄積エネルギーが大き
くなるからそのエネルギーを消費するダンピング回路の
能力を高める必要があるためである。通常、抵抗R1と抵
抗R2の抵抗値の比率は１対10以上に設定される。
ンピング用抵抗R2に比較して抵抗値がかなり小さく設定
されている。この理由は、書き込み時においては媒体の
磁化反転を良くするために書き込み電流を大きくする必
要があるが、その分磁気ヘッドの蓄積エネルギーが大き
くなるからそのエネルギーを消費するダンピング回路の
能力を高める必要があるためである。通常、抵抗R1と抵
抗R2の抵抗値の比率は１対10以上に設定される。
上記の構成により、書き込み時にはSIDE0電源供給回路
１またはSIDE1電源供給回路２がオンされ、抵抗R1が抵
抗R2または抵抗R3のいずれかに並列的に接続された状態
で書き込みが行われる。この場合ヘッド選択信号φが
“H"の時にはコイルL00またはL10が選択側コイルとなり
これらのコイルによってデータが書き込まれ、が“H"
の時はL01またはL11が選択側コイルとなりこれらのコイ
ルによってデータが書き込まれる。
１またはSIDE1電源供給回路２がオンされ、抵抗R1が抵
抗R2または抵抗R3のいずれかに並列的に接続された状態
で書き込みが行われる。この場合ヘッド選択信号φが
“H"の時にはコイルL00またはL10が選択側コイルとなり
これらのコイルによってデータが書き込まれ、が“H"
の時はL01またはL11が選択側コイルとなりこれらのコイ
ルによってデータが書き込まれる。
（ｃ）発明が解決しようとする問題点 しかしながら、上記の従来の回路では、ヘッド選択スイ
ッチ素子の切り換わり時、即ちφ，の切り換わり時に
コイルのインピーダンスが高くなるために、書き込み電
流が非選択側のコイルにも流れてしまい、設定された書
き込み電流が選択側のコイルに流れずに選択側のコイル
に流れる電流の立ち上がりが遅くなる欠点があった。第
５図はこの様子を示している。同図はSIDE0側の要部の
波形を示す。図においてd1〜d3はφ，の切り換わりタ
イミングを表している。d1,d3では、L00が選択側コイル
となりL01が非選択側のコイルとなる。このd1,d3の切り
換わり時においてはａ点の電圧波形が図に示すように急
峻に立ち下がり、ｂ点の電圧波形は反対に急峻に立ち上
がる。しかしこの切り換わり時においてはコイルに流入
する電流が高周波成分の大きなものとなるために選択側
のコイルL00が高インピーダンスとなり（もちろん非選
択側のコイルL01も高インピーダンス状態にある）、し
かも書き込み時のダンピング抵抗は低抵抗値の抵抗R1と
高抵抗値の抵抗R2との並列合成となるために、SIDE0電
源供給回路１からコイルに流入する電流i3は第４図にi2
で示すように非選択側のコイルL01にも流れてしまう。
このようなことからａ点に流れる電流i1の波形は図のｑ
で示すように立ち上がりが遅いものとなってしまう。
ッチ素子の切り換わり時、即ちφ，の切り換わり時に
コイルのインピーダンスが高くなるために、書き込み電
流が非選択側のコイルにも流れてしまい、設定された書
き込み電流が選択側のコイルに流れずに選択側のコイル
に流れる電流の立ち上がりが遅くなる欠点があった。第
５図はこの様子を示している。同図はSIDE0側の要部の
波形を示す。図においてd1〜d3はφ，の切り換わりタ
イミングを表している。d1,d3では、L00が選択側コイル
となりL01が非選択側のコイルとなる。このd1,d3の切り
換わり時においてはａ点の電圧波形が図に示すように急
峻に立ち下がり、ｂ点の電圧波形は反対に急峻に立ち上
がる。しかしこの切り換わり時においてはコイルに流入
する電流が高周波成分の大きなものとなるために選択側
のコイルL00が高インピーダンスとなり（もちろん非選
択側のコイルL01も高インピーダンス状態にある）、し
かも書き込み時のダンピング抵抗は低抵抗値の抵抗R1と
高抵抗値の抵抗R2との並列合成となるために、SIDE0電
源供給回路１からコイルに流入する電流i3は第４図にi2
で示すように非選択側のコイルL01にも流れてしまう。
このようなことからａ点に流れる電流i1の波形は図のｑ
で示すように立ち上がりが遅いものとなってしまう。
以上のように従来の回路では、データの書き込み時に選
択側のコイルに流れる電流波形の立ち上がりが遅くなる
ために磁気媒体上での磁化反転特性を悪くし、しかもそ
の立ち上がり特性の悪い分だけ書き込み周波数を上げる
ことができず磁気記憶装置全体の大容量化を妨げる欠点
があった。
択側のコイルに流れる電流波形の立ち上がりが遅くなる
ために磁気媒体上での磁化反転特性を悪くし、しかもそ
の立ち上がり特性の悪い分だけ書き込み周波数を上げる
ことができず磁気記憶装置全体の大容量化を妨げる欠点
があった。
この発明の目的は、書き込み時のダンピング回路を選択
的に動作させることのできる電流引き込み手段で構成す
ることにより上記の欠点を解消し、磁気記憶装置の大容
量化を図ることにある。
的に動作させることのできる電流引き込み手段で構成す
ることにより上記の欠点を解消し、磁気記憶装置の大容
量化を図ることにある。
（ｄ）問題点を解決するための手段 この発明は、中点タップに電源が接続されたコイルから
なる磁気ヘッドと、前記コイルの両端子の各々と書き込
み電流制御回路間に接続され書き込み制御信号に基づい
てオン／オフ制御されるヘッド選択スイッチ素子とを備
えた磁気ヘッド回路において、前記コイルから書き込み
電流の一部を引き込む書き込み電流引き込み手段を前記
書き込み電流制御回路と並列に前記コイルの両端子に直
接接続するとともに、前記ヘッド選択スイッチ素子のオ
ン／オフ切り換わり後一定時間t1を経過した時から一定
時間t2を経過するまでの前記書き込み電流引き込み手段
を動作させるダンピング有効信号を出力するタイマ回路
を備えたことを特徴とする。
なる磁気ヘッドと、前記コイルの両端子の各々と書き込
み電流制御回路間に接続され書き込み制御信号に基づい
てオン／オフ制御されるヘッド選択スイッチ素子とを備
えた磁気ヘッド回路において、前記コイルから書き込み
電流の一部を引き込む書き込み電流引き込み手段を前記
書き込み電流制御回路と並列に前記コイルの両端子に直
接接続するとともに、前記ヘッド選択スイッチ素子のオ
ン／オフ切り換わり後一定時間t1を経過した時から一定
時間t2を経過するまでの前記書き込み電流引き込み手段
を動作させるダンピング有効信号を出力するタイマ回路
を備えたことを特徴とする。
第１図はこの発明に係るダンピング回路を使用した磁気
ヘッド回路の構成図である。なおこの回路はSIDE0側の
回路のみを示している。
ヘッド回路の構成図である。なおこの回路はSIDE0側の
回路のみを示している。
第１図に示す磁気ヘッド回路は、ヘッド選択スイッチ素
子10と、ヘッド選択信号形成回路11と、ディレイ回路12
とタイマ回路13と書き込み電流引き込み回路14と書き込
み電流制御手段であるIwの定電流源とを備えている。
子10と、ヘッド選択信号形成回路11と、ディレイ回路12
とタイマ回路13と書き込み電流引き込み回路14と書き込
み電流制御手段であるIwの定電流源とを備えている。
前記ヘッド選択素子10は第４図に示すトランジスタQ1,Q
2等のスイッチ素子で構成される。ヘッド選択信号形成
回路11は外部装置から供給されるライトデータ▲▼
から書き込み制御信号であるヘッド選択信号φ，を形
成する。ディレイ回路12はヘッド選択信号φ，の立ち
上がりタイミングから一定時間t1遅延したタイミング信
号を形成する。タイマ回路13は上記遅延信号の発生タイ
ミングから一定時間t2だけダンピング有効信号を発生し
書き込み電流引き込み回路14に出力する。書き込み電流
引き込み回路14はこのダンピング有効信号の発生してい
る間磁気ヘッドのコイルに流れる書き込み電流の一部を
定電流IDとして引き込む。
2等のスイッチ素子で構成される。ヘッド選択信号形成
回路11は外部装置から供給されるライトデータ▲▼
から書き込み制御信号であるヘッド選択信号φ，を形
成する。ディレイ回路12はヘッド選択信号φ，の立ち
上がりタイミングから一定時間t1遅延したタイミング信
号を形成する。タイマ回路13は上記遅延信号の発生タイ
ミングから一定時間t2だけダンピング有効信号を発生し
書き込み電流引き込み回路14に出力する。書き込み電流
引き込み回路14はこのダンピング有効信号の発生してい
る間磁気ヘッドのコイルに流れる書き込み電流の一部を
定電流IDとして引き込む。
（ｅ）作用 上記の磁気ヘッド回路において、読み出し時にはヘッド
選択信号φ，のいずれもが出力されないために高抵抗
のR2が読み出し時のダンピング用抵抗として作用し、コ
イルで読み出された信号がリードデータ▲▼として
出力される。一方書き込み時にはライトデータ▲▼
がヘッド選択信号形成回路11に出力されてヘッド選択信
号φ，が形成されヘッド選択スイッチ素子10に出力さ
れる。またヘッド選択信号φ，の立ち上がりタイミン
グから一定時間t1遅延した遅延信号がタイヤ13に出力さ
れ、タイマ13はその遅延したタイミングから一定時間t2
だけダンピング有効信号を書き込み電流引き込み回路14
に出力する。従ってφ，が立ち上がった瞬間からt1の
時間においては書き込み電流引き込み回路14が動作せ
ず、且つ読み出し時のダンピング抵抗R2も高抵抗である
ためコイルインピーダンスが高くても電源から供給され
る電流は殆どが選択側のコイルに流入する。例えば、今
ヘッド選択信号φが立ち上がったとするとその立ち上が
りタイミングからt1の時間においてはL00に殆どの電流
が流入し、L01と抵抗R2の回路には電流が流れない。即
ち図において電流i1≒電流i3となる。また時間t1経過後
のダンピング有効信号が出力される時間t2においては、
書き込み電流引き込み回路14が動作するためにこの時間
においてコイルに貯えられたエネルギーの消費すなわち
ダンピング作用が行われる。
選択信号φ，のいずれもが出力されないために高抵抗
のR2が読み出し時のダンピング用抵抗として作用し、コ
イルで読み出された信号がリードデータ▲▼として
出力される。一方書き込み時にはライトデータ▲▼
がヘッド選択信号形成回路11に出力されてヘッド選択信
号φ，が形成されヘッド選択スイッチ素子10に出力さ
れる。またヘッド選択信号φ，の立ち上がりタイミン
グから一定時間t1遅延した遅延信号がタイヤ13に出力さ
れ、タイマ13はその遅延したタイミングから一定時間t2
だけダンピング有効信号を書き込み電流引き込み回路14
に出力する。従ってφ，が立ち上がった瞬間からt1の
時間においては書き込み電流引き込み回路14が動作せ
ず、且つ読み出し時のダンピング抵抗R2も高抵抗である
ためコイルインピーダンスが高くても電源から供給され
る電流は殆どが選択側のコイルに流入する。例えば、今
ヘッド選択信号φが立ち上がったとするとその立ち上が
りタイミングからt1の時間においてはL00に殆どの電流
が流入し、L01と抵抗R2の回路には電流が流れない。即
ち図において電流i1≒電流i3となる。また時間t1経過後
のダンピング有効信号が出力される時間t2においては、
書き込み電流引き込み回路14が動作するためにこの時間
においてコイルに貯えられたエネルギーの消費すなわち
ダンピング作用が行われる。
上記の作用において、ヘッド選択信号φ，の切り換わ
り時には殆ど選択側のコイルにのみ電流を流すことがで
きるため、選択側のコイルに流れる書き込み電流の立ち
上がり特性を改善させることができる。また時間t1経過
後に書き込み電流引き込み回路14によって電流が引き込
まれるため、コイルに蓄えられているエネルギー吸収を
行うダンピング作用も確実に行うことができる。さら
に、磁気ヘッド回路をSIDE0側とSIDE1側の両方に設ける
場合には、従来の回路のように書き込み時のダンピング
用高抵抗を切り換えるダイオードD1〜D4が不要となり、
電源電圧をそのダイオードによる電圧降下分だけ低くす
ることができ電源の低電圧化が可能となる。
り時には殆ど選択側のコイルにのみ電流を流すことがで
きるため、選択側のコイルに流れる書き込み電流の立ち
上がり特性を改善させることができる。また時間t1経過
後に書き込み電流引き込み回路14によって電流が引き込
まれるため、コイルに蓄えられているエネルギー吸収を
行うダンピング作用も確実に行うことができる。さら
に、磁気ヘッド回路をSIDE0側とSIDE1側の両方に設ける
場合には、従来の回路のように書き込み時のダンピング
用高抵抗を切り換えるダイオードD1〜D4が不要となり、
電源電圧をそのダイオードによる電圧降下分だけ低くす
ることができ電源の低電圧化が可能となる。
（ｆ）発明の効果 以上のようにこの発明によれば、ヘッド選択信号φ，
の切り換わり時においてダンピング作用を行う書き込み
電流引き込み手段の動作を禁止し、その時間t1を経過し
た後一定時間t2において書き込み電流引き込み手段を動
作させるようにして、従来のような書き込み時のダンピ
ング用低抵抗を使用していないために、時間t1において
電源から供給する電流を殆ど選択側のコイルに流入させ
ることができるとともに、ダンピング作用をも確実に行
わせることができる。このため、書き込み電流の立ち上
がり特性を良くすることができ、書き込み周波数を上げ
ることができるため記憶密度が上がり磁気記憶装置の大
容量化を実現できる利点がある。
の切り換わり時においてダンピング作用を行う書き込み
電流引き込み手段の動作を禁止し、その時間t1を経過し
た後一定時間t2において書き込み電流引き込み手段を動
作させるようにして、従来のような書き込み時のダンピ
ング用低抵抗を使用していないために、時間t1において
電源から供給する電流を殆ど選択側のコイルに流入させ
ることができるとともに、ダンピング作用をも確実に行
わせることができる。このため、書き込み電流の立ち上
がり特性を良くすることができ、書き込み周波数を上げ
ることができるため記憶密度が上がり磁気記憶装置の大
容量化を実現できる利点がある。
（ｇ）実施例 第２図はこの発明の実施例である磁気ヘッド回路の回路
図を示している。
図を示している。
本実施例においては第１図中のヘッド選択スイッチ素子
10がトランジスタQ1,Q2で構成される。ヘッド選択信号
形成回路11はインバータINVとフリップフロップFFで構
成され、ディレイ回路12はモノマルチMM1で、またタイ
マ回路13はモノマルチMM2で構成されている。更に書き
込み電流引き込み回路14はカレントミラー回路CMで構成
される。
10がトランジスタQ1,Q2で構成される。ヘッド選択信号
形成回路11はインバータINVとフリップフロップFFで構
成され、ディレイ回路12はモノマルチMM1で、またタイ
マ回路13はモノマルチMM2で構成されている。更に書き
込み電流引き込み回路14はカレントミラー回路CMで構成
される。
前記フリップフロップFFはライトデータWDの反転信号を
1/2分周してヘッド選択信号φ，として出力する。こ
のφ，はトランジスタQ1,Q2のベースに出力され、そ
れぞれのトランジスタをオン／オフ制御する。フリップ
フロップFFの出力はモノマルチMM1のクロック端子に
導かれＱ出力の立ち上がりタイミングから時間t1のパル
スを形成する。モノマルチMM2はこの時間t1を経過した
即ち時からモノマルチMM1の出力パルスの立ち上がり
から一定時間t2の幅を有するパルスをダンピング有効信
号として出力しカレントミラー回路CMに供給する。カレ
ントミラー回路CMはこのダンピング有効信号が“H"のと
き磁気ヘッドのコイルに流れる電流の一部をIdとして引
き込む。この電流Idの引き込み電流によって書き込み電
流のダンピングが行われることになる。
1/2分周してヘッド選択信号φ，として出力する。こ
のφ，はトランジスタQ1,Q2のベースに出力され、そ
れぞれのトランジスタをオン／オフ制御する。フリップ
フロップFFの出力はモノマルチMM1のクロック端子に
導かれＱ出力の立ち上がりタイミングから時間t1のパル
スを形成する。モノマルチMM2はこの時間t1を経過した
即ち時からモノマルチMM1の出力パルスの立ち上がり
から一定時間t2の幅を有するパルスをダンピング有効信
号として出力しカレントミラー回路CMに供給する。カレ
ントミラー回路CMはこのダンピング有効信号が“H"のと
き磁気ヘッドのコイルに流れる電流の一部をIdとして引
き込む。この電流Idの引き込み電流によって書き込み電
流のダンピングが行われることになる。
第３図は上記磁気ヘッド回路の書き込み時のタイミング
チャートを示している。
チャートを示している。
図示するように時間t1では選択側コイルに流れる電流の
立ち上がり特性が極めて良く、また時間t2において有効
にダンピングされていることがわかる。
立ち上がり特性が極めて良く、また時間t2において有効
にダンピングされていることがわかる。
尚、本実施例では第１図のディレイ回路12にモノマルチ
MM1を使用したが他の遅延素子を使用することも可能で
ある。
MM1を使用したが他の遅延素子を使用することも可能で
ある。
第１図はこの発明に係る書き込み時ダンピング回路を使
用した磁気ヘッド回路の構成図である。第２図はこの発
明の実施例の回路図を示し、第３図は同実施例のタイミ
ングチャートを示している。また第４図，第５図は従来
の回路の回路図，要部の波形図を示している。 L00,L01……磁気ヘッドを構成するコイル、R2……読み
出し時ダンピング用の抵抗。
用した磁気ヘッド回路の構成図である。第２図はこの発
明の実施例の回路図を示し、第３図は同実施例のタイミ
ングチャートを示している。また第４図，第５図は従来
の回路の回路図，要部の波形図を示している。 L00,L01……磁気ヘッドを構成するコイル、R2……読み
出し時ダンピング用の抵抗。
Claims (1)
- 【請求項１】中間タップに電源が接続されたコイルから
なる磁気ヘッドと、前記コイルの両端子の各々と書き込
み電流制御回路間に接続され書き込み制御信号に基づい
てオン／オフ制御されるヘッド選択スイッチ素子とを備
えた磁気ヘッド回路において、 前記コイルから書き込み電流の一部を引き込む書き込み
電流引き込み手段を前記書き込み電流制御回路と並列に
前記コイルの両端子に直接接続するとともに、前記ヘッ
ド選択スイッチ素子のオン／オフ切り換わり後一定時間
t1を経過した時から一定時間t2を経過するまでの間前記
書き込み電流引き込み手段を動作させるダンピング有効
信号を出力するタイマ回路を備えたことを特徴とする磁
気ヘッドの書き込み時ダンピング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052444A JPH0775044B2 (ja) | 1987-03-06 | 1987-03-06 | 磁気ヘツドの書き込み時ダンピング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052444A JPH0775044B2 (ja) | 1987-03-06 | 1987-03-06 | 磁気ヘツドの書き込み時ダンピング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220402A JPS63220402A (ja) | 1988-09-13 |
| JPH0775044B2 true JPH0775044B2 (ja) | 1995-08-09 |
Family
ID=12914903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62052444A Expired - Lifetime JPH0775044B2 (ja) | 1987-03-06 | 1987-03-06 | 磁気ヘツドの書き込み時ダンピング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775044B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306401A (ja) * | 1989-05-19 | 1990-12-19 | Fujitsu Ltd | ２端子薄膜磁気ヘッド用記録回路 |
| JPH0515102U (ja) * | 1991-05-29 | 1993-02-26 | 日本ビクター株式会社 | 磁界変調オーバライト方式における磁気ヘツド駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079682B2 (ja) * | 1986-02-18 | 1995-02-01 | 日本電信電話株式会社 | 記録電流の立上り波形等化方法及び立上り波形等化装置 |
-
1987
- 1987-03-06 JP JP62052444A patent/JPH0775044B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220402A (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880626A (en) | Active damping for a disk drive write circuit | |
| US7035028B2 (en) | Disk drive write driver with boosting circuit to improve output voltage swing | |
| JP3171594B2 (ja) | 磁気光学メモリに記録するために磁界を変調するための制御回路 | |
| TW594681B (en) | Overshoot control for a hard disk drive write head | |
| TW587242B (en) | Adjustable writer overshoot for a hard disk drive write head | |
| EP0609993B1 (en) | Assisted low voltage write circuit | |
| US7365928B2 (en) | Write driver with improved boosting circuit and interconnect impedance matching | |
| JP3016854B2 (ja) | 磁界の反転回路装置 | |
| JPH0775044B2 (ja) | 磁気ヘツドの書き込み時ダンピング回路 | |
| JPH0668810B2 (ja) | フロッピーディスク装置 | |
| JP2568541B2 (ja) | クロスト−ク低減装置 | |
| US7453659B2 (en) | Circuit and method for write current driver | |
| JP2518931B2 (ja) | フロッピ―ディスク装置の書込回路 | |
| JP2921314B2 (ja) | 磁気記録装置の書込み回路 | |
| JPS6234308A (ja) | デ−タ書き込み回路 | |
| JP2688204B2 (ja) | Ｆｄｄのステップモータ駆動装置 | |
| JPS592116B2 (ja) | 半導体メモリ | |
| JPS60121589A (ja) | 半導体メモリ | |
| JPH05325118A (ja) | ハード・ディスク書き込み回路 | |
| JPS6316401A (ja) | 磁気デイスク記録再生装置の書き込み読み出し回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2909246B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH0352310A (ja) | ライトアンプ回路 | |
| JPH05120864A (ja) | 磁気記憶装置の書込読出回路 | |
| JPH0410204A (ja) | 磁気ヘッド回路 |