JPH05121411A - 電子部品における接続用バンプの形成方法 - Google Patents
電子部品における接続用バンプの形成方法Info
- Publication number
- JPH05121411A JPH05121411A JP3279562A JP27956291A JPH05121411A JP H05121411 A JPH05121411 A JP H05121411A JP 3279562 A JP3279562 A JP 3279562A JP 27956291 A JP27956291 A JP 27956291A JP H05121411 A JPH05121411 A JP H05121411A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist film
- solder resist
- circuit board
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ又は回路基板１における電極パ
ッド３ａ，３ｂ，３ｃに対して、接続用のバンプ９ａ，
９ｂ，９ｃを、半田にて低コストで形成する。 【構成】 電極パッド３ａ，３ｂ，３ｃの表面に、非半
田接合性を有するソルダーレジスト膜７を形成し、この
ソルダーレジスト膜４に、前記電極パッド３ａ，３ｂ，
３ｃの一部を露出するための抜き孔５ａ，５ｂ，５ｃを
穿設し、次いで、前記ソルダーレジスト膜４における各
抜き孔５ａ，５ｂ，５ｃの箇所に半田ペースト７ａ，７
ｂ，７ｃを塗着したのち、半田溶融温度まで加熱する。
ッド３ａ，３ｂ，３ｃに対して、接続用のバンプ９ａ，
９ｂ，９ｃを、半田にて低コストで形成する。 【構成】 電極パッド３ａ，３ｂ，３ｃの表面に、非半
田接合性を有するソルダーレジスト膜７を形成し、この
ソルダーレジスト膜４に、前記電極パッド３ａ，３ｂ，
３ｃの一部を露出するための抜き孔５ａ，５ｂ，５ｃを
穿設し、次いで、前記ソルダーレジスト膜４における各
抜き孔５ａ，５ｂ，５ｃの箇所に半田ペースト７ａ，７
ｂ，７ｃを塗着したのち、半田溶融温度まで加熱する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、半導体チップ
とフレキシブル回路基板とを金属製のバンプを介して接
続する場合において、その接続部における一方側の電極
パッドに対して、前記バンプを形成する方法に関するも
のである。
とフレキシブル回路基板とを金属製のバンプを介して接
続する場合において、その接続部における一方側の電極
パッドに対して、前記バンプを形成する方法に関するも
のである。
【０００２】
【従来の技術】従来、前記のような接続部に使用するバ
ンプは、金製にしており、この金製のバンプは、キャピ
ラリーツール内に挿通した金線の下端に、放電火花の加
熱等によってボール部を形成し、このボール部を、半導
体チップ又はフレキシブル回路基板等に予め形成した電
極パッドに対して、前記キャピラリーツールの下降動に
よって押圧したのち、前記キャピラリーツールを上昇動
すると同時に、前記ボール部を金線から切り離すことに
よって形成するようにしている。
ンプは、金製にしており、この金製のバンプは、キャピ
ラリーツール内に挿通した金線の下端に、放電火花の加
熱等によってボール部を形成し、このボール部を、半導
体チップ又はフレキシブル回路基板等に予め形成した電
極パッドに対して、前記キャピラリーツールの下降動に
よって押圧したのち、前記キャピラリーツールを上昇動
すると同時に、前記ボール部を金線から切り離すことに
よって形成するようにしている。
【０００３】
【発明が解決しようとする課題】しかし、この従来の方
法は、バンプの材料として著しく高価な金を使用するの
で、材料費が可成り嵩むのであり、しかも、前記キャピ
ラリーツールの往復動によってバンプを形成すること
を、半導体チップ又はフレキシブル回路基板等における
複数個の各電極パッドの各々に対して行うことにより、
多大の時間を必要とするから、各電極パッドの各々に対
してバンプを形成することに要するコストが大幅にアッ
プするのであった。
法は、バンプの材料として著しく高価な金を使用するの
で、材料費が可成り嵩むのであり、しかも、前記キャピ
ラリーツールの往復動によってバンプを形成すること
を、半導体チップ又はフレキシブル回路基板等における
複数個の各電極パッドの各々に対して行うことにより、
多大の時間を必要とするから、各電極パッドの各々に対
してバンプを形成することに要するコストが大幅にアッ
プするのであった。
【０００４】本発明は、前記半導体チップ又は回路基板
等における各電極パッドの各々に対して接続用バンプを
形成することが、廉価な半田を使用して低コストにてで
きる方法を提供することを技術的課題とするものであ
る。
等における各電極パッドの各々に対して接続用バンプを
形成することが、廉価な半田を使用して低コストにてで
きる方法を提供することを技術的課題とするものであ
る。
【０００５】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、回路基板又は半導体チップ等に予め形
成した電極パッドの表面に、非半田接合性を有するソル
ダーレジスト膜を、前記電極パッドを覆うように形成
し、このソルダーレジスト膜に、前記電極パッドの一部
を露出するための抜き孔を穿設し、次いで、前記ソルダ
ーレジスト膜の表面に、半田ペーストを、当該半田ペー
ストが前記抜き孔を通して前記電極パッドに接触するよ
うに塗着したのち、半田溶融温度まで加熱すると言う方
法を採用した。
るため本発明は、回路基板又は半導体チップ等に予め形
成した電極パッドの表面に、非半田接合性を有するソル
ダーレジスト膜を、前記電極パッドを覆うように形成
し、このソルダーレジスト膜に、前記電極パッドの一部
を露出するための抜き孔を穿設し、次いで、前記ソルダ
ーレジスト膜の表面に、半田ペーストを、当該半田ペー
ストが前記抜き孔を通して前記電極パッドに接触するよ
うに塗着したのち、半田溶融温度まで加熱すると言う方
法を採用した。
【０００６】
【作 用】このようにすると、電極パッドを覆うソルダ
ーレジスト膜の表面に塗着した半田ペースト中の半田
は、加熱によって溶融して、その一部が前記ソルダーレ
ジスト膜における抜き孔を通して前記電極パッドに対し
て接合する一方、前記ソルダーレジスト膜より外側の部
分において溶融する部分が、前記ソルダーレジスト膜の
表面に対して接合することなく、ソルダーレジスト膜の
表面において、当該溶融半田の表面張力によって、ボー
ル状に固まることになるから、前記電極パッドに対し
て、半田製のボール状バンプを形成することができるの
である。
ーレジスト膜の表面に塗着した半田ペースト中の半田
は、加熱によって溶融して、その一部が前記ソルダーレ
ジスト膜における抜き孔を通して前記電極パッドに対し
て接合する一方、前記ソルダーレジスト膜より外側の部
分において溶融する部分が、前記ソルダーレジスト膜の
表面に対して接合することなく、ソルダーレジスト膜の
表面において、当該溶融半田の表面張力によって、ボー
ル状に固まることになるから、前記電極パッドに対し
て、半田製のボール状バンプを形成することができるの
である。
【０００７】
【発明の効果】このように、本発明によると、電極パッ
ドの表面に、抜き孔を有するソルダーレジスト膜を形成
し、このソルダーレジスト膜の表面に半田ペーストを塗
着したのち加熱するだけで良く、複数個の電極パッドの
各々に対してバンプを形成することが、廉価な半田を使
用して同時にできるから、複数個の電極パッドの各々に
バンプを形成することに要するコストを大幅に低減でき
る効果を有する。
ドの表面に、抜き孔を有するソルダーレジスト膜を形成
し、このソルダーレジスト膜の表面に半田ペーストを塗
着したのち加熱するだけで良く、複数個の電極パッドの
各々に対してバンプを形成することが、廉価な半田を使
用して同時にできるから、複数個の電極パッドの各々に
バンプを形成することに要するコストを大幅に低減でき
る効果を有する。
【０００８】
【実施例】以下、本発明の実施例を、回路基板に対して
抵抗器等の電子部品を半田付けにて装着すると同時に、
前記回路基板に対してバンプを形成する場合の図面につ
いて説明する。図において符号１は、合成樹脂等の絶縁
体製の回路基板を示し、該回路基板１の表面には、図１
に示すように、電子部品を接続するための複数個の電極
パッド２ａ，２ｂと、バンプを形成するための複数個の
電極パッド３ａ，３ｂ，３ｃとが予め形成されている。
抵抗器等の電子部品を半田付けにて装着すると同時に、
前記回路基板に対してバンプを形成する場合の図面につ
いて説明する。図において符号１は、合成樹脂等の絶縁
体製の回路基板を示し、該回路基板１の表面には、図１
に示すように、電子部品を接続するための複数個の電極
パッド２ａ，２ｂと、バンプを形成するための複数個の
電極パッド３ａ，３ｂ，３ｃとが予め形成されている。
【０００９】前記回路基板１における表面のうち前記バ
ンプ用各電極パッド３ａ，３ｂ，３ｃの部分に、図２に
示すように、非半田接合性を有するソルダーレジスト膜
４を、当該ソルダーレジスト膜４によって前記各電極パ
ッド３ａ，３ｂ，３ｃの全体を覆うように形成したのち
このソルダーレジスト膜４には、その各電極パッド３
ａ，３ｂ，３ｃの部分に、各電極パッド３ａ，３ｂ，３
ｃの一部を露出するための直径ｄの抜き孔５ａ，５ｂ，
５ｃを穿設する。なお、この各抜き孔５ａ，５ｂ，５ｃ
は、ホォトレジスト法によって形成する。
ンプ用各電極パッド３ａ，３ｂ，３ｃの部分に、図２に
示すように、非半田接合性を有するソルダーレジスト膜
４を、当該ソルダーレジスト膜４によって前記各電極パ
ッド３ａ，３ｂ，３ｃの全体を覆うように形成したのち
このソルダーレジスト膜４には、その各電極パッド３
ａ，３ｂ，３ｃの部分に、各電極パッド３ａ，３ｂ，３
ｃの一部を露出するための直径ｄの抜き孔５ａ，５ｂ，
５ｃを穿設する。なお、この各抜き孔５ａ，５ｂ，５ｃ
は、ホォトレジスト法によって形成する。
【００１０】次いで、前記回路基板１における電子部品
用各電極パッド２ａ，２ｂに対して、マスク印刷によっ
て、半田ペースト６ａ，６ｂを塗着すると同時に、図３
及び図４に示すように、前記ソルダーレジスト膜４にお
ける表面のうちバンプ用各電極パッド３ａ，３ｂ，３ｃ
の箇所に、適宜直径Ｄで、且つ適宜厚さＴに半田ペース
ト７ａ，７ｂ，７ｃを各々塗着する。
用各電極パッド２ａ，２ｂに対して、マスク印刷によっ
て、半田ペースト６ａ，６ｂを塗着すると同時に、図３
及び図４に示すように、前記ソルダーレジスト膜４にお
ける表面のうちバンプ用各電極パッド３ａ，３ｂ，３ｃ
の箇所に、適宜直径Ｄで、且つ適宜厚さＴに半田ペース
ト７ａ，７ｂ，７ｃを各々塗着する。
【００１１】そして、前記回路基板１における電子部品
用各電極パッド２ａ，２ｂの箇所に、図５に示すよう
に、抵抗器８等の電子部品を搭載したのち、回路基板１
の全体を半田リフロー炉に入れて、半田の溶融温度に加
熱する。すると、前記電子部品用各電極パッド２ａ，２
ｂの箇所における半田ペースト６ａ，６ｂ中の半田が溶
融するから、抵抗器８等の電子部品を、前記各電極パッ
ド２ａ，２ｂに対して半田付けすることができる。
用各電極パッド２ａ，２ｂの箇所に、図５に示すよう
に、抵抗器８等の電子部品を搭載したのち、回路基板１
の全体を半田リフロー炉に入れて、半田の溶融温度に加
熱する。すると、前記電子部品用各電極パッド２ａ，２
ｂの箇所における半田ペースト６ａ，６ｂ中の半田が溶
融するから、抵抗器８等の電子部品を、前記各電極パッ
ド２ａ，２ｂに対して半田付けすることができる。
【００１２】これと同時に、前記ソルダーレジスト膜４
における表面に塗着した各半田ペースト７ａ，７ｂ，７
ｃ中の半田も溶融して、その一部が前記ソルダーレジス
ト膜４における各抜き孔５ａ，５ｂ，５ｃを通して前記
各電極パッド３ａ，３ｂ，３ｃに対して接合する一方、
前記ソルダーレジスト膜４より外側の部分において溶融
する部分が、前記ソルダーレジスト膜７の表面に対して
付着することなく、ソルダーレジスト膜７の表面におい
て、当該溶融半田の表面張力によって、ボール状に固ま
るから、前記各電極パッド３ａ，３ｂ，３ｃの各々に対
して、図６及び図７に示すように、半田製のボール状バ
ンプ９ａ，９ｂ，９ｃを確実に形成することができるの
である。
における表面に塗着した各半田ペースト７ａ，７ｂ，７
ｃ中の半田も溶融して、その一部が前記ソルダーレジス
ト膜４における各抜き孔５ａ，５ｂ，５ｃを通して前記
各電極パッド３ａ，３ｂ，３ｃに対して接合する一方、
前記ソルダーレジスト膜４より外側の部分において溶融
する部分が、前記ソルダーレジスト膜７の表面に対して
付着することなく、ソルダーレジスト膜７の表面におい
て、当該溶融半田の表面張力によって、ボール状に固ま
るから、前記各電極パッド３ａ，３ｂ，３ｃの各々に対
して、図６及び図７に示すように、半田製のボール状バ
ンプ９ａ，９ｂ，９ｃを確実に形成することができるの
である。
【００１３】従って、この各ボール状バンプ９ａ，９
ｂ，９ｃにより、回路基板１に対して半導体チップ１０
を接続することができるのである。前記各ボール状バン
プ９ａ，９ｂ，９ｃにおける直径Ｈは、前記各抜き孔５
ａ，５ｂ，５ｃの内径ｄと、前記半田ペースト７ａ，７
ｂ，７ｃの直径Ｄ及び厚さＴに代えることによって任意
に設定することができる。
ｂ，９ｃにより、回路基板１に対して半導体チップ１０
を接続することができるのである。前記各ボール状バン
プ９ａ，９ｂ，９ｃにおける直径Ｈは、前記各抜き孔５
ａ，５ｂ，５ｃの内径ｄと、前記半田ペースト７ａ，７
ｂ，７ｃの直径Ｄ及び厚さＴに代えることによって任意
に設定することができる。
【００１４】たえば、本発明者の実験によると、ソルダ
ーレジスト膜４の膜厚さｔが１０ミクロンである場合、
各抜き孔５ａ，５ｂ，５ｃの内径ｄを４０ミクロン、各
半田ペースト７ａ，７ｂ，７ｃの直径Ｄを１５０ミクロ
ン、各半田ペースト７ａ，７ｂ，７ｃ厚さＴを５０ミク
ロンにしたとき、各ボール状バンプ９ａ，９ｂ，９ｃの
直径Ｈは、約６０ミクロンになるのであった。
ーレジスト膜４の膜厚さｔが１０ミクロンである場合、
各抜き孔５ａ，５ｂ，５ｃの内径ｄを４０ミクロン、各
半田ペースト７ａ，７ｂ，７ｃの直径Ｄを１５０ミクロ
ン、各半田ペースト７ａ，７ｂ，７ｃ厚さＴを５０ミク
ロンにしたとき、各ボール状バンプ９ａ，９ｂ，９ｃの
直径Ｈは、約６０ミクロンになるのであった。
【図１】回路基板の拡大縦断正面図である。
【図２】図１における回路基板の表面にソルダーレジス
ト膜を形成したときの縦断正面図である。
ト膜を形成したときの縦断正面図である。
【図３】図２における回路基板の表面に半田ペーストを
塗着したときの縦断正面図である。
塗着したときの縦断正面図である。
【図４】図３の要部拡大図である。
【図５】図３における回路基板の表面に抵抗器を搭載し
たときの縦断正面図である。
たときの縦断正面図である。
【図６】図５における回路基板を加熱した後の縦断正面
図である。
図である。
【図７】図６の要部拡大図である。
１ 回路基板 ３ａ，３ｂ，３ｃ 電極パッド ４ ソルダーレジスト膜 ５ａ，５ｂ，５ｃ 抜き孔 ７ａ，７ｂ，７ｃ 半田ペースト ９ａ，９ｂ，９ｃ バンプ
Claims (1)
- 【請求項１】回路基板又は半導体チップ等に予め形成し
た電極パッドの表面に、非半田接合性を有するソルダー
レジスト膜を、前記電極パッドを覆うように形成し、こ
のソルダーレジスト膜に、前記電極パッドの一部を露出
するための抜き孔を穿設し、次いで、前記ソルダーレジ
スト膜の表面に、半田ペーストを、当該半田ペーストが
前記抜き孔を通して前記電極パッドに接触するように塗
着したのち、半田溶融温度まで加熱することを特徴とす
る電子部品における接続用バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279562A JPH05121411A (ja) | 1991-10-25 | 1991-10-25 | 電子部品における接続用バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279562A JPH05121411A (ja) | 1991-10-25 | 1991-10-25 | 電子部品における接続用バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121411A true JPH05121411A (ja) | 1993-05-18 |
Family
ID=17612707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3279562A Pending JPH05121411A (ja) | 1991-10-25 | 1991-10-25 | 電子部品における接続用バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121411A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004658A1 (ja) * | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
| US7714233B2 (en) | 2005-06-30 | 2010-05-11 | Ibiden Co., Ltd. | Printed wiring board |
| KR101258869B1 (ko) * | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
-
1991
- 1991-10-25 JP JP3279562A patent/JPH05121411A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004658A1 (ja) * | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
| KR100905685B1 (ko) * | 2005-06-30 | 2009-07-03 | 이비덴 가부시키가이샤 | 프린트 배선판 |
| US7714233B2 (en) | 2005-06-30 | 2010-05-11 | Ibiden Co., Ltd. | Printed wiring board |
| US8003897B2 (en) | 2005-06-30 | 2011-08-23 | Ibiden Co., Ltd. | Printed wiring board |
| US8017875B2 (en) | 2005-06-30 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board |
| US8022314B2 (en) | 2005-06-30 | 2011-09-20 | Ibiden Co., Ltd. | Printed wiring board |
| JP5021473B2 (ja) * | 2005-06-30 | 2012-09-05 | イビデン株式会社 | プリント配線板の製造方法 |
| US8624132B2 (en) | 2005-06-30 | 2014-01-07 | Ibiden Co., Ltd. | Printed wiring board |
| US8832935B2 (en) | 2005-06-30 | 2014-09-16 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board |
| KR101258869B1 (ko) * | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| US6514845B1 (en) | Solder ball contact and method | |
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| KR100278959B1 (ko) | 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 | |
| JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
| JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
| JPH05121411A (ja) | 電子部品における接続用バンプの形成方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP4263765B1 (ja) | 電子部品ハンダ付け方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH05347473A (ja) | 配線基板 | |
| JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
| JPS6030195A (ja) | リ−ド接続方法 | |
| JPH11135552A (ja) | 半導体装置製造方法 | |
| JP2003046230A (ja) | 構造体及びこの構造体を用いた実装方法 | |
| JP2004022566A (ja) | 半導体装置とその製造方法 | |
| JP2001237534A (ja) | 電子部品実装方法及び電子部品実装用基板 | |
| JPH10340906A (ja) | 表面実装型電子部品及びその製造方法並びにその実装方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH05243289A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000271782A (ja) | 半田接合用の金属ペーストおよび半田接合方法 | |
| JP2002076599A (ja) | 電子機器 | |
| JPH07142665A (ja) | リード付電子部品 |