JPH05121436A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH05121436A JPH05121436A JP3307118A JP30711891A JPH05121436A JP H05121436 A JPH05121436 A JP H05121436A JP 3307118 A JP3307118 A JP 3307118A JP 30711891 A JP30711891 A JP 30711891A JP H05121436 A JPH05121436 A JP H05121436A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- thin film
- film transistor
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＬＤＤ構造の薄膜トランジスタにおいて、ソ
ース領域およびドレイン領域の不純物濃度の勾配を緩や
かにする 【構成】 ゲート電極１４をマスクとして、ドレイン領
域１２ｂ側から３０°の角度で高濃度のリンイオンを浅
く注入すると、そのピークが曲線Ｐで示すようになる。
次に、同じく３０°の角度で中位の濃度のリンイオンを
やや深く注入すると、そのピークが曲線Ｑで示すように
なる。次に、同じく３０°の角度で低濃度のリンイオン
をより一層深く注入すると、そのピークが曲線Ｒで示す
ようになる。また、ソース領域１２ａ側も１５０°の角
度でリンイオン注入を同じく３回行う。この後、４００
℃程度のレーザアニールを行って注入不純物を活性化す
ると、注入不純物の拡散が行われなくとも、不純物濃度
の勾配が緩やかになる。
ース領域およびドレイン領域の不純物濃度の勾配を緩や
かにする 【構成】 ゲート電極１４をマスクとして、ドレイン領
域１２ｂ側から３０°の角度で高濃度のリンイオンを浅
く注入すると、そのピークが曲線Ｐで示すようになる。
次に、同じく３０°の角度で中位の濃度のリンイオンを
やや深く注入すると、そのピークが曲線Ｑで示すように
なる。次に、同じく３０°の角度で低濃度のリンイオン
をより一層深く注入すると、そのピークが曲線Ｒで示す
ようになる。また、ソース領域１２ａ側も１５０°の角
度でリンイオン注入を同じく３回行う。この後、４００
℃程度のレーザアニールを行って注入不純物を活性化す
ると、注入不純物の拡散が行われなくとも、不純物濃度
の勾配が緩やかになる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタには、通常のＭＯＳ構
造の素子と比較して、耐圧の向上等を図って高信頼性化
した素子として、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造と呼ばれるものがある。図４は従来
のこのような薄膜トランジスタの一例を示したものであ
る。この薄膜トランジスタでは、セラミック等からなる
基板１の上面にポリシリコン等からなる半導体層２が設
けられ、半導体層２の中央部の上面にゲート絶縁膜３を
介してゲート電極４が設けられている。半導体層２は、
チャネル領域２ａの両側に不純物濃度の低いソース領域
２ｂおよびドレイン領域２ｃが形成され、これら不純物
濃度の低いソース領域２ｂおよびドレイン領域２ｃの外
側に不純物濃度の高いソース領域２ｄおよびドレイン領
域２ｅが形成された構造となっている。このうち不純物
濃度の低いドレイン領域２ｃは高電界を緩和するための
領域であり、これにより通常のＭＯＳ構造の素子と比較
して、耐圧の向上等を図って高信頼性化した素子が得ら
れることになる。
造の素子と比較して、耐圧の向上等を図って高信頼性化
した素子として、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造と呼ばれるものがある。図４は従来
のこのような薄膜トランジスタの一例を示したものであ
る。この薄膜トランジスタでは、セラミック等からなる
基板１の上面にポリシリコン等からなる半導体層２が設
けられ、半導体層２の中央部の上面にゲート絶縁膜３を
介してゲート電極４が設けられている。半導体層２は、
チャネル領域２ａの両側に不純物濃度の低いソース領域
２ｂおよびドレイン領域２ｃが形成され、これら不純物
濃度の低いソース領域２ｂおよびドレイン領域２ｃの外
側に不純物濃度の高いソース領域２ｄおよびドレイン領
域２ｅが形成された構造となっている。このうち不純物
濃度の低いドレイン領域２ｃは高電界を緩和するための
領域であり、これにより通常のＭＯＳ構造の素子と比較
して、耐圧の向上等を図って高信頼性化した素子が得ら
れることになる。
【０００３】ところで、このような構造の薄膜トランジ
スタでは、ソース領域２ｂ、２ｄおよびドレイン領域２
ｃ、２ｅを低温度でアニールする場合、まずゲート電極
４をイオン注入マスクとして低濃度のイオンを注入し、
次いで不純物濃度の低いソース領域２ｂおよびドレイン
領域２ｃを覆うイオン注入マスクを用いて高濃度のイオ
ンを注入し、次いで４００℃程度またはそれ以下の温度
のレーザアニールを行うことにより、結晶化や注入不純
物の活性化をするようにしている。この場合、低温度下
で行う関係から、注入不純物の拡散は行われず、このた
め図５に示すように、不純物濃度の勾配が急俊となって
しまう。
スタでは、ソース領域２ｂ、２ｄおよびドレイン領域２
ｃ、２ｅを低温度でアニールする場合、まずゲート電極
４をイオン注入マスクとして低濃度のイオンを注入し、
次いで不純物濃度の低いソース領域２ｂおよびドレイン
領域２ｃを覆うイオン注入マスクを用いて高濃度のイオ
ンを注入し、次いで４００℃程度またはそれ以下の温度
のレーザアニールを行うことにより、結晶化や注入不純
物の活性化をするようにしている。この場合、低温度下
で行う関係から、注入不純物の拡散は行われず、このた
め図５に示すように、不純物濃度の勾配が急俊となって
しまう。
【０００４】
【発明が解決しようとする課題】このように、従来の薄
膜トランジスタでは、ソース領域２ｂ、２ｄおよびドレ
イン領域２ｃ、２ｅを低温度でアニールすると、不純物
濃度の勾配が急俊となってしまうので、高電界を十分に
緩和することができず、このため耐圧の向上等を十分に
図ることができないという問題があった。また、特に高
濃度のイオンを注入するときイオン注入マスクを用いて
いるので、工程数が増大するという問題もあった。この
発明の目的は、不純物濃度の勾配を緩やかにすることが
でき、また工程数を減少することのできる薄膜トランジ
スタおよびその製造方法を提供することにある。
膜トランジスタでは、ソース領域２ｂ、２ｄおよびドレ
イン領域２ｃ、２ｅを低温度でアニールすると、不純物
濃度の勾配が急俊となってしまうので、高電界を十分に
緩和することができず、このため耐圧の向上等を十分に
図ることができないという問題があった。また、特に高
濃度のイオンを注入するときイオン注入マスクを用いて
いるので、工程数が増大するという問題もあった。この
発明の目的は、不純物濃度の勾配を緩やかにすることが
でき、また工程数を減少することのできる薄膜トランジ
スタおよびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
ソース領域およびドレイン領域の不純物濃度の等濃度線
のプロフィルをそれぞれゲート電極領域外の所定深さの
位置からゲート電極領域下の表面に向かって曲線状に形
成したものである。請求項２記載の発明は、ソース領域
側の斜めおよびドレイン領域側の斜めからドーズ量と加
速エネルギを変えてそれぞれ複数回ずつイオンを注入す
ることにより、ソース領域およびドレイン領域の不純物
濃度の等濃度線のプロフィルをそれぞれゲート電極領域
外の所定深さの位置からゲート電極領域下の表面に向か
って曲線状に形成するようにしたものである。
ソース領域およびドレイン領域の不純物濃度の等濃度線
のプロフィルをそれぞれゲート電極領域外の所定深さの
位置からゲート電極領域下の表面に向かって曲線状に形
成したものである。請求項２記載の発明は、ソース領域
側の斜めおよびドレイン領域側の斜めからドーズ量と加
速エネルギを変えてそれぞれ複数回ずつイオンを注入す
ることにより、ソース領域およびドレイン領域の不純物
濃度の等濃度線のプロフィルをそれぞれゲート電極領域
外の所定深さの位置からゲート電極領域下の表面に向か
って曲線状に形成するようにしたものである。
【０００６】
【作用】この発明によれば、ソース領域およびドレイン
領域の不純物濃度の等濃度線のプロフィルをそれぞれゲ
ート電極領域外の所定深さの位置からゲート電極領域下
の表面に向かって曲線状に形成しているので、４００℃
程度またはそれ以下の温度のレーザアニールを行って注
入不純物を拡散させることなく活性化しても、不純物濃
度の勾配を緩やかにすることができる。また、ソース領
域側の斜めおよびドレイン領域側の斜めからドーズ量と
加速エネルギを変えてそれぞれ複数回ずつイオンを注入
すると、高濃度のイオンを注入するときもイオン注入マ
スクを用いることなく行うことができ、したがって工程
数を減少することができる。
領域の不純物濃度の等濃度線のプロフィルをそれぞれゲ
ート電極領域外の所定深さの位置からゲート電極領域下
の表面に向かって曲線状に形成しているので、４００℃
程度またはそれ以下の温度のレーザアニールを行って注
入不純物を拡散させることなく活性化しても、不純物濃
度の勾配を緩やかにすることができる。また、ソース領
域側の斜めおよびドレイン領域側の斜めからドーズ量と
加速エネルギを変えてそれぞれ複数回ずつイオンを注入
すると、高濃度のイオンを注入するときもイオン注入マ
スクを用いることなく行うことができ、したがって工程
数を減少することができる。
【０００７】
【実施例】図１はこの発明の一実施例におけるＬＤＤ構
造の薄膜トランジスタの要部を示したものである。この
薄膜トランジスタでは、セラミック等からなる基板１１
の上面にアモルファスシリコンからなる半導体層１２が
設けられ、半導体層１２の全表面にゲート絶縁膜１３が
設けられ、半導体層１２の中央部に対応する部分のゲー
ト絶縁膜１３の上面にゲート電極１４が設けられてい
る。半導体層１２は、後で詳述するように、ゲート電極
１４をマスクとして３０°および１５０°の角度から、
ドーズ量と加速エネルギを変えてそれぞれ３回ずつイオ
ンを注入することにより、ソース領域１２ａおよびドレ
イン領域１２ｂの不純物濃度の等濃度線のプロフィルが
それぞれゲート電極１４領域外の所定深さの位置からゲ
ート電極１４領域下の表面に向かって曲線状に形成され
た構造となっている。
造の薄膜トランジスタの要部を示したものである。この
薄膜トランジスタでは、セラミック等からなる基板１１
の上面にアモルファスシリコンからなる半導体層１２が
設けられ、半導体層１２の全表面にゲート絶縁膜１３が
設けられ、半導体層１２の中央部に対応する部分のゲー
ト絶縁膜１３の上面にゲート電極１４が設けられてい
る。半導体層１２は、後で詳述するように、ゲート電極
１４をマスクとして３０°および１５０°の角度から、
ドーズ量と加速エネルギを変えてそれぞれ３回ずつイオ
ンを注入することにより、ソース領域１２ａおよびドレ
イン領域１２ｂの不純物濃度の等濃度線のプロフィルが
それぞれゲート電極１４領域外の所定深さの位置からゲ
ート電極１４領域下の表面に向かって曲線状に形成され
た構造となっている。
【０００８】ここで、半導体層に対して垂直にドーズ量
と加速エネルギを変えて３回イオンを注入する場合の一
例について図３を参照しながら説明する。まず、ドーズ
量１×１０14／ｃｍ2、加速エネルギ１３０ｋｅＶの条
件下でリンイオンを注入すると、図３において曲線Ａで
示すように、不純物濃度が高く、かつそのピークが深さ
ｘｊの浅い部分に現われる。次に、ドーズ量２×１０13
／ｃｍ2、加速エネルギ１４５ｋｅＶの条件下でリンイ
オンを注入すると、図３において曲線Ｂで示すように、
不純物濃度が中位で、そのピークが深さｘｊのやや深い
部分に現われる。次に、ドーズ量５×１０12／ｃｍ2、
加速エネルギ１６０ｋｅＶの条件下でリンイオンを注入
すると、図３において曲線Ｃで示すように、不純物濃度
が低く、かつそのピークが深さｘｊのより深い部分に現
われる。そして、この３回のリンイオン注入の合計は、
図３における曲線Ｄの如くなり、不純物濃度のピークが
深さｘｊの浅い部分に現われ、かつこの部分よりも深い
ところで不純物濃度の勾配が緩やかとなる。
と加速エネルギを変えて３回イオンを注入する場合の一
例について図３を参照しながら説明する。まず、ドーズ
量１×１０14／ｃｍ2、加速エネルギ１３０ｋｅＶの条
件下でリンイオンを注入すると、図３において曲線Ａで
示すように、不純物濃度が高く、かつそのピークが深さ
ｘｊの浅い部分に現われる。次に、ドーズ量２×１０13
／ｃｍ2、加速エネルギ１４５ｋｅＶの条件下でリンイ
オンを注入すると、図３において曲線Ｂで示すように、
不純物濃度が中位で、そのピークが深さｘｊのやや深い
部分に現われる。次に、ドーズ量５×１０12／ｃｍ2、
加速エネルギ１６０ｋｅＶの条件下でリンイオンを注入
すると、図３において曲線Ｃで示すように、不純物濃度
が低く、かつそのピークが深さｘｊのより深い部分に現
われる。そして、この３回のリンイオン注入の合計は、
図３における曲線Ｄの如くなり、不純物濃度のピークが
深さｘｊの浅い部分に現われ、かつこの部分よりも深い
ところで不純物濃度の勾配が緩やかとなる。
【０００９】そこで、ゲート電極１４をマスクとして、
斜め注入型イオン打ち込み装置を用いてドレイン領域１
２ｂ側から３０°の角度でリンイオン注入をドーズ量１
×１０14／ｃｍ2、加速エネルギ１３０ｋｅＶの条件下
で行うと、不純物濃度が高く、かつそのピークが図１に
おいて曲線Ｐで示すようになる。この曲線Ｐは、ゲート
電極１４領域外の所定深さの位置からゲート電極１４領
域下でゲート電極１４領域の図１における右端部の近傍
の表面に向かって曲線状に形成される。次に、同じく３
０°の角度でリンイオン注入をドーズ量２×１０13／ｃ
ｍ2、加速エネルギ１４５ｋｅＶの条件下で行うと、不
純物濃度が中位で、そのピークが図１において曲線Ｑで
示すようになる。この曲線Ｑは、ゲート電極１４領域外
で曲線Ｐよりも深い位置からゲート電極１４領域下でゲ
ート電極１４領域の図１における右端部から左側にやや
離間した表面に向かって曲線状に形成される。次に、同
じく３０°の角度でリンイオン注入をドーズ量５×１０
12／ｃｍ2、加速エネルギ１６０ｋｅＶの条件下で行う
と、不純物濃度が低く、かつそのピークが図１において
曲線Ｒで示すようになる。この曲線Ｒは、ゲート電極１
４領域外で曲線Ｑよりも深い位置からゲート電極１４領
域下でゲート電極１４領域の図１における右端部から左
側により大きく離間した表面に向かって曲線状に形成さ
れる。また、ソース領域１２ａ側から１５０°の角度で
リンイオン注入を同様の条件下で同じく３回行うと、高
い不純物濃度のピークが図１において曲線Ｓで示すよう
になり、また中位の不純物濃度のピークが図１において
曲線Ｔで示すようになり、さらに低い不純物濃度のピー
クが図１において曲線Ｕで示すようになる。次に、４０
０℃程度またはそれ以下の温度のレーザアニールを行っ
てアモルファスシリコンからなる半導体層１２を結晶化
してポリシリコンにするとともに注入不純物を活性化す
ると、注入不純物の拡散が殆ど行われなくとも、図２に
示すように、不純物濃度の勾配が緩やかになる。
斜め注入型イオン打ち込み装置を用いてドレイン領域１
２ｂ側から３０°の角度でリンイオン注入をドーズ量１
×１０14／ｃｍ2、加速エネルギ１３０ｋｅＶの条件下
で行うと、不純物濃度が高く、かつそのピークが図１に
おいて曲線Ｐで示すようになる。この曲線Ｐは、ゲート
電極１４領域外の所定深さの位置からゲート電極１４領
域下でゲート電極１４領域の図１における右端部の近傍
の表面に向かって曲線状に形成される。次に、同じく３
０°の角度でリンイオン注入をドーズ量２×１０13／ｃ
ｍ2、加速エネルギ１４５ｋｅＶの条件下で行うと、不
純物濃度が中位で、そのピークが図１において曲線Ｑで
示すようになる。この曲線Ｑは、ゲート電極１４領域外
で曲線Ｐよりも深い位置からゲート電極１４領域下でゲ
ート電極１４領域の図１における右端部から左側にやや
離間した表面に向かって曲線状に形成される。次に、同
じく３０°の角度でリンイオン注入をドーズ量５×１０
12／ｃｍ2、加速エネルギ１６０ｋｅＶの条件下で行う
と、不純物濃度が低く、かつそのピークが図１において
曲線Ｒで示すようになる。この曲線Ｒは、ゲート電極１
４領域外で曲線Ｑよりも深い位置からゲート電極１４領
域下でゲート電極１４領域の図１における右端部から左
側により大きく離間した表面に向かって曲線状に形成さ
れる。また、ソース領域１２ａ側から１５０°の角度で
リンイオン注入を同様の条件下で同じく３回行うと、高
い不純物濃度のピークが図１において曲線Ｓで示すよう
になり、また中位の不純物濃度のピークが図１において
曲線Ｔで示すようになり、さらに低い不純物濃度のピー
クが図１において曲線Ｕで示すようになる。次に、４０
０℃程度またはそれ以下の温度のレーザアニールを行っ
てアモルファスシリコンからなる半導体層１２を結晶化
してポリシリコンにするとともに注入不純物を活性化す
ると、注入不純物の拡散が殆ど行われなくとも、図２に
示すように、不純物濃度の勾配が緩やかになる。
【００１０】このように、この薄膜トランジスタでは、
ソース領域１２ａおよびドレイン領域１２ｂの不純物濃
度の等濃度線のプロフィルをそれぞれゲート電極１４領
域外の所定深さの位置からゲート電極１４領域下の表面
に向かって曲線状に形成しているので、４００℃程度の
レーザアニールを行って注入不純物を拡散させることな
く活性化しても、不純物濃度の勾配を緩やかにすること
ができ、ひいては高電界を十分に緩和することができ、
耐圧の向上等を十分に図ることができる。また、ソース
領域１２ａ側の斜めおよびドレイン領域１２ｂ側の斜め
からドーズ量と加速エネルギを変えてそれぞれ３回ずつ
イオンを注入すると、高濃度のイオンを注入するときも
イオン注入マスクを用いることなく行うことができ、し
たがって工程数を減少することができる。
ソース領域１２ａおよびドレイン領域１２ｂの不純物濃
度の等濃度線のプロフィルをそれぞれゲート電極１４領
域外の所定深さの位置からゲート電極１４領域下の表面
に向かって曲線状に形成しているので、４００℃程度の
レーザアニールを行って注入不純物を拡散させることな
く活性化しても、不純物濃度の勾配を緩やかにすること
ができ、ひいては高電界を十分に緩和することができ、
耐圧の向上等を十分に図ることができる。また、ソース
領域１２ａ側の斜めおよびドレイン領域１２ｂ側の斜め
からドーズ量と加速エネルギを変えてそれぞれ３回ずつ
イオンを注入すると、高濃度のイオンを注入するときも
イオン注入マスクを用いることなく行うことができ、し
たがって工程数を減少することができる。
【００１１】
【発明の効果】以上説明したように、この発明によれ
ば、ソース領域およびドレイン領域の不純物濃度の等濃
度線のプロフィルをそれぞれゲート電極領域外の所定深
さの位置からゲート電極領域下の表面に向かって曲線状
に形成しているので、４００℃程度またはそれ以下の温
度のレーザアニールを行って注入不純物を拡散させるこ
となく活性化しても、不純物濃度の勾配を緩やかにする
ことができ、ひいては高電界を十分に緩和することがで
き、耐圧の向上等を十分に図ることができる。また、ソ
ース領域側の斜めおよびドレイン領域側の斜めからドー
ズ量と加速エネルギを変えてそれぞれ複数回ずつイオン
を注入すると、高濃度のイオンを注入するときもイオン
注入マスクを用いることなく行うことができ、したがっ
て工程数を減少することができる。
ば、ソース領域およびドレイン領域の不純物濃度の等濃
度線のプロフィルをそれぞれゲート電極領域外の所定深
さの位置からゲート電極領域下の表面に向かって曲線状
に形成しているので、４００℃程度またはそれ以下の温
度のレーザアニールを行って注入不純物を拡散させるこ
となく活性化しても、不純物濃度の勾配を緩やかにする
ことができ、ひいては高電界を十分に緩和することがで
き、耐圧の向上等を十分に図ることができる。また、ソ
ース領域側の斜めおよびドレイン領域側の斜めからドー
ズ量と加速エネルギを変えてそれぞれ複数回ずつイオン
を注入すると、高濃度のイオンを注入するときもイオン
注入マスクを用いることなく行うことができ、したがっ
て工程数を減少することができる。
【図１】この発明の一実施例におけるＬＤＤ構造の薄膜
トランジスタの要部の断面図。
トランジスタの要部の断面図。
【図２】図１のＸ−Ｘ線に沿う部分の不純物濃度図。
【図３】半導体層に対して垂直にドーズ量と加速エネル
ギを変えて３回イオンを注入した場合の不純物濃度分布
図。
ギを変えて３回イオンを注入した場合の不純物濃度分布
図。
【図４】従来のＬＤＤ構造の薄膜トランジスタの一部の
断面図。
断面図。
【図５】図４のＹ−Ｙ線に沿う部分の不純物濃度図。
１１ 基板 １２ 半導体層 １２ａ ソース領域 １２ｂ ドレイン領域 １３ ゲート絶縁膜 １４ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 8728−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｆ 8617−4Ｍ Ａ
Claims (4)
- 【請求項１】 半導体層に形成されたソース領域および
ドレイン領域の不純物濃度の等濃度線のプロフィルがそ
れぞれゲート電極領域外の所定深さの位置からゲート電
極領域下の表面に向かって曲線状に形成されていること
を特徴とする薄膜トランジスタ。 - 【請求項２】 半導体層のソース領域およびドレイン領
域にイオンが注入された薄膜トランジスタを製造するに
際し、 ソース領域側の斜めおよびドレイン領域側の斜めからド
ーズ量と加速エネルギを変えてそれぞれ複数回ずつイオ
ンを注入することにより、ソース領域およびドレイン領
域の不純物濃度の等濃度線のプロフィルをそれぞれゲー
ト電極領域外の所定深さの位置からゲート電極領域下の
表面に向かって曲線状に形成することを特徴とする薄膜
トランジスタの製造方法。 - 【請求項３】 前記半導体層はアモルファスシリコンで
あり、ソース領域およびドレイン領域にイオンを注入し
た後４００℃以下でアニールを行うことを特徴とする請
求項２記載の薄膜トランジスタの製造方法。 - 【請求項４】 前記アニールはレーザアニールであるこ
とを特徴とする請求項３記載の薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30711891A JP3293039B2 (ja) | 1991-10-28 | 1991-10-28 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30711891A JP3293039B2 (ja) | 1991-10-28 | 1991-10-28 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121436A true JPH05121436A (ja) | 1993-05-18 |
| JP3293039B2 JP3293039B2 (ja) | 2002-06-17 |
Family
ID=17965247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30711891A Expired - Fee Related JP3293039B2 (ja) | 1991-10-28 | 1991-10-28 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293039B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0670604A3 (en) * | 1994-03-03 | 1996-09-25 | Xerox Corp | Thin film transistor with a drain offset zone. |
| EP0675543A3 (en) * | 1994-03-31 | 1996-10-16 | Seiko Instr Inc | Semiconductor device with a protective agent and manufacturing process. |
| WO1999036965A1 (en) * | 1998-01-13 | 1999-07-22 | Lsi Logic Corporation | A high voltage transistor having a field oxide gate region |
| JPH11345978A (ja) * | 1998-04-03 | 1999-12-14 | Toshiba Corp | 薄膜トランジスタおよびその製造方法、液晶表示装置 |
| KR100332565B1 (ko) * | 1998-01-13 | 2003-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치제조방법 |
| JP2005093874A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| US6951793B2 (en) | 2002-05-29 | 2005-10-04 | Toppoly Optoelectronics Corp. | Low-temperature polysilicon thin film transistor having buried LDD structure and process for producing same |
| JP2006032930A (ja) * | 2004-06-14 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | ドーピング装置 |
| US7148091B2 (en) | 2004-08-06 | 2006-12-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing thin film transistor |
| US7352003B2 (en) | 1995-11-07 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device having thin film transistor with LDD region |
| US7847348B2 (en) | 2008-03-14 | 2010-12-07 | Samsung Electronics Co., Ltd. | Semiconductor apparatus |
| JP2011129332A (ja) * | 2009-12-17 | 2011-06-30 | Nissin Ion Equipment Co Ltd | イオンビーム照射装置 |
| JP2014236120A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| CN114695387A (zh) * | 2021-03-22 | 2022-07-01 | 武汉天马微电子有限公司 | 薄膜晶体管基板 |
-
1991
- 1991-10-28 JP JP30711891A patent/JP3293039B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0670604A3 (en) * | 1994-03-03 | 1996-09-25 | Xerox Corp | Thin film transistor with a drain offset zone. |
| US6097064A (en) * | 1994-03-31 | 2000-08-01 | Seiko Instruments Inc. | Semiconductor device and manufacturing method thereof |
| EP0675543A3 (en) * | 1994-03-31 | 1996-10-16 | Seiko Instr Inc | Semiconductor device with a protective agent and manufacturing process. |
| US7352003B2 (en) | 1995-11-07 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device having thin film transistor with LDD region |
| WO1999036965A1 (en) * | 1998-01-13 | 1999-07-22 | Lsi Logic Corporation | A high voltage transistor having a field oxide gate region |
| US6133077A (en) * | 1998-01-13 | 2000-10-17 | Lsi Logic Corporation | Formation of high-voltage and low-voltage devices on a semiconductor substrate |
| US6194766B1 (en) | 1998-01-13 | 2001-02-27 | Lsi Logic Corporation | Integrated circuit having low voltage and high voltage devices on a common semiconductor substrate |
| KR100332565B1 (ko) * | 1998-01-13 | 2003-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치제조방법 |
| JPH11345978A (ja) * | 1998-04-03 | 1999-12-14 | Toshiba Corp | 薄膜トランジスタおよびその製造方法、液晶表示装置 |
| US6951793B2 (en) | 2002-05-29 | 2005-10-04 | Toppoly Optoelectronics Corp. | Low-temperature polysilicon thin film transistor having buried LDD structure and process for producing same |
| JP2005093874A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2006032930A (ja) * | 2004-06-14 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | ドーピング装置 |
| US7148091B2 (en) | 2004-08-06 | 2006-12-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing thin film transistor |
| US7847348B2 (en) | 2008-03-14 | 2010-12-07 | Samsung Electronics Co., Ltd. | Semiconductor apparatus |
| JP2011129332A (ja) * | 2009-12-17 | 2011-06-30 | Nissin Ion Equipment Co Ltd | イオンビーム照射装置 |
| JP2014236120A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| CN114695387A (zh) * | 2021-03-22 | 2022-07-01 | 武汉天马微电子有限公司 | 薄膜晶体管基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3293039B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007046B1 (ko) | 전계효과 트랜지스터 제조방법 | |
| US5861334A (en) | Method for fabricating semiconductor device having a buried channel | |
| KR20000069811A (ko) | 임계전압을 승압하는 웰 부스팅 | |
| US5478763A (en) | High performance field effect transistor and method of manufacture thereof | |
| US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
| US5565369A (en) | Method of making retarded DDD (double diffused drain) device structure | |
| JP2000183348A (ja) | Ｍｏｓゲ―ト電力装置 | |
| US5821147A (en) | Integrated circuit fabrication | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2956626B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6576521B1 (en) | Method of forming semiconductor device with LDD structure | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| JPH07142565A (ja) | 半導体装置及びその製造方法 | |
| KR100238699B1 (ko) | Soimos트랜지스터 | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JPH04259258A (ja) | Ｍｉｓ電界効果形半導体装置の製造方法 | |
| US5817564A (en) | Double diffused MOS device and method | |
| US5047361A (en) | NMOS transistor having inversion layer source/drain contacts | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100562303B1 (ko) | 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법 | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP3192935B2 (ja) | 半導体装置の製造方法 | |
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |