JPH05121616A - バンプを有するリードフレームの製造方法 - Google Patents
バンプを有するリードフレームの製造方法Info
- Publication number
- JPH05121616A JPH05121616A JP3306667A JP30666791A JPH05121616A JP H05121616 A JPH05121616 A JP H05121616A JP 3306667 A JP3306667 A JP 3306667A JP 30666791 A JP30666791 A JP 30666791A JP H05121616 A JPH05121616 A JP H05121616A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- bumps
- bump
- resin film
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/458—Materials of insulating layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 隣接バンプ間及び半導体チップエッジ・イン
ナーリード間の電気的短絡事故を防止する。 【構成】 バンプの形成のためのエッチングのときに用
いたマスクを残したままで絶縁樹脂膜をインナーリード
及びバンプの露出面（側面）に形成し、その後、上記マ
スクを除去する等して絶縁樹脂（あるいは感光性絶縁樹
脂）膜をインナーリード表面及びバンプ側面に形成す
る。
ナーリード間の電気的短絡事故を防止する。 【構成】 バンプの形成のためのエッチングのときに用
いたマスクを残したままで絶縁樹脂膜をインナーリード
及びバンプの露出面（側面）に形成し、その後、上記マ
スクを除去する等して絶縁樹脂（あるいは感光性絶縁樹
脂）膜をインナーリード表面及びバンプ側面に形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、バンプを有するリード
フレームの製造方法、特にインナーリード上に形成され
たバンプの側面及びインナーリード上面を絶縁樹脂膜で
被覆して短絡事故を防止することができるバンプを有す
るリードフレームの製造方法に関する。
フレームの製造方法、特にインナーリード上に形成され
たバンプの側面及びインナーリード上面を絶縁樹脂膜で
被覆して短絡事故を防止することができるバンプを有す
るリードフレームの製造方法に関する。
【０００２】
【従来の技術】樹脂封止型半導体集積回路には、多ピン
化と薄型化が要求されており、その要請に応えるべくＴ
ＡＢテープを半導体チップの電極の外部への導出手段と
して用いる技術の採用が試みられた。
化と薄型化が要求されており、その要請に応えるべくＴ
ＡＢテープを半導体チップの電極の外部への導出手段と
して用いる技術の採用が試みられた。
【０００３】しかし、ＴＡＢテープを用いた技術には、
下記のような問題があった。第１に、ＩＣチップとイン
ナーリードが近接し、電気的な短絡が生じ易く、従っ
て、パッケージの薄型化に限界がある。第２に、ギャグ
ボンディングの際、バンプの変形により隣接部分との電
気的短絡の危険性があり、マイクロ接続でのファイン化
の限界がある。第３に、リード部分を絶縁樹脂でコーテ
ィングする場合、プロセスが複雑となりコストアップ
や、歩留りが低下する。第４に、ボンディングの際、高
熱を伴う場合には耐熱樹脂の選定が課題となる。
下記のような問題があった。第１に、ＩＣチップとイン
ナーリードが近接し、電気的な短絡が生じ易く、従っ
て、パッケージの薄型化に限界がある。第２に、ギャグ
ボンディングの際、バンプの変形により隣接部分との電
気的短絡の危険性があり、マイクロ接続でのファイン化
の限界がある。第３に、リード部分を絶縁樹脂でコーテ
ィングする場合、プロセスが複雑となりコストアップ
や、歩留りが低下する。第４に、ボンディングの際、高
熱を伴う場合には耐熱樹脂の選定が課題となる。
【０００４】そこで、バンプを有するリードフレームを
用い、バンプを半導体チップの電極に接続することによ
りコネクトワイヤを介さないでリードフレームと半導体
チップを直接的に接続することが多ピン化、薄型化に好
適であると考えられるのである。
用い、バンプを半導体チップの電極に接続することによ
りコネクトワイヤを介さないでリードフレームと半導体
チップを直接的に接続することが多ピン化、薄型化に好
適であると考えられるのである。
【０００５】
【発明が解決しようとする課題】しかしながら、バンプ
を有するリードフレームを用いた場合において、図８
（Ａ）に示すようにインナーリードａと半導体チップｂ
のエッジとの間が短絡する事故が生じ易い。そこで、図
８（Ｂ）に示すようにリードフレームｃを高くすること
により短絡事故を避けることが考えられ得る。しかし、
このようにした場合には、パッケージの薄型化を図るこ
とができなくなり好ましくない。尚、図面において、ｄ
はアウターリード、ｅはバンプ、ｆはパッドである。ま
た、バンプを有するリードフレームを用いた場合には、
ボンディングしたときに図９に示すようにバンプｅ、
ｅ、…が加圧力により変形し、膨出部ｇ、ｇ、…が生じ
バンプｅ・ｅ間の間隔が狭くなり、バンプ間のショート
事故が発生し易いという問題があった。
を有するリードフレームを用いた場合において、図８
（Ａ）に示すようにインナーリードａと半導体チップｂ
のエッジとの間が短絡する事故が生じ易い。そこで、図
８（Ｂ）に示すようにリードフレームｃを高くすること
により短絡事故を避けることが考えられ得る。しかし、
このようにした場合には、パッケージの薄型化を図るこ
とができなくなり好ましくない。尚、図面において、ｄ
はアウターリード、ｅはバンプ、ｆはパッドである。ま
た、バンプを有するリードフレームを用いた場合には、
ボンディングしたときに図９に示すようにバンプｅ、
ｅ、…が加圧力により変形し、膨出部ｇ、ｇ、…が生じ
バンプｅ・ｅ間の間隔が狭くなり、バンプ間のショート
事故が発生し易いという問題があった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、インナーリード・半導体チップ、隣
接バンプ間の短絡事故の生じる虞れのない新規なバンプ
を有するリードフレームの製造方法を提供しようとする
ものである。
されたものであり、インナーリード・半導体チップ、隣
接バンプ間の短絡事故の生じる虞れのない新規なバンプ
を有するリードフレームの製造方法を提供しようとする
ものである。
【０００７】
【課題を解決するための手段】請求項１のバンプを有す
るリードフレームの製造方法は、該バンプの形成のため
のエッチングのときに用いたマスクを残したままで絶縁
樹脂膜をインナーリード及びバンプの露出面（側面）に
形成し、その後、上記マスクを除去することを特徴とす
る。請求項２のバンプを有するリードフレームの製造方
法は、バンプ形成後、バンプ表面を含めてインナーリー
ド表面に感光性絶縁樹脂膜を形成し、該感光性絶縁樹脂
膜のバンプ上面上の部分を露光、現像により除去するこ
とを特徴とする。
るリードフレームの製造方法は、該バンプの形成のため
のエッチングのときに用いたマスクを残したままで絶縁
樹脂膜をインナーリード及びバンプの露出面（側面）に
形成し、その後、上記マスクを除去することを特徴とす
る。請求項２のバンプを有するリードフレームの製造方
法は、バンプ形成後、バンプ表面を含めてインナーリー
ド表面に感光性絶縁樹脂膜を形成し、該感光性絶縁樹脂
膜のバンプ上面上の部分を露光、現像により除去するこ
とを特徴とする。
【０００８】
【作用】請求項１のバンプを有するリードフレームの製
造方法によれば、絶縁樹脂膜の形成によりバンプの側面
及びインナーリード表面を被覆でき、バンプ形成エッチ
ング用マスクの除去によりバンプ上面を露出させること
ができる。従って、インナーリード・半導体チップ間及
びバンプ間の短絡事故を防止できるリードフレームを得
ることができる。請求項２のバンプを有するリードフレ
ームの製造方法によれば、感光性絶縁樹脂膜によりバン
プの表面及びインナーリード表面を被覆でき、感光性絶
縁樹脂膜の露光、現像によりバンプ上面を露出させるこ
とができる。従って、インナーリード・半導体チップ間
及びバンプ間の短絡事故を防止できるリードフレームを
得ることができる。
造方法によれば、絶縁樹脂膜の形成によりバンプの側面
及びインナーリード表面を被覆でき、バンプ形成エッチ
ング用マスクの除去によりバンプ上面を露出させること
ができる。従って、インナーリード・半導体チップ間及
びバンプ間の短絡事故を防止できるリードフレームを得
ることができる。請求項２のバンプを有するリードフレ
ームの製造方法によれば、感光性絶縁樹脂膜によりバン
プの表面及びインナーリード表面を被覆でき、感光性絶
縁樹脂膜の露光、現像によりバンプ上面を露出させるこ
とができる。従って、インナーリード・半導体チップ間
及びバンプ間の短絡事故を防止できるリードフレームを
得ることができる。
【０００９】
【実施例】以下、本発明バンプを有するリードフレーム
の製造方法を図示実施例に従って詳細に説明する。図１
（Ａ）乃至（Ｄ）は本発明バンプを有するリードフレー
ムの製造方法の一つの実施例を工程順に示す断面図であ
る。 （Ａ）例えば銅からなるインナーリード１及び図１には
現われない例えば銅からなるアウターリード５の形成が
終ったリードフレームの表面にレジスト膜３を形成し、
該レジスト膜３に対して露光、現像処理を施すことによ
り図１（Ａ）に示すようにインナーリードのアルミニウ
ムからなる中間層２ｂのバンプを形成すべき部分をレジ
スト膜３でマスクした状態にする。尚、図１には現われ
ないが、アウターリード（リードフレームの樹脂封止後
において外部に露出している部分）５の部分上もレジス
ト膜３でマスクされるようにすることが必要である。
の製造方法を図示実施例に従って詳細に説明する。図１
（Ａ）乃至（Ｄ）は本発明バンプを有するリードフレー
ムの製造方法の一つの実施例を工程順に示す断面図であ
る。 （Ａ）例えば銅からなるインナーリード１及び図１には
現われない例えば銅からなるアウターリード５の形成が
終ったリードフレームの表面にレジスト膜３を形成し、
該レジスト膜３に対して露光、現像処理を施すことによ
り図１（Ａ）に示すようにインナーリードのアルミニウ
ムからなる中間層２ｂのバンプを形成すべき部分をレジ
スト膜３でマスクした状態にする。尚、図１には現われ
ないが、アウターリード（リードフレームの樹脂封止後
において外部に露出している部分）５の部分上もレジス
ト膜３でマスクされるようにすることが必要である。
【００１０】（Ｂ）次に、レジスト膜３をマスクとして
上記中間層２ｂをエッチングすることにより図１（Ｂ）
に示すようにバンプを形成する。 （Ｃ）次に、工程（Ｂ）にマスクとして用いたレジスト
膜３を残存したまま電着法により図１（Ｃ）に示すよう
にリードフレーム表面に絶縁樹脂膜４を形成する。
上記中間層２ｂをエッチングすることにより図１（Ｂ）
に示すようにバンプを形成する。 （Ｃ）次に、工程（Ｂ）にマスクとして用いたレジスト
膜３を残存したまま電着法により図１（Ｃ）に示すよう
にリードフレーム表面に絶縁樹脂膜４を形成する。
【００１１】電着により形成するのに好適なレジスト膜
としては例えばポリブタジエン、エポキシウレタン、ア
クリルメラミン、アクリルウレタン等があり、そして、
それにはカチオン型（陽イオンタイプ）と、アニオン型
（陰イオンタイプ）がある。このように、電着により絶
縁樹脂膜４を形成するのは、下地に凹凸があっても均一
な膜厚にでき、膜厚差により加工精度が変化して微細加
工ができなくなることを防止することができるからであ
る。尚、絶縁樹脂膜４は、厚さが１μｍ以下だとピンホ
ールが多くて絶縁性の確保が難しくなり、効果を余り期
待出来ない。また、３０μｍ以上だとバンプよりも厚く
なり半導体素子の電極パッドとのボンディングに支障を
来す。従って、１〜３０μｍが好ましいといえる。
としては例えばポリブタジエン、エポキシウレタン、ア
クリルメラミン、アクリルウレタン等があり、そして、
それにはカチオン型（陽イオンタイプ）と、アニオン型
（陰イオンタイプ）がある。このように、電着により絶
縁樹脂膜４を形成するのは、下地に凹凸があっても均一
な膜厚にでき、膜厚差により加工精度が変化して微細加
工ができなくなることを防止することができるからであ
る。尚、絶縁樹脂膜４は、厚さが１μｍ以下だとピンホ
ールが多くて絶縁性の確保が難しくなり、効果を余り期
待出来ない。また、３０μｍ以上だとバンプよりも厚く
なり半導体素子の電極パッドとのボンディングに支障を
来す。従って、１〜３０μｍが好ましいといえる。
【００１２】（Ｄ）次に、図１（Ｄ）に示すようにレジ
スト膜４を除去する。すると、バンプ２の上面は露出す
るが、バンプ２側面及びインナーリード１表面はレジス
ト膜４により被覆された状態になる。図２（Ａ）、
（Ｂ）は出来上ったリードフレームを拡大して示す斜視
図であり、梨地にしたところが絶縁樹脂膜４で被覆され
ているところである。尚、アウターリードの部分５はレ
ジスト膜４の除去により絶縁樹脂膜４が除去されてい
る。
スト膜４を除去する。すると、バンプ２の上面は露出す
るが、バンプ２側面及びインナーリード１表面はレジス
ト膜４により被覆された状態になる。図２（Ａ）、
（Ｂ）は出来上ったリードフレームを拡大して示す斜視
図であり、梨地にしたところが絶縁樹脂膜４で被覆され
ているところである。尚、アウターリードの部分５はレ
ジスト膜４の除去により絶縁樹脂膜４が除去されてい
る。
【００１３】このようなリードフレームの製造方法によ
れば、インナーリード１及びバンプ２の側面が絶縁樹脂
膜４で覆われているので、図８（Ａ）に示すようなイン
ナーリードと半導体チップのエッジとの間の短絡事故は
生じない。また、図３に示すように半導体チップ７の電
極パッドとインナーリードのバンプとをボンディングし
たためにバンプ２が変形した場合においても、バンプ２
の側面が感光性絶縁樹脂膜４で覆われているので隣接バ
ンプ２・２間が電気的に短絡される虞れがない。そし
て、バンプ２の上面２ａはレジスト膜３の除去により絶
縁樹脂膜４が除去されているのでボンディングに支障を
きたさない。
れば、インナーリード１及びバンプ２の側面が絶縁樹脂
膜４で覆われているので、図８（Ａ）に示すようなイン
ナーリードと半導体チップのエッジとの間の短絡事故は
生じない。また、図３に示すように半導体チップ７の電
極パッドとインナーリードのバンプとをボンディングし
たためにバンプ２が変形した場合においても、バンプ２
の側面が感光性絶縁樹脂膜４で覆われているので隣接バ
ンプ２・２間が電気的に短絡される虞れがない。そし
て、バンプ２の上面２ａはレジスト膜３の除去により絶
縁樹脂膜４が除去されているのでボンディングに支障を
きたさない。
【００１４】尚、図４（Ａ）、（Ｂ）に本リードフレー
ムのバンプ形成前迄の工程を示す。本バンプを有するリ
ードフレームの製造方法は、本願出願人が特願平１−２
８８１７３号（特開平３−１４８８５６号公報）により
既に提案済みのリードフレームの製造方法であるところ
のエッチングストップ層を金属層で挟んだ三層構造のリ
ードフレーム材の両面にフォトレジスト膜を選択的に形
成し、該フォトレジスト膜をマスクとして両面を選択的
にエッチングし、その後、上記エッチングストップ層の
不要部分を除去するという方法をベースにしている。
ムのバンプ形成前迄の工程を示す。本バンプを有するリ
ードフレームの製造方法は、本願出願人が特願平１−２
８８１７３号（特開平３−１４８８５６号公報）により
既に提案済みのリードフレームの製造方法であるところ
のエッチングストップ層を金属層で挟んだ三層構造のリ
ードフレーム材の両面にフォトレジスト膜を選択的に形
成し、該フォトレジスト膜をマスクとして両面を選択的
にエッチングし、その後、上記エッチングストップ層の
不要部分を除去するという方法をベースにしている。
【００１５】即ち、先ず図４（Ａ）に示すように、アル
ミニウムからなる中間層（エッチングストップ層）２ｂ
を例えば銅からなる厚さの異なる金属層１、５により挟
んだリードフレーム材８を用意する。次に、金属層１、
５の両面にレジスト膜を形成し、該レジスト膜を露光、
現像によりパターニングし、これをマスクとして金属層
１、５を同時又は異時にエッチングすることによりリー
ド１、１、…及び５、５、…を同時に形成する。その
後、図１（Ａ）に示す工程に入り、既に説明したよう
に、中間層２ｂのパターニングによりバンプ２を形成す
るのである。
ミニウムからなる中間層（エッチングストップ層）２ｂ
を例えば銅からなる厚さの異なる金属層１、５により挟
んだリードフレーム材８を用意する。次に、金属層１、
５の両面にレジスト膜を形成し、該レジスト膜を露光、
現像によりパターニングし、これをマスクとして金属層
１、５を同時又は異時にエッチングすることによりリー
ド１、１、…及び５、５、…を同時に形成する。その
後、図１（Ａ）に示す工程に入り、既に説明したよう
に、中間層２ｂのパターニングによりバンプ２を形成す
るのである。
【００１６】図５（Ａ）乃至（Ｄ）は本発明バンプを有
するリードフレームの製造方法の他の実施例を工程順に
示す断面図である。 （Ａ）図５（Ａ）に示すように、インナーリード１、ア
ウターリード５及びバンプ２の形成を終えたリードフレ
ームを用意する。 （Ｂ）次に、図５（Ｂ）に示すように、感光性絶縁樹脂
膜９をリードフレーム表面に全面的に形成する。感光性
絶縁樹脂膜９の材料として例えばエステル結合型感光性
ポリイミドが好適である。
するリードフレームの製造方法の他の実施例を工程順に
示す断面図である。 （Ａ）図５（Ａ）に示すように、インナーリード１、ア
ウターリード５及びバンプ２の形成を終えたリードフレ
ームを用意する。 （Ｂ）次に、図５（Ｂ）に示すように、感光性絶縁樹脂
膜９をリードフレーム表面に全面的に形成する。感光性
絶縁樹脂膜９の材料として例えばエステル結合型感光性
ポリイミドが好適である。
【００１７】（Ｃ）次に、図５（Ｃ）に示すように、リ
ードフレーム表面の感光性絶縁樹脂膜９に対して露光処
理を施す。１０はフォトマスク、１１は遮光膜である。
９ａは感光性絶縁樹脂膜９の感光部分である。 （Ｄ）その後、図５（Ｄ）に示すように現像処理を施し
て感光性絶縁樹脂膜９のバンプ２の上面２ａを覆う部分
（感光部分９ａ）を除去する。
ードフレーム表面の感光性絶縁樹脂膜９に対して露光処
理を施す。１０はフォトマスク、１１は遮光膜である。
９ａは感光性絶縁樹脂膜９の感光部分である。 （Ｄ）その後、図５（Ｄ）に示すように現像処理を施し
て感光性絶縁樹脂膜９のバンプ２の上面２ａを覆う部分
（感光部分９ａ）を除去する。
【００１８】この図５（Ａ）乃至（Ｄ）に示す方法によ
ってもバンプ２の側面及びインナーリード１の表面を絶
縁樹脂膜９ａにより保護でき、電気的短絡を防止するこ
とができる。
ってもバンプ２の側面及びインナーリード１の表面を絶
縁樹脂膜９ａにより保護でき、電気的短絡を防止するこ
とができる。
【００１９】尚、図６（Ａ）乃至（Ｃ）に本リードフレ
ームのバンプ形成までの製造工程を順に示す。図６
（Ａ）に示すように、図４（Ａ）に示したと同じ三層構
造のリードフレーム材８を用意し、図６（Ｂ）に示すよ
うに図４（Ｂ）の工程と同じ方法でリード１、１、…、
５、５、…を形成する。その後、中間層２ｂのバンプを
形成すべき部分をレジスト膜でマスクし、その状態で中
間層２ｂの不要部分をエッチングにより除去し、その後
レジスト膜４を除去する。すると、図６（Ｃ）に示すよ
うな状態になる。図５（Ａ）もこの状態を示している。
そして、その後、図５（Ｂ）に示す工程に入り、既に説
明したように感光性絶縁樹脂膜９の形成を行うのであ
る。
ームのバンプ形成までの製造工程を順に示す。図６
（Ａ）に示すように、図４（Ａ）に示したと同じ三層構
造のリードフレーム材８を用意し、図６（Ｂ）に示すよ
うに図４（Ｂ）の工程と同じ方法でリード１、１、…、
５、５、…を形成する。その後、中間層２ｂのバンプを
形成すべき部分をレジスト膜でマスクし、その状態で中
間層２ｂの不要部分をエッチングにより除去し、その後
レジスト膜４を除去する。すると、図６（Ｃ）に示すよ
うな状態になる。図５（Ａ）もこの状態を示している。
そして、その後、図５（Ｂ）に示す工程に入り、既に説
明したように感光性絶縁樹脂膜９の形成を行うのであ
る。
【００２０】図７（Ａ）乃至（Ｄ）は図５に示した実施
例で用いたエステル結合型ポリイミドからなる感光性絶
縁樹脂膜９の形成工程と該感光性絶縁樹脂膜９の分子構
造を示すものである。 （Ａ）感光性絶縁樹脂膜９を例えばインナーリード等の
基板上に塗布する。そのときの感光性絶縁樹脂膜９の分
子構造が図７（Ａ）の右側の部分に示されている。その
分子構造式のなかの破線で囲んだ部分が後の感光により
変化する部分である。 （Ｂ）次に、フォトマスク１０越しに感光性絶縁樹脂膜
９に対して露光処理を施すと感光性絶縁樹脂膜９は感光
する。９ａは感光部分、１１は遮光膜である。図７
（Ｂ）の右側の部分に感光性絶縁樹脂膜９の感光によっ
て変化した部分の分子構造を示す。 （Ｃ）その後、現像処理して非感光部分を除去する。 （Ｄ）しかる後、加熱キュアする。図７（Ｄ）の右側の
部分に感光性絶縁樹脂膜９の感光部分９ａの加熱キュア
終了後における分子構造式を示す。この感光性絶縁樹脂
膜９は絶縁性、耐熱性に優れている。
例で用いたエステル結合型ポリイミドからなる感光性絶
縁樹脂膜９の形成工程と該感光性絶縁樹脂膜９の分子構
造を示すものである。 （Ａ）感光性絶縁樹脂膜９を例えばインナーリード等の
基板上に塗布する。そのときの感光性絶縁樹脂膜９の分
子構造が図７（Ａ）の右側の部分に示されている。その
分子構造式のなかの破線で囲んだ部分が後の感光により
変化する部分である。 （Ｂ）次に、フォトマスク１０越しに感光性絶縁樹脂膜
９に対して露光処理を施すと感光性絶縁樹脂膜９は感光
する。９ａは感光部分、１１は遮光膜である。図７
（Ｂ）の右側の部分に感光性絶縁樹脂膜９の感光によっ
て変化した部分の分子構造を示す。 （Ｃ）その後、現像処理して非感光部分を除去する。 （Ｄ）しかる後、加熱キュアする。図７（Ｄ）の右側の
部分に感光性絶縁樹脂膜９の感光部分９ａの加熱キュア
終了後における分子構造式を示す。この感光性絶縁樹脂
膜９は絶縁性、耐熱性に優れている。
【００２１】
【発明の効果】請求項１のバンプを有するリードフレー
ムの製造方法は、インナーリード上の金属層表面のバン
プを形成すべき位置に選択的にレジスト膜を形成する工
程と、該レジスト膜をマスクとして上記金属層をエッチ
ングすることによりバンプを形成する工程と、上記レジ
スト膜を残存させたままインナーリードに絶縁樹脂膜を
形成する工程と、上記レジスト膜を除去する工程と、か
らなることを特徴とするものである。従って、請求項１
のバンプを有するリードフレームの製造方法によれば、
絶縁樹脂膜の形成によりバンプの側面及びインナーリー
ド表面を被覆でき、バンプ形成エッチング用マスクの除
去によりバンプ上面を露出させることができる。従っ
て、インナーリード・半導体チップ間及びバンプ間の短
絡事故を防止できるリードフレームを得ることができ
る。請求項２のバンプを有するリードフレームの製造方
法は、インナーリード表面にバンプを形成した後バンプ
表面を含めて該インナーリード表面に感光性絶縁樹脂膜
を形成する工程と、該感光性絶縁樹脂膜に対する露光、
現像により上記バンプの上面上の感光性絶縁樹脂膜を除
去する工程と、からなることを特徴とするものである。
従って、請求項２のバンプを有するリードフレームの製
造方法によれば、感光性絶縁樹脂膜によりバンプの表面
及びインナーリード表面を被覆でき、感光性絶縁樹脂膜
の露光、現像によりバンプ上面を露出させることができ
る。従って、インナーリード・半導体チップ間及びバン
プ間の短絡事故を防止できるリードフレームを得ること
ができる。
ムの製造方法は、インナーリード上の金属層表面のバン
プを形成すべき位置に選択的にレジスト膜を形成する工
程と、該レジスト膜をマスクとして上記金属層をエッチ
ングすることによりバンプを形成する工程と、上記レジ
スト膜を残存させたままインナーリードに絶縁樹脂膜を
形成する工程と、上記レジスト膜を除去する工程と、か
らなることを特徴とするものである。従って、請求項１
のバンプを有するリードフレームの製造方法によれば、
絶縁樹脂膜の形成によりバンプの側面及びインナーリー
ド表面を被覆でき、バンプ形成エッチング用マスクの除
去によりバンプ上面を露出させることができる。従っ
て、インナーリード・半導体チップ間及びバンプ間の短
絡事故を防止できるリードフレームを得ることができ
る。請求項２のバンプを有するリードフレームの製造方
法は、インナーリード表面にバンプを形成した後バンプ
表面を含めて該インナーリード表面に感光性絶縁樹脂膜
を形成する工程と、該感光性絶縁樹脂膜に対する露光、
現像により上記バンプの上面上の感光性絶縁樹脂膜を除
去する工程と、からなることを特徴とするものである。
従って、請求項２のバンプを有するリードフレームの製
造方法によれば、感光性絶縁樹脂膜によりバンプの表面
及びインナーリード表面を被覆でき、感光性絶縁樹脂膜
の露光、現像によりバンプ上面を露出させることができ
る。従って、インナーリード・半導体チップ間及びバン
プ間の短絡事故を防止できるリードフレームを得ること
ができる。
【図１】（Ａ）乃至（Ｄ）は本発明バンプを有するリー
ドフレームの製造方法の一つの実施例を工程順に示す断
面図である。
ドフレームの製造方法の一つの実施例を工程順に示す断
面図である。
【図２】（Ａ）、（Ｂ）は出来たリードフレームの一部
を示す拡大斜視図である。
を示す拡大斜視図である。
【図３】インナーリードのバンプを半導体チップの電極
にボンディングした後の状態を示す斜視図である。
にボンディングした後の状態を示す斜視図である。
【図４】（Ａ）、（Ｂ）はバンプ形成前の工程を順に示
す斜視図である。
す斜視図である。
【図５】（Ａ）乃至（Ｄ）は本発明バンプを有するリー
ドフレームの製造方法の他の実施例を工程順に示す断面
図である。
ドフレームの製造方法の他の実施例を工程順に示す断面
図である。
【図６】（Ａ）乃至（Ｃ）はバンプ形成までの工程を順
に示す斜視図である。
に示す斜視図である。
【図７】（Ａ）乃至（Ｄ）は感光性絶縁樹脂膜の形成工
程と分子構造の変化を示す図である。
程と分子構造の変化を示す図である。
【図８】（Ａ）、（Ｂ）は問題点を説明する断面図であ
る。
る。
【図９】別の問題点を説明する断面図である。
１ インナーリード ２ バンプ ２ａ バンプの上面 ３ マスク ４ 絶縁樹脂膜 ９ 感光性絶縁樹脂膜
Claims (2)
- 【請求項１】 インナーリード表面のバンプを形成すべ
き位置に選択的にレジスト膜を形成する工程と、 上記レジスト膜をマスクとして上記金属層をエッチング
することによりバンプを形成する工程と、 上記レジスト膜を残存させたままインナーリードに絶縁
樹脂膜を形成する工程と、 上記マスクとして形成されたレジスト膜を除去する工程
と、 からなることを特徴とするバンプを有するリードフレー
ムの製造方法 - 【請求項２】 インナーリード表面にバンプを形成した
後バンプ表面を含めて該インナーリード表面に感光性絶
縁樹脂膜を形成する工程と、 上記感光性絶縁樹脂膜に対する露光、現像により上記バ
ンプの上面上の感光性絶縁樹脂膜を除去する工程と、 からなることを特徴とするバンプを有するリードフレー
ムの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306667A JPH05121616A (ja) | 1991-10-25 | 1991-10-25 | バンプを有するリードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306667A JPH05121616A (ja) | 1991-10-25 | 1991-10-25 | バンプを有するリードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121616A true JPH05121616A (ja) | 1993-05-18 |
Family
ID=17959870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306667A Pending JPH05121616A (ja) | 1991-10-25 | 1991-10-25 | バンプを有するリードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
-
1991
- 1991-10-25 JP JP3306667A patent/JPH05121616A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| US6528894B1 (en) | 1996-09-20 | 2003-03-04 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| US6972249B2 (en) | 1996-09-20 | 2005-12-06 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711700A (en) | Method for densifying leadframe conductor spacing | |
| US5349238A (en) | Semiconductor device | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JP3028875B2 (ja) | リードフレームの製造方法 | |
| EP0465253A2 (en) | Integrated circuit and lead frame assembly | |
| JP2002343836A (ja) | 半導体装置及びその製造方法 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP3792227B2 (ja) | 半導体装置およびその製造方法 | |
| JP2894267B2 (ja) | リードフレームとその製造方法と半導体装置 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JP3566848B2 (ja) | 半導体装置及びその製造方法 | |
| JP3637730B2 (ja) | リードフレーム | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| JP2567866B2 (ja) | 半導体装置 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JP2717728B2 (ja) | リードフレームの製造方法 | |
| JPH03125446A (ja) | テープキャリアの製造方法 | |
| KR940008885B1 (ko) | 자기 저항 소자 및 그의 제조방법 | |
| JPS6325954A (ja) | 半導体装置およびその製造方法 | |
| JPH02192195A (ja) | 複数の回路基板の接続構造 | |
| JPH06338575A (ja) | 半導体装置の製造方法 |