JPH05121720A

JPH05121720A - 固体撮像素子

Info

Publication number: JPH05121720A
Application number: JP3283107A
Authority: JP
Inventors: Yoshihiro Okada; 吉弘岡田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-10-29
Filing date: 1991-10-29
Publication date: 1993-05-18

Abstract

(57)【要約】【目的】固体撮像素子の転送部の電極の数を削減し、
素子構造を簡略化する。【構成】幅の広い部分と幅の狭い部分とが交互に配置
された分離領域１１により複数のチャネル領域１０を互
いに分離することで、チャネル領域の幅をＷ１及びＷ２
（Ｗ２＞Ｗ１）として形成する。２層構造の転送電極１
２ａ、１２ｂのうち、下層側の転送電極１２ａが、その
両端部をチャネル領域２０の幅がＷ２からＷ１となる部
分に一致するようにして配置され、さらに転送電極１２
ａの間を被うようにして上層側の転送電極１２ｂが形成
される。各転送電極１２ａ、１２ｂには、２相の転送ク
ロックφ₁、φ₂がそれぞれ印加され、転送電極２２ａ、
２２ｂが２相駆動される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、小型化あるいは高集積
化に適した固体撮像素子に関する。

【０００２】

【従来の技術】イメージセンサとして用いられるＣＣＤ
固体撮像素子においては、被写体からの光を受光する光
電変換素子に発生する情報電荷を光電変換素子に対応付
けられた電荷転送部に受けて転送出力するように構成さ
れている。例えば、フレーム転送方式のＣＣＤ固体撮像
素子では、複数のＣＣＤシフトレジスタが平行に配列さ
れて垂直転送部が構成され、この垂直転送部の出力にＣ
ＣＤシフトレジスタの各ビットが対応付けられて水平転
送部が構成される。

【０００３】図５は、フレーム転送方式のＣＣＤ固体撮
像素子の垂直転送部の概略的構造を示す平面図である。
情報電荷の転送経路となるチャネル領域１は、例えばＰ
型の半導体基板表面にＬＯＣＯＳ等の分離領域２により
互いに分離された状態で複数が平行に配列される。この
チャネル領域１は、基板とは逆のＮ型の導電型を成し、
基板にＮ型の不純物を注入拡散して形成される。これら
のチャネル領域１及び分離領域２上には、チャネル領域
１に交差するようにして２層構造の転送電極３ａ〜３ｄ
が配置される。下層側の転送電極３ａ、３ｃは、互いに
一定の間隔をおいて複数本が平行に配列され、この転送
電極３ａ、３ｃの間を被うようにして上層側の転送電極
３ｂ、３ｄが転送電極３ａ、３ｃから絶縁された状態で
配列される。

【０００４】そして、４相の転送クロックφ₁〜φ₄がそ
れぞれ転送電極３ａ〜３ｄに印加されて各転送電極３ａ
〜３ｄがパルス駆動されることにより、チャネル領域１
内のポテンシャルの状態が転送クロックφ₁〜φ₄に応じ
て変動される。そのポテンシャルの変動の作用によりチ
ャネル領域１内の情報電荷は、チャネル領域１に沿って
転送されることになる。

【０００５】図６は、各転送電極３ａ〜３ｄに印加され
る４層の転送クロックφ₁〜φ₄の波形図で、図７は、各
タイミングでの図５Ｘ−Ｙ線断面のポテンシャルの状態
を示す図である。４相の転送クロックφ₁〜φ₄は、互い
に１／４周期の位相差を有しており、転送クロックφ₁
に対して転送クロックφ₃、転送クロックφ₂に対して転
送クロックφ₄が逆位相となっている。まず転送クロッ
クφ₁、φ₄がＬレベル、転送クロックφ₂、φ₃がＨレベ
ルとなるタイミングＴ１では、転送クロックφ₁、φ₄が
印加される転送電極３ａ、３ｄの下の領域にポテンシャ
ル障壁が形成され、転送クロックφ₂、φ₃が印加される
転送電極３ｂ、３ｃの下の領域にポテンシャルが深く形
成されて電荷Ｃが蓄積される。続いて、タイミングＴ２
で転送クロックφ₂、φ₄が反転して転送電極３ｂの下の
領域のポテンシャルが浅く、転送電極３ｄの下の領域の
ポテンシャルが深く形成された後、タイミングＴ３で転
送クロックφ₁、φ₃が反転すると、転送電極３ｂ、３ｃ
の下の領域にポテンシャル障壁が形成され、転送電極３
ａ、３ｄの下の領域にポテンシャルが深く形成されて転
送電極３ｃの下の領域の電荷Ｃが転送電極３ａの下の領
域に転送される。そして、タイミングＴ４で転送クロッ
クφ₂、φ₄が反転して転送電極３ｂの下の領域のポテン
シャルが深く、転送電極３ｄの下の領域のポテンシャル
が浅く形成された後、転送クロックφ₁、φ₃が反転する
ことによりタイミングＴ１と同一のポテンシャル状態と
なり、転送電極３ａの下の電荷Ｃは、次の転送電極３ｃ
の下に転送されることになる。

【０００６】以上のステップを繰り返すことにより、チ
ャネル領域１内の情報電荷は、図５では、図面下方向に
順次転送される。

【０００７】

【発明が解決しようとする課題】一般に、ビット間隔を
縮小して固体撮像素子の解像度を高くしようとする際、
転送電極３ａ〜３ｄの幅を狭くすることが一つの課題と
なる。しかしながら、上述のようなＣＣＤ固体撮像素子
の垂直転送部においては、隣り合う２本の電極が各ビッ
トを分離し、さらに隣り合う２本が情報電荷を保持する
ように構成されており、１ビットあたり少なくとも４本
の電極が必要となるため、各転送電極３ａ〜３ｄの幅を
それぞれ狭く形成したところで、ビット間隔の縮小には
ある程度の限界があった。

【０００８】そこで本発明は、電荷転送部のビット間隔
を大幅に縮小することが可能な固体撮像素子を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、半導体基板の一面に、情報電荷の転送経路となる複
数のチャネル領域が分離領域により区画されて互いに並
行に配列されると共に、上記半導体基板上に複数の転送
電極が上記チャネル領域に交差して配列される固体撮像
素子において、上記チャネル領域が、複数の上記転送電
極のそれぞれの下の領域で上記情報電荷の出力側の幅を
入力側の幅に比して広くして形成されることにある。

【００１０】

【作用】本発明によれば、チャネル領域の幅が狭いほど
ポテンシャルが深く形成されにくくなるという所謂狭チ
ャネル効果により、各転送電極の下のチャネル領域内に
は情報電荷の転送方向に深くなるようなポテンシャルが
形成される。このため、一つの転送電極により深さの異
なるポテンシャルがチャネル領域内に形成され、２相駆
動により情報電荷の転送が可能となる。

【００１１】

【実施例】図１は、本発明の固体撮像素子の垂直転送部
の構造を示す平面図で、図２は、そのＸ−Ｙ線断面のポ
テンシャルの状態を示す図である。情報電荷が蓄積転送
されるチャネル領域１０は、幅の広い部分と狭い部分と
が一定の間隔で交互に設けられる分離領域１１により互
いに分離された状態で複数が平行に配列される。これに
より、チャネル領域１０には、チャネル幅がＷ１の幅の
広い部分と、チャネル幅がＷ２の幅の狭い部分とが形成
される。このチャネル領域１０上には、２層構造を有す
る複数の転送電極１２ａ、１２ｂがチャネル領域１０に
直交して互いに平行に配置される。下層側の転送電極１
２ａは、転送電極１２ａの幅と等しい間隔をおいて、そ
の両端部が分離領域１１の幅広部分の一端、即ち、チャ
ネル領域１０の幅がＷ１からＷ２となる部分に一致する
ように形成される。また、上層側の転送電極１２ｂは、
転送電極１２ａから絶縁された状態で、複数の転送電極
１２ａの間を被うように配列される。

【００１２】これらの各転送電極１２ａ、１２ｂには、
２相の転送クロックφ₁、φ₂がそれぞれ印加され、これ
により各転送電極１２ａ、１２ｂがパルス駆動される。
このとき、各転送電極１２ａ、１２ｂによりチャネル領
域１０内に形成されるポテンシャルは、図２に示すとお
り幅がＷ１の部分よりＷ２の部分で浅くなり、Ｗ２の部
分でポテンシャル障壁を形成する。２相の転送クロック
φ₁、φ₂は、互いに１／２周期ずれた逆の位相を有して
おり、下層側の転送電極１２ａと上層側の転送電極１２
ｂとに常に相対的な電位が印加される。従って、転送ク
ロックφ₁がＨレベルで転送クロックφ₂がＬレベルとな
るタイミングＴ１では、上層側の転送電極１２ｂの下に
ポテンシャル障壁が形成され、下層側の転送電極１２ａ
の下にポテンシャルが深く形成されて電荷Ｃが蓄積され
る。続いて、転送クロックφ₁がＬレベル、転送クロッ
クφ₂がＨレベルとなるタイミングＴ２では、下層側の
転送電極１２ａの下にポテンシャル障壁が形成されて上
層側の転送電極１２ｂの下にポテンシャルが深く形成さ
れ、下層側の転送電極１２ａの下の領域から上層側の転
送電極１２ｂの下の領域に電荷Ｃが転送される。そし
て、タイミングＴ１の状態とタイミングＴ２の状態とを
繰り返すことにより、電荷Ｃがチャネル領域１０に沿っ
て順次転送される。

【００１３】このような固体撮像素子においては、異な
る深さのポテンシャルが単一の電極により形成されるこ
とになるため、２相駆動によって情報電荷の転送を行う
ことができる。従って、上層側及び下層側の一対の転送
電極１２ａ、１２ｂにより１ビットを構成でき、１ビッ
トの構成に４本の電極を必要とした従来の固体撮像素子
に比して転送電極の数は半減する。

【００１４】ところで、チャネル領域１０の幅について
は、Ｗ１及びＷ２のように２つの段階で形成する他に、
転送方向に向かって多数の段階で広くなるように形成し
た場合でも同等の効果を得ることができる。図３は、本
発明の固体撮像素子の他の実施例を示す平面図で、図１
と同一部分を示し、図４は、そのＸ−Ｙ線断面のポテン
シャルの状態を示す図である。

【００１５】チャネル領域２０は、両側が鋸歯状を成す
分離領域２１により互いに分離されて複数本が平行に配
列され、これにより、幅がＷ２からＷ１（Ｗ２＜Ｗ１）
に広がるテーパー形状が複数繰り返されたようになって
いる。即ち、各チャネル領域２０の幅は、Ｗ２からＷ１
まで徐々に拡げられ、その先再びＷ２に急峻に縮小され
ている。このチャネル領域２０上には、図１と同様にし
て２層構造の転送電極２２ａ、２２ｂがチャネル領域２
０に直交して複数本配置される。下層側の転送電極２２
ａは、チャネル領域２０の幅がＷ１からＷ２となる部分
に両端部を一致するようにして転送電極２２ａの幅と同
一の間隔をおいて形成され、上層側の転送電極２２ｂ
は、複数の転送電極２２ａの間を被うように形成され
る。

【００１６】これらの各転送電極２２ａ、２２ｂは、２
相の転送クロックφ₁、φ₂によりパルス駆動される。こ
こで、各転送電極１２ａ、１２ｂによりチャネル領域２
０内に形成されるポテンシャルは、図２に示すとおりチ
ャネル領域２０の幅の広がりに対応して深く形成され、
幅が最も広い部分を中心として電荷Ｃを蓄積する。２相
の転送クロックφ₁、φ₂による電荷Ｃの転送過程につい
ては、図２に示すタイミングＴ１、Ｔ２と同一であり、
説明は省略する。このような固体撮像素子においても、
上層側と下層側との一対の転送電極２２ａ、２２ｂによ
り１ビットを構成でき、電極の数を削減できる。

【００１７】尚、以上の実施例においては、フレーム転
送方式のＣＣＤ固体撮像素子を例示したが、本発明の構
造は、インターライン方式やフレームインターライン方
式の素子の垂直転送部にも採用できる。

【００１８】

【発明の効果】本発明によれば、２本の転送電極により
１ビットを構成できるため、転送電極の数を大幅に削減
でき、電極構造の簡略化が図れる。従って、素子の小型
化や高集積化に有効となり、小型で高解像度の撮像素子
を実現できる。また、２相駆動により取り扱われること
になるため、素子の駆動回路が簡略化され、素子構造自
体の簡略化と合わせて、この素子を搭載する撮像装置の
コストを低減することができる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子を示す平面図である。

【図２】図１の素子内部のポテンシャル状態を示す図で
ある。

【図３】本発明の他の実施例を示す平面図である。

【図４】図３の素子内部のポテンシャル状態を示す図で
ある。

【図５】従来の固体撮像素子を示す平面図である。

【図６】転送クロックの波形図である。

【図７】図５の素子内部のポテンシャル状態を示す図で
ある。

【符号の説明】

１、１０、２０チャネル領域２、２１、３１分離領域３ａ〜３ｄ、１２ａ、１２ｂ、２２ａ、２２ｂ転送電
極

Claims

【特許請求の範囲】

【請求項１】半導体基板の一面に、情報電荷の転送経
路となる複数のチャネル領域が分離領域により区画され
て互いに並行に配列されると共に、上記半導体基板上に
複数の転送電極が上記チャネル領域に交差して配列され
る固体撮像素子において、上記チャネル領域が、複数の
上記転送電極のそれぞれの下の領域で上記情報電荷の出
力側の幅を入力側の幅に比して広くして形成されること
を特徴とする固体撮像素子。
【請求項２】上記転送電極が、上記半導体基板上に一
定の間隔をおいて配置される第１の電極と、この第１の
電極から絶縁されて、且つ第１の電極の間を被うように
配置される第２の電極から成り、第１の電極と第２の電
極とに互いに逆の位相を有する２相のクロックパルスが
与えられ、上記チャネル領域内の情報電荷が一方向に転
送されることを特徴とする請求項１記載の固体撮像素
子。