JPH0512202A - データ処理装置のｄｔａｃｋ信号発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 より高速で動作可能なＣＰＵ３１の装備が低
コストで容易に行えるデータ処理装置のＤＴＡＣＫ信号
発生装置を提供する。 【構成】 ＤＴＡＣＫ信号発生装置３４は、取り替え可
能なＣＰＵ３１と、ＣＰＵ３１に接続されたメモリ３
２，３３とを有するプリンタのＤＴＡＣＫ信号発生装置
である。この装置３４は、ディップスイッチ４２，４３
と、ウエイト決定部４６，４７，４８と、ＤＴＡＣＫ信
号生成ブロック４９とを備えている。前記ウエイト決定
部は、プリンタに装備可能な複数種のＣＰＵに適したＤ
ＴＡＣＫ信号発生条件を記憶する。前記ディップスイッ
チは、ウエイト決定部において記憶されているＤＴＡＣ
Ｋ信号発生条件から、プリンタに装備されているＣＰＵ
３１に適したＤＴＡＣＫ信号発生条件を選択する。前記
ＤＴＡＣＫ信号生成ブロックは、選択されたＤＴＡＣＫ
信号発生条件に基づいてＤＴＡＣＫ信号をＣＰＵに出力
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＴＡＣＫ信号発生装
置、特に、取り替え可能なプロセス部とそれに接続され
た記憶部とを有するデータ処理装置のＤＴＡＣＫ信号発
生装置に関する。

【０００２】

【従来の技術】レーザプリンタ（データ処理装置の一
例）には、その画像処理動作を制御するための制御部が
設けられている。制御部には、ＣＰＵ、ＲＯＭ、ＲＡＭ
等からなるマイクロコンピュータが含まれている。

【０００３】ＣＰＵからＲＯＭやＲＡＭに対してアクセ
ス動作（即ち読み出し動作や書き込み動作）を行う際
に、そのアクセス動作の完了時間を認識する手段として
ＤＴＡＣＫ信号（Data Transfer Acknowlegement信号）
が使用される。このＤＴＡＣＫ信号は、メモリのアクセ
スタイムに応じて発生タイミングが変えられる。アクセ
スタイムが遅い場合にはその発生タイミングは遅く、ア
クセスタイムが速い場合にはその発生タイミングは速く
設定される。これによって、ＣＰＵでは、メモリに対す
るアクセスが完了したことを認識する。なお、このよう
な制御部では、通常、システムクロックを基準に時間が
管理されている。したがって、ＤＴＡＣＫ信号の発生タ
イミングも、システムクロックのパルス数をカウントす
ることによって決定される。

【０００４】

【発明が解決しようとする課題】前記従来の制御部にお
いて、古いＣＰＵがより高速のＣＰＵと取り替えられる
場合がある。たとえば、１０ＭＨｚのシステムクロック
で動作するＣＰＵに代えて、１２ＭＨｚあるいは１６Ｍ
Ｈｚのシステムクロックで動作するＣＰＵが採用される
場合がある。このように、より周波数の高いシステムク
ロックで動作するＣＰＵが採用されると、処理スピード
が向上するが、一方でメモリとＣＰＵとの間でアクセス
タイムの整合性が問題となる。

【０００５】このような場合に、従来は全体的な設計変
更を行って、ＣＰＵとメモリとの間の整合性をとってい
る。しかし、その方法では、新たなＣＰＵの採用にあた
り大幅な設計変更を行う必要が生じ、より高速度のＣＰ
Ｕを採用するのに付加的なコストが高くなる。

【０００６】本発明の目的は、動作速度の異なるプロセ
ス部の装備が低コストで容易に行えるデータ処理装置の
ＤＴＡＣＫ信号発生装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係るＤＴＡＣＫ
信号発生装置は、取り替え可能なプロセス部とそのプロ
セス部に接続された記憶部とを有するデータ処理装置の
ＤＴＡＣＫ信号発生装置である。このＤＴＡＣＫ信号発
生装置は、ＤＴＡＣＫ信号発生条件記憶手段と、選択手
段と、ＤＴＡＣＫ信号出力手段とを備えている。

【０００８】前記ＤＴＡＣＫ信号発生条件記憶手段は、
データ処理装置に装備可能な複数種のプロセス部に適し
たＤＴＡＣＫ信号発生条件を記憶する手段である。前記
選択手段は、ＤＴＡＣＫ信号発生条件記憶手段において
記憶されているＤＴＡＣＫ信号発生条件から、データ処
理装置に装備されているプロセス部に適したＤＴＡＣＫ
信号発生条件を選択する手段である。前記ＤＴＡＣＫ信
号出力手段は、選択手段で選択されたＤＴＡＣＫ信号発
生条件に基づいてＤＴＡＣＫ信号をプロセス部に出力す
る手段である。

【０００９】

【作用】本発明に係るＤＴＡＣＫ信号発生装置では、Ｄ
ＴＡＣＫ信号発生条件記憶手段が、データ処理装置に装
備可能な複数種のプロセス部に適したＤＴＡＣＫ信号発
生条件を記憶している。

【００１０】データ処理装置に新たにプロセス部が装備
されると、そのプロセス部に適したＤＴＡＣＫ信号発生
条件を、ＤＴＡＣＫ信号発生条件記憶手段において記憶
されているＤＴＡＣＫ信号発生条件から選択手段が選択
する。そして、ＤＴＡＣＫ信号出力手段が、データ処理
装置の動作時に、選択手段で選択されたＤＴＡＣＫ信号
発生条件に基づいてＤＴＡＣＫ信号をプロセス部に出力
する。

【００１１】この場合には、装備可能な複数種のプロセ
ス部に適したＤＴＡＣＫ信号発生条件がＤＴＡＣＫ信号
発生条件記憶手段に記憶されており、装備されたプロセ
ス部に適したＤＴＡＣＫ信号発生条件が選択手段で選択
されるので、新たなプロセス部を装備した場合であって
も、全体的な設計変更を行うことなく、選択手段による
選択を行うだけで適切なＤＴＡＣＫ信号の発生タイミン
グが得られる。この結果、新たなプロセス部の装備が低
コストで容易に行えるようになる。

【００１２】

【実施例】図１は、本発明の一実施例が採用されたレー
ザプリンタを示している。このレーザプリンタの装置本
体１のほぼ中央には、イメージングユニット２が配置さ
れている。イメージングユニット２の上方には、光学ユ
ニット３が配置され、下方には定着装置４を含む搬送機
構５が配置されている。また、搬送機構５の下方で装置
本体１の底部には給紙カセット６が配置されている。搬
送機構５の下流側端部で、装置本体１の図左側部には、
排紙トレイ７が設けられている。この排紙トレイ７は、
二点鎖線で示すように折り畳み可能である。排紙トレイ
７が折り畳まれた場合には、光学ユニット３の上方に設
けられた用紙載置部８が有効に働く。

【００１３】イメージングユニット２は、感光体ドラム
１０と、感光体ドラム１０の周囲に配置された現像装置
やコロナ放電器等とから構成されている。光学ユニット
３は、図示しないレーザ発振器からのレーザ光を感光体
ドラム１０上に照射するための回転多面鏡１１やレンズ
等を有している。

【００１４】さらに、装置本体１の図右側底部には、外
部装置の一例としてのＩＣカード２０が挿入されてい
る。ＩＣカード２０は、装置本体１に設けられたＩＣカ
ード挿入部１２内に挿入されており、ＩＣカード挿入部
１２の奥側上壁に設けられたコネクタ１３に接続されて
いる。

【００１５】このレーザプリンタは、図２に示すような
制御部３０を有している。制御部３０は、ＣＰＵ３１
と、ＲＯＭ３２と、ＲＡＭ３３と、ＤＴＡＣＫ信号発生
装置３４と、外部装置を接続するためのＩ／Ｏポート３
５とを主として有している。ＲＯＭ３２、ＲＡＭ３３、
ＤＴＡＣＫ信号発生装置３４及びＩ／Ｏポート３５は、
アドレスバス３６とデータバス３７とを介してＣＰＵ３
１に接続されている。

【００１６】ＤＴＡＣＫ信号発生装置３４は、ＣＰＵ３
１によってＲＯＭ３２及びＲＡＭ３３のいずれが選択さ
れたかを識別するためのアドレスデコーダ４０と、ウエ
イト数を決定するためのウエイト決定ブロック４１と、
装備されているＣＰＵ３１の種類に応じてＯＮ／ＯＦＦ
が設定される１対のディップスイッチ４２，４３と、デ
ィップスイッチ４２，４３のＯＮ／ＯＦＦ状態をバス側
に出力したりその出力を停止したりするためのゲート４
４とを有している。

【００１７】アドレスデコーダ４０は、ＣＰＵ３１から
のアドレスデータを受け、ＲＯＭ３２及びＲＡＭ３３の
いずれが指定されたかを判断する。また、アドレスデコ
ーダ４０は、ウエイト決定ブロック４１に対しウエイト
数選択信号ＳＷを出力し、またゲート４４に対し周波数
読み出し信号ＲＦを出力する。

【００１８】ウエイト決定ブロック４１は、アドレスデ
コーダ４０からのウエイト数選択信号ＳＷと、ＣＰＵ３
１からのクロック信号とを受ける。また、ウエイト決定
ブロック４１は、データバス３７を介してディップスイ
ッチ４２，４３のＯＮ／ＯＦＦ状態で決定されるＣＰＵ
３１の周波数状態を受ける。それらの入力信号に基づい
て、ウエイト決定ブロック４１はＤＴＡＣＫ信号の発生
タイミングを決定し、ＣＰＵ３１に対して決定されたタ
イミングでＤＴＡＣＫ信号を出力する。

【００１９】ウエイト決定ブロック４１は、図３に示す
ように、後述するウエイト決定部を選択するセレクタ４
５を有している。また、ウエイト決定ブロック４１は、
装備可能な複数種のＣＰＵ３１にそれぞれ対応するウエ
イト数を決定するためのウエイト決定部４６，４７，４
８を有している。ウエイト決定部４６は、システムクロ
ックが１０ＭＨｚのＣＰＵ用である。ウエイト決定部４
７は、システムクロックが１２ＭＨｚのＣＰＵ用であ
る。ウエイト決定部４８は、システムクロックが１６Ｍ
ＨｚのＣＰＵ用である。

【００２０】各ウエイト決定部４６，４７，４８には、
セレクタ４５の出力とシステムクロックとが入力され
る。そして、各ウエイト決定部４６，４７，４８は、Ｄ
ＴＡＣＫ信号生成ブロック４９に対しウエイト数信号を
出力する。ＤＴＡＣＫ信号生成ブロック４９では、入力
されたウエイト数に応じたタイミングでＤＴＡＣＫ信号
を発生させる。発生したＤＴＡＣＫ信号はＣＰＵ３１
（図２）に入力される。

【００２１】ゲート４４は、周波数読み出し信号ＲＦを
受けたときに開き、ディップスイッチ４２，４３のＯＮ
／ＯＦＦ状態で表されるＣＰＵ３１の周波数特性をデー
タバス３７側に出力する。

【００２２】次に、この実施例におけるＤＴＡＣＫ信号
発生装置３４での設定方法を説明する。ＣＰＵ３１のシ
ステムクロックが１０ＭＨｚの場合には、ディップスイ
ッチ４２，４３はそれぞれオープン（ＯＦＦ）状態にセ
ットされる。また、ＣＰＵ３１のシステムクロックが１
２ＭＨｚの場合にはディップスイッチ４２がオープン、
ディップスイッチ４３がクローズ（ＯＮ）の状態にセッ
トされる。さらに、ＣＰＵ３１のシステムクロックが１
６ＭＨｚの場合には、ディップスイッチ４２がクロー
ズ、ディップスイッチ４３がオープンの状態にセットさ
れる。このように、ＣＰＵ３１のシステムクロックの周
波数に合わせて、ディップスイッチ４２，４３がセット
される。

【００２３】たとえば、レーザプリンタの開発当初にセ
ットされたＣＰＵ３１が１０ＭＨｚのシステムクロック
で動作するものであったが、後に１２ＭＨｚあるいは１
６ＭＨｚで動作するＣＰＵが利用可能になったときに
は、ＣＰＵ３１を取り替えるとともに、新たなシステム
クロック周波数に応じてディップスイッチ４２，４３の
ＯＮ／ＯＦＦをセットする。すなわち、ＣＰＵ３１が改
良されたときには、ディップスイッチ４２，４３の設定
状態を変更するだけで、高機能のＣＰＵ３１を装備でき
る。

【００２４】次に、ＤＴＡＣＫ信号発生装置３４の動作
を説明する。ＣＰＵ３１が動作して、アドレスバス３６
にＲＯＭ３２あるいはＲＡＭ３３の或るアドレスを指定
するアドレスデータが出力されたとすると、そのアドレ
ス信号はアドレスデコーダ４０に入力される。アドレス
デコーダ４０では、そのアドレス信号をデコードし、処
理対象がＲＯＭ３２及びＲＡＭ３３のいずれであるかを
決定する。そして、その決定結果をウエイト数選択信号
ＳＷとしてウエイト決定ブロック４１のセレクタ４５に
出力する。また、アドレスデコーダ４０は、ゲート４４
に対し周波数読み出し信号ＲＦを出力する。これによ
り、ゲート４４が開きディップスイッチ４２，４３のＯ
Ｎ／ＯＦＦ状態に対応した２ビットのハイ／ロー信号が
データバス３７を介してウエイト決定ブロック４１のセ
レクタ４５に出力される。

【００２５】セレクタ４５では、ウエイト数選択信号Ｓ
Ｗとディップスイッチ４２，４３の状態とを基準にし
て、ウエイト決定部４６，４７，４８のうちから対応す
るものに対し、ＲＯＭ３２及びＲＡＭ３３のいずれが処
理対象になっているかを意味する信号を出力する。ウエ
イト決定部４６，４７，４８のうちから選択された１つ
は、システムクロック信号とセレクタ４５からの信号を
受け、ＤＴＡＣＫ生成ブロック４９に対し最適のウエイ
ト数に関する信号を出力する。その出力を受けたＤＴＡ
ＣＫ生成ブロック４９では、指定されたウエイト数にし
たがって、指定された発生タイミングでＤＴＡＣＫ信号
をＣＰＵ３１に出力する。

【００２６】上述の動作において指定されるウエイト数
の一例を表１に示す。

【００２７】

【表１】

【００２８】表１の例では、１０ＭＨｚのＣＰＵ３１の
場合には、ディップスイッチ４２，４３がともにＯＦＦ
状態にセットされている。そして、この場合において、
ＲＯＭ３２が処理対象となっているときにはウエイト数
が「１」となり、ＲＡＭ３３が処理対象となっていると
きにはウエイト数が「０」となる。同様に、ＣＰＵ３１
が１２ＭＨｚ用の場合には、ディップスイッチ４２がＯ
ＦＦ状態に、ディップスイッチ４３がＯＮ状態にセット
され、ウエイト数はＲＯＭ用として「２」、ＲＡＭ用と
して「１」が設定される。また、ＣＰＵ３１が１６ＭＨ
ｚ用の場合には、ディップスイッチ４２がＯＮ状態に、
ディップスイッチ４３がＯＦＦ状態にセットされ、ウエ
イト数はＲＯＭ用として「４」、ＲＡＭ用として「２」
が設定される。

【００２９】図４に１０ＭＨｚのＣＰＵ３１が装備され
た場合のＲＡＭに関するタイミングチャートの一例を、
図５に１２ＭＨｚのＣＰＵ３１が装備された場合のＲＡ
Ｍに関するタイミングチャートの一例をそれぞれ示す。
両図において、ＣＬＫはシステムクロック信号、ＡＳは
アドレスストローブ信号、ＤＡはＤＴＡＣＫ信号であ
る。なお、アドレスストローブ信号ＡＳは、メモリのア
ドレスが有効であることを示す信号であり、ここではＬ
状態が有効であることを意味する。また、ＤＴＡＣＫ信
号ＤＡは、Ｌ状態がアクセスの完了を意味する。

【００３０】図４において、クロック信号ＣＬＫのバス
サイクルＢＣのうち第２パルスの立ち上がり時に、アド
レスストローブ信号ＡＳが立ち下がる。そして、第４パ
ルスの立ち下がりタイミングＴ１において、ＤＴＡＣＫ
信号ＤＡ１の状態が参照される。タイミングＴ１におい
てはＤＴＡＣＫ信号ＤＡ１はすでにＬ状態にあるので、
タイミングＴ１において直ちにメモリのアクセスが完了
したことが確認される。具体的には、タイミングＴ１に
おいて、ウエイト決定ブロック４１がＣＰＵ３１に対し
ＤＴＡＣＫ信号を出力する。このように、１０ＭＨｚの
ＣＰＵ３１を用いてＲＡＭ３３に対し書き込みあるいは
読み出しを行う場合には、ノー・ウエイト・サイクルで
処理が行われる。

【００３１】一方、１２ＭＨｚのＣＰＵ３１を用いてＲ
ＡＭ３３に対しアクセスを行う場合には、図５に示すよ
うにクロック信号ＣＬＫの周波数が高いので、アクセス
タイムを１０ＭＨｚのＣＰＵ３１を用いた場合とほぼ同
様の長さとするため、１ウエイト・サイクルでの処理が
行われる。すなわち、ここでは、クロック信号ＣＬＫの
バスサイクルＢＣのうち第２パルスの立ち上がり時に、
アドレスストローブ信号ＡＳが立ち下がるが、第３パル
スの立ち下がりタイミングＴ２においてＤＴＡＣＫ信号
ＤＡ２の状態が参照されたとき、ＤＴＡＣＫ信号ＤＡ２
はまだＨ状態にある。したがって、タイミングＴ２から
ウエイトステートＡに入る。そして、タイミングＴ２に
おいてＤＴＡＣＫ信号ＤＡ２を参照したとき初めてＤＴ
ＡＣＫ信号ＤＡ２がＬ状態となっているので、このタイ
ミングＴ３においてＲＡＭ３３へのアクセスが完了した
と判断される。具体的には、タイミングＴ３において、
ウエイト決定ブロック４１がＣＰＵ３１に対しＤＴＡＣ
Ｋ信号を出力する。このように、ここでは１ウエイト・
サイクルの処理が行われ、クロック信号ＣＬＫの周波数
が高くなってもＲＡＭ３３のアクセスタイムに応じた処
理が実行される。

【００３２】なお、ＲＯＭ３２に対する処理及び１６Ｍ
ＨｚのＣＰＵ３１を使用した場合の処理の説明はここで
は省略するが、上述の処理と同様に行われる。以上説明
したように、この実施例では、ＣＰＵ３１として異なる
システムクロック周波数のものが使用されたとしても、
ディップスイッチ４２，４３の設定を変更するだけで、
容易にシステムの最高のパフォーマンスを実現できる。

【００３３】〔他の実施例〕 （ａ） 上述の実施例では、ディップスイッチ４２，４
３の出力をゲート４４及びデータバス３７を介してウエ
イト決定ブロック４１に入力する構成としたが、ディッ
プスイッチ４２，４３の出力を直接ウエイト決定ブロッ
ク４１に入力する構成としてもよい。

【００３４】（ｂ） ディップスイッチ４２，４３に代
えて、ジャンパースイッチを使用してもよい。また、不
揮発性メモリにＣＰＵ３１の種類を示すデータを記憶し
ておく構成とし、その記憶内容を用いてウエイト決定ブ
ロック４１での処理を行う構成としてもよい。不揮発性
メモリを使用した場合には、レーザプリンタ操作用のキ
ーパネル（図示せず）を通じてＣＰＵの種類に対応する
データを不揮発性メモリに手入力で記録する構成として
もよい。

【００３５】（ｃ） 本発明はプリンタに限定されるこ
となく、たとえば複写機やファクシミリを用いて本発明
を実施してもよい。

【００３６】

【発明の効果】本発明に係るＤＴＡＣＫ信号発生装置で
は、データ処理装置に装備可能な複数種のプロセス部に
適したＤＴＡＣＫ信号発生条件を記憶し、ウエイト処理
装置に装備されているプロセス部に適したＤＴＡＣＫ信
号発生条件を選択し、その選択に基づいてＤＴＡＣＫ信
号を出力することができるので、動作速度の異なるプロ
セス部の装備が低コストで容易に行えるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例が採用されたレーザプリンタ
の縦断面概略図。

【図２】その制御部の概略ブロック図。

【図３】そのウエイト決定ブロックの概略ブロック図。

【図４】そのウエイトサイクルの一例を示すタイミング
チャート。

【図５】そのウエイトサイクルの他の例を示すタイミン
グチャート。

【符号の説明】

３０ 制御部 ３１ ＣＰＵ ３２ ＲＯＭ ３３ ＲＡＭ ３４ ＤＴＡＣＫ信号発生装置 ４０ アドレスデコーダ ４１ ウエイト決定ブロック ４２，４３ ディップスイッチ ４５ セレクタ ４６，４７，４８ ウエイト決定部 ４９ ＤＴＡＣＫ信号生成ブロック

Claims (1)

1. 【特許請求の範囲】 【請求項１】取り替え可能なプロセス部と前記プロセス
   部に接続された記憶部とを有するデータ処理装置のＤＴ
   ＡＣＫ信号発生装置であって、 前記データ処理装置に装備可能な複数種のプロセス部に
   適したＤＴＡＣＫ信号発生条件を記憶するＤＴＡＣＫ信
   号発生条件記憶手段と、 前記ＤＴＡＣＫ信号発生条件記憶手段において記憶され
   ているＤＴＡＣＫ信号発生条件から、前記データ処理装
   置に装備されているプロセス部に適したＤＴＡＣＫ信号
   発生条件を選択する選択手段と、 前記選択手段で選択されたＤＴＡＣＫ信号発生条件に基
   づいてＴＡＣＫ信号を前記プロセス部に出力するＤＴＡ
   ＣＫ信号出力手段と、を備えたデータ処理装置のＤＴＡ
   ＣＫ信号発生装置。