JPH05122255A - デイジタル伝送信号の受信方式及び受信回路 - Google Patents
デイジタル伝送信号の受信方式及び受信回路Info
- Publication number
- JPH05122255A JPH05122255A JP30657891A JP30657891A JPH05122255A JP H05122255 A JPH05122255 A JP H05122255A JP 30657891 A JP30657891 A JP 30657891A JP 30657891 A JP30657891 A JP 30657891A JP H05122255 A JPH05122255 A JP H05122255A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000002238 attenuated effect Effects 0.000 abstract description 4
- 230000004069 differentiation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 ディジタル伝送データの受信時に、減衰等に
よりレベルが変動するのに対し、送信信号に特別な制約
を加えることなく適切なスレッショルドを自動的に設定
する。 【構成】 入力信号を微分回路２を用いてピークとなる
タイミングを検出し、そのレベルをＳ／Ｈ回路４，５，
７，８を用いて保持し、その保持したレベルからスレッ
ショルドレベルを設定する。
よりレベルが変動するのに対し、送信信号に特別な制約
を加えることなく適切なスレッショルドを自動的に設定
する。 【構成】 入力信号を微分回路２を用いてピークとなる
タイミングを検出し、そのレベルをＳ／Ｈ回路４，５，
７，８を用いて保持し、その保持したレベルからスレッ
ショルドレベルを設定する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル伝送信号の受
信回路に関し、特に減衰した信号のスレッショルドの決
定方式に関する。
信回路に関し、特に減衰した信号のスレッショルドの決
定方式に関する。
【０００２】
【従来の技術】ディジタル伝送信号の受信器では、スレ
ッショルドレベルは固定されていることが多いが、減衰
した信号では正常な受信が困難となる。
ッショルドレベルは固定されていることが多いが、減衰
した信号では正常な受信が困難となる。
【０００３】そのため、従来の受信器では図３に示すよ
うに、受信信号ＳINを積分する積分器３０と、積分器３
０の出力を分圧する分圧器３１とを有している。分圧器
３１の出力と受信信号ＳINとの比較を比較器３２により
行いディジタル化を行っている。
うに、受信信号ＳINを積分する積分器３０と、積分器３
０の出力を分圧する分圧器３１とを有している。分圧器
３１の出力と受信信号ＳINとの比較を比較器３２により
行いディジタル化を行っている。
【０００４】
【発明が解決しようとする課題】この従来の受信器で
は、入力信号の積分値よりスレッショルドを決定してい
るため、その積分値を一定に保つ必要がある。そのた
め、伝送する信号は、デューティ比を１／２に保つ必要
があり、マンチェスタコーディング等を行う必要があっ
た。
は、入力信号の積分値よりスレッショルドを決定してい
るため、その積分値を一定に保つ必要がある。そのた
め、伝送する信号は、デューティ比を１／２に保つ必要
があり、マンチェスタコーディング等を行う必要があっ
た。
【０００５】また積分回路を用いているため、出力レベ
ルが安定するまでに時間を要し、伝送信号の送出開始部
分は、正常に受信できない。このため、送信信号の開始
部分は、不要な信号とする必要がある。
ルが安定するまでに時間を要し、伝送信号の送出開始部
分は、正常に受信できない。このため、送信信号の開始
部分は、不要な信号とする必要がある。
【０００６】このように、従来回路では、伝送する信号
に制限があり、これに対応していない伝送信号の場合に
対応できないという問題があった。
に制限があり、これに対応していない伝送信号の場合に
対応できないという問題があった。
【０００７】本発明の目的は、入力信号のパターンに制
限を加えることなく、適正なスレッショルドレベルを設
定できるようにしたディジタル伝送信号の受信方式及び
受信回路を提供することにある。
限を加えることなく、適正なスレッショルドレベルを設
定できるようにしたディジタル伝送信号の受信方式及び
受信回路を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るディジタル伝送信号の受信方式におい
ては、受信信号を微分した微分信号が０となるタイミン
グを検出し、その検出信号でタイミングをとり、入力信
号を保持し、その保持した信号を分圧し、スレッショル
ド電圧を設定しディジタル化するものである。
め、本発明に係るディジタル伝送信号の受信方式におい
ては、受信信号を微分した微分信号が０となるタイミン
グを検出し、その検出信号でタイミングをとり、入力信
号を保持し、その保持した信号を分圧し、スレッショル
ド電圧を設定しディジタル化するものである。
【０００９】また、本発明に係るディジタル伝送信号の
受信回路においては、入力信号を微分した信号を出力す
る微分回路と、微分信号の０クロスを検出する比較器
と、０クロス検出信号でタイミングをとり、入力信号レ
ベルを保持するサンプルホールド回路とを有し、そのサ
ンプルされた信号よりスレッショルド電圧を決定するも
のである。
受信回路においては、入力信号を微分した信号を出力す
る微分回路と、微分信号の０クロスを検出する比較器
と、０クロス検出信号でタイミングをとり、入力信号レ
ベルを保持するサンプルホールド回路とを有し、そのサ
ンプルされた信号よりスレッショルド電圧を決定するも
のである。
【００１０】
【作用】本発明の受信器では、受信信号を微分する微分
器を用い、その出力信号が０となるタイミングを比較器
を用いて検出する。その検出信号でタイミングをとり、
入力信号をＳ／Ｈを用いて保持する。その保持した信号
を分圧し、スレッショルド電圧を設定しディジタル化す
る。
器を用い、その出力信号が０となるタイミングを比較器
を用いて検出する。その検出信号でタイミングをとり、
入力信号をＳ／Ｈを用いて保持する。その保持した信号
を分圧し、スレッショルド電圧を設定しディジタル化す
る。
【００１１】
【実施例】次に本発明について図面を参照し説明する。
【００１２】図１は、本発明の一実施例を示すブロック
図である。
図である。
【００１３】図において、入力信号ＳINをノイズ除去用
Ｌ．Ｐ．Ｆ（フィルタ）１を通して、その出力を微分回
路２へ入力する。
Ｌ．Ｐ．Ｆ（フィルタ）１を通して、その出力を微分回
路２へ入力する。
【００１４】微分回路２は、ノイズに弱いため、Ｌ．
Ｐ．Ｆ１にてノイズを除去する。このＬ．Ｐ．Ｆ１のカ
ットオフ周波数は、伝送信号の周波数を考慮して定め
る。
Ｐ．Ｆ１にてノイズを除去する。このＬ．Ｐ．Ｆ１のカ
ットオフ周波数は、伝送信号の周波数を考慮して定め
る。
【００１５】この微分回路２の出力を、比較器３及び比
較器６に入力する。比較器３は、０レベル以上で正出
力、比較器６は、０レベル以下で正出力とする。このス
ライスレベルは、耐ノイズ性を高める場合は、比較器３
のスライスレベルを０より低く、比較器６のスライスレ
ベル０より高く設定するとよい。
較器６に入力する。比較器３は、０レベル以上で正出
力、比較器６は、０レベル以下で正出力とする。このス
ライスレベルは、耐ノイズ性を高める場合は、比較器３
のスライスレベルを０より低く、比較器６のスライスレ
ベル０より高く設定するとよい。
【００１６】比較器３，比較器６の出力は、それぞれＳ
／Ｈ回路（サンプルホールド回路）４，Ｓ／Ｈ回路（サ
ンプルホールド回路）７のタイミング信号として使用す
る。Ｓ／Ｈ回路４，５，７，８は正レベルでサンプル
し、立ち下がりエッジでホールド動作になるものとす
る。
／Ｈ回路（サンプルホールド回路）４，Ｓ／Ｈ回路（サ
ンプルホールド回路）７のタイミング信号として使用す
る。Ｓ／Ｈ回路４，５，７，８は正レベルでサンプル
し、立ち下がりエッジでホールド動作になるものとす
る。
【００１７】Ｓ／Ｈ回路４，Ｓ／Ｈ回路７には、ともに
入力信号ＳINを遅延回路９で遅延させた信号を入力す
る。遅延回路９は、Ｌ．Ｐ．Ｆ１，微分回路２，比較器
３，比較器６で生じた遅延を補正するために用いる。
入力信号ＳINを遅延回路９で遅延させた信号を入力す
る。遅延回路９は、Ｌ．Ｐ．Ｆ１，微分回路２，比較器
３，比較器６で生じた遅延を補正するために用いる。
【００１８】このとき、Ｓ／Ｈ回路４は、入力信号ＳIN
の最大値を、Ｓ／Ｈ回路７は、ＳINの最小値を保持する
こととなる。Ｓ／Ｈ回路４，Ｓ／Ｈ回路７の出力を、再
度Ｓ／Ｈ回路５，Ｓ／Ｈ回路８にそれぞれ入力し、Ｓ／
Ｈ回路４，７の逆相のタイミング信号でＳ／Ｈを行い、
常に入力信号の最大値，最小値を保持するようにする。
の最大値を、Ｓ／Ｈ回路７は、ＳINの最小値を保持する
こととなる。Ｓ／Ｈ回路４，Ｓ／Ｈ回路７の出力を、再
度Ｓ／Ｈ回路５，Ｓ／Ｈ回路８にそれぞれ入力し、Ｓ／
Ｈ回路４，７の逆相のタイミング信号でＳ／Ｈを行い、
常に入力信号の最大値，最小値を保持するようにする。
【００１９】このＳ／Ｈ回路５，８の出力に基づき、加
算器１０及び分圧器１１を用いて両出力の中間値を生成
し、その出力をスライスレベルとして比較器１２で入力
信号ＳINをディジタル化する。
算器１０及び分圧器１１を用いて両出力の中間値を生成
し、その出力をスライスレベルとして比較器１２で入力
信号ＳINをディジタル化する。
【００２０】次に図２に、図１の実施例を用いた場合の
各部の信号波形を示す。伝送された入力信号１３は、高
周波の減衰等により図２のような入力波形となることが
多い。入力信号１３を微分した場合の微分信号１４は、
図２のような出力波形として得られる。この出力波形の
微分信号１４を比較器３，６に入力した場合の比較器３
の出力信号１５及び比較器６の出力信号１６は、図２の
ような波形となる。
各部の信号波形を示す。伝送された入力信号１３は、高
周波の減衰等により図２のような入力波形となることが
多い。入力信号１３を微分した場合の微分信号１４は、
図２のような出力波形として得られる。この出力波形の
微分信号１４を比較器３，６に入力した場合の比較器３
の出力信号１５及び比較器６の出力信号１６は、図２の
ような波形となる。
【００２１】入力信号１３の入力波形と、出力信号１
５，１６との立ち下がりのタイミングから、Ｓ／Ｈ回路
４，７は入力波形のピーク値をホールドすることとな
る。但し、Ｌ．Ｐ．Ｆ１，微分回路２，比較器３，６で
生じる遅延を、遅延回路９で補正していることが必要で
ある。
５，１６との立ち下がりのタイミングから、Ｓ／Ｈ回路
４，７は入力波形のピーク値をホールドすることとな
る。但し、Ｌ．Ｐ．Ｆ１，微分回路２，比較器３，６で
生じる遅延を、遅延回路９で補正していることが必要で
ある。
【００２２】Ｓ／Ｈ回路４，７の出力信号１７，１８を
Ｓ／Ｈ回路５，８で再度ホールドすることにより、Ｓ／
Ｈ回路５，８の出力信号１９，２０のように常に入力信
号ＳINのピーク値を保持する。
Ｓ／Ｈ回路５，８で再度ホールドすることにより、Ｓ／
Ｈ回路５，８の出力信号１９，２０のように常に入力信
号ＳINのピーク値を保持する。
【００２３】この保持したピーク値をもとに、スレッシ
ョルドレベルを設定することにより、レベルが変動した
場合でも、常に安定した受信が可能になる。
ョルドレベルを設定することにより、レベルが変動した
場合でも、常に安定した受信が可能になる。
【００２４】
【発明の効果】以上説明したように本発明は、微分回路
を用いて受信信号のピーク値の検出を行い、そのピーク
値をもとにスレッショルドレベルを設定するために、入
力信号のパターンに制限を加えることなく、適正なスレ
ッショルドレベルを設定することが可能で減衰した信号
受信も可能となる。
を用いて受信信号のピーク値の検出を行い、そのピーク
値をもとにスレッショルドレベルを設定するために、入
力信号のパターンに制限を加えることなく、適正なスレ
ッショルドレベルを設定することが可能で減衰した信号
受信も可能となる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示した実施例の各部における信号波形を
示す図である。
示す図である。
【図３】従来例を示すブロック図である。
１ Ｌ．Ｐ．Ｆ ２ 微分回路 ３ 比較器 ４ Ｓ／Ｈ回路 ５ Ｓ／Ｈ回路 ６ 比較器 ７ Ｓ／Ｈ回路 ８ Ｓ／Ｈ回路 ９ 遅延回路 １０ 加算器 １１ 分圧器 １２ 比較器 １３ 入力信号 １４ 微分信号 １５ 比較器３の出力信号 １６ 比較器６の出力信号 １７ Ｓ／Ｈ回路４の出力信号 １８ Ｓ／Ｈ回路７の出力信号 １９ Ｓ／Ｈ回路５の出力信号 ２０ Ｓ／Ｈ回路８の出力信号
Claims (2)
- 【請求項１】 受信信号を微分した微分信号が０となる
タイミングを検出し、その検出信号でタイミングをと
り、入力信号を保持し、その保持した信号を分圧し、ス
レッショルド電圧を設定しディジタル化することを特徴
とするディジタル伝送信号の受信方式。 - 【請求項２】 入力信号を微分した信号を出力する微分
回路と、 微分信号の０クロスを検出する比較器と、 ０クロス検出信号でタイミングをとり、入力信号レベル
を保持するサンプルホールド回路とを有し、 そのサンプルされた信号よりスレッショルド電圧を決定
することを特徴とするディジタル伝送信号の受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30657891A JPH05122255A (ja) | 1991-10-25 | 1991-10-25 | デイジタル伝送信号の受信方式及び受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30657891A JPH05122255A (ja) | 1991-10-25 | 1991-10-25 | デイジタル伝送信号の受信方式及び受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122255A true JPH05122255A (ja) | 1993-05-18 |
Family
ID=17958749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30657891A Pending JPH05122255A (ja) | 1991-10-25 | 1991-10-25 | デイジタル伝送信号の受信方式及び受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122255A (ja) |
-
1991
- 1991-10-25 JP JP30657891A patent/JPH05122255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319679A (en) | Method and apparatus for recovering data from a radio signal | |
| US4551846A (en) | FSK Demodulation circuit | |
| US5006851A (en) | Analog-to-digital converting system | |
| US6546063B1 (en) | Asynchronous clock for adaptive equalization | |
| US6737995B2 (en) | Clock and data recovery with a feedback loop to adjust the slice level of an input sampling circuit | |
| US5933458A (en) | Circuit for processing asynchronous signals having periodic synchronization bursts | |
| US7327399B2 (en) | Method and a circuit for deriving a synchronisation signal from a video signal | |
| CA1225704A (en) | Dynamic digital equalizer | |
| JPH05122255A (ja) | デイジタル伝送信号の受信方式及び受信回路 | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| JPS648937B2 (ja) | ||
| JP3037186B2 (ja) | 周波数変調信号復調判別装置 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPH0548592A (ja) | タイミング抽出回路 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| JPH0654012A (ja) | 受信入力電界強度検出回路 | |
| JPH11317730A (ja) | デジタル受信装置 | |
| JPH04135344A (ja) | 自動ベースバンド信号補正方式 | |
| JP3057277B2 (ja) | パルス検出装置 | |
| JPH0654009A (ja) | 受信入力電界強度検出回路 | |
| GB2198016A (en) | Manchester decoders | |
| JPH08111694A (ja) | ビットエラーレート劣化検出回路 | |
| JPH0514422A (ja) | パルス整形回路 | |
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 |