JPH05122933A - スイツチングレギユレータの発振回路 - Google Patents

Abstract

(57)【要約】 【目的】 発振出力のデューティ比がばらつかず、トラ
ンスの設計マージンを減らす。 【構成】 第１の単安定マルチバイブレータ１の出力端
子を第２の単安定マルチバイブレータ７のトリガ端子に
接続し、この第２の単安定マルチバイブレータ７の出力
端子を第１の単安定マルチバイブレータ１のトリガ端子
側に接続して、第２の単安定マルチバイブレータ７から
発振出力信号を取り出し、この発振出力信号を分周回路
１８によって分周することで上記制限パルス幅信号を得
るとともに、この分周回路１８から出力される制限パル
ス幅信号を三角波発生回路１９に入力して制限パルス幅
信号に同期した上記三角波信号を取り出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチングレギュレ
ータのドライブ制御用のパルス幅制限を行なう発振回路
に関し、特に安定したデューティ比５０％のパルス幅制
限を行なえるようにしたスイッチングレギュレータの発
振回路に関する。

【０００２】

【従来の技術】モノステータブル・マルチバイブレータ
（以下、単安定マルチバイブレータという）を２回路使
用するこの種の発振回路では、デューティ比の初期バラ
ツキが大きく、バラツキによりデューティ比が最小にな
ったときにでも対応できるように電源トランスが設計さ
れている。図３に、従来の発振回路の一例を示す。この
図で、第１の単安定マルチバイブレータ１は直流電源２
によって動作し、トリガ端子に接続されるアンド回路３
の出力パルスの立ち上がりをトリガとして、一定のパル
ス幅を有するハイレベルの出力パルスをＱ端子に発生す
る。アンド回路３の一方の入力端子には、直流電源２が
加えられる抵抗４とコンデンサ５からなる微分回路６が
接続され、他方の入力端子には第２の単安定マルチバイ
ブレータ７の反転出力端子が接続されている。第１の単
安定マルチバイブレータ１に接続される抵抗８とコンデ
ンサ９は時定数回路をなし、この時定数によって単安定
マルチバイブレータ１の出力パルス幅が定まる。このコ
ンデンサ９の両端からは三角波出力が取り出され、この
三角波信号が後述する比較回路１０の非反転入力端子に
供給される。直流電源２によって動作する第２の単安定
マルチバイブレータ７のトリガ端子には、第１の単安定
マルチバイブレータ１のＱ端子からの出力パルスが供給
され、この出力パルスの立ち上がりをトリガとして第２
の単安定マルチバイブレータ７からは、一定のパルス幅
を有するハイレベルの出力パルスがＱ端子より得られ
る。第２の単安定マルチバイブレータ７に接続される抵
抗１１とコンデンサ１２からなる時定数回路は、出力パ
ルス幅を定めている。この単安定マルチバイブレータ７
の発振出力は、制限パルス幅出力となる。

【０００３】一方、フォトカプラ１３の発光ダイオード
１３ａは入力端子ＩＮａ，ＩＮｂを介してスイッチング
レギュレータの出力電源電圧検出回路に接続され、この
フォトカプラ１３のフォトトランジスタ１３ｂに出力電
源電圧の検出出力が取り出される。このフォトトランジ
スタ１３ｂのインピダンスは出力電源電圧によって変化
する。このフォトトランジスタ１３ｂには並列に設定用
抵抗１４が接続され、この並列回路の一端に一定電圧Ｖ
ｃを加えることで、並列回路の他端からはスイッチング
レギュレータの出力電源電圧に応じて変化する検出電圧
が得られる。この検出電圧は比較回路１０の反転入力端
子に加えられる。これによりこの比較回路１０において
図４の（ｇ）に示す検出電圧（反転入力）と、図４の
（ｈ）に示す基準となる三角波信号（非反転入力）とが
比較され、比較回路１０からは図４の（ｉ）に示すよう
にスイッチングレギュレータの出力電源電圧に応じてパ
ルス幅が変化する出力信号（制御パルス）が取り出され
る。この比較回路１０からの出力パルスは、アンド回路
１５の一方の入力端子に供給され、このアンド回路１５
の他方の入力端子に供給される単安定マルチバイブレー
タ７からの図４の（ｊ）に示す制限パルス幅出力と論理
積される。これによりアンド回路１５の出力端子OUT2か
らは、図４の（ｋ）に示すように制限パルス幅出力を越
えないパルス幅に制限された制御パルスが出力される。

【０００４】アンド回路１５から出力パルスされる制御
パルスは、スイッチングレギュレータの出力電圧を制御
するための図示しないドライブ回路のパルス幅変調部の
入力となる。これによりこのパルス幅変調部の入力パル
ス幅は、制限パルス幅出力によつて制限され、スイッチ
ングレギュレータにおいてパルス幅が過大になることに
よる電源トランスの飽和を防止できる。

【０００５】

【発明が解決しようとする課題】上述した従来の発振回
路では、単安定マルチバイブレータ内部のスレッショル
ド電圧の初期バラツキが大きいため、発振出力のデュー
ティ比のバラツキが大きくなるという問題点があった。
このためスイッチングレギュレータの電源トランス設計
は、充分なマージンを持たせ、巻数比を上げた設計にし
なければならず、これに伴いトランス２次側に接続され
る整流ダイオードの逆電圧も大きくなってしまうという
問題点があった。

【０００６】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、発振出力
のデューティ比がばらつかず、電源トランスの設計マー
ジンを減らすことができるスイッチングレギュレータの
発振回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明は、基準となる三角波信号とスイッチングレギ
ュレータの出力電源電圧の検出信号とを比較してこの出
力電源電圧に応じてパルス幅が変化する制御パルスを発
生させ、この制御パルスのパルス幅を制限パルス幅信号
に基づいて所定値に制限し、制限後のこの制御パルス
を、スイッチングレギュレータのスイッチング部に駆動
信号を出力するパルス幅変調部に入力してスイッチング
レギュレータの出力電圧を制御する電源制御回路におい
て、第１の単安定マルチバイブレータの出力端子を第２
の単安定マルチバイブレータのトリガ端子に接続し、こ
の第２の単安定マルチバイブレータの出力端子を第１の
単安定マルチバイブレータのトリガ端子側に接続して、
第２の単安定マルチバイブレータから発振出力信号を取
り出し、この発振出力信号を分周回路によって分周する
ことで上記制限パルス幅信号を得るとともに、この分周
回路から出力される制限パルス幅信号を三角波発生回路
に入力して制限パルス幅信号に同期した上記三角波信号
を取り出す構成としてある。

【０００８】

【作用】上述した構成によれば、分周回路によって制限
パルス幅信号を発生させているので、制限パルス幅信号
のデューティ比を正確に５０％とすることができる。

【０００９】

【実施例】以下、本発明によるスイッチングレギュレー
タの発振回路の具体的な実施例を図面に基づき詳細に説
明する。図１のブロック図に、この発振回路の一実施例
を示す。この図で、第１の単安定マルチバイブレータ１
は、微分回路６が接続されたアンド回路３から出力され
るパルスの立ち上がりをトリガとして、抵抗８とコンデ
ンサ９によって決められる一定パルスの出力をＱ端子か
ら発生する。またこの出力パルスをトリガとする第２の
単安定マルチバイブレータ７は、抵抗１１とコンデンサ
１２によって任意に定められるパルス幅の出力をＱ端子
から発生する。この第２の単安定バイブレータ７の反転
出力はアンド回路３を介して第１の単安定バイブレータ
１側に返されるので、第２の単安定バイブレータ７から
は連続した発振出力信号が得られる。

【００１０】この単安定マルチバイブレータ７から得ら
れる図２の（ａ）に示す発振出力パルスは、フリップフ
ロップ１６とバッファ１７とからなる分周回路１８に入
力されることで、図２の（ｂ）に示すようにデューティ
比が５０％のパルスに２分周される。単安定マルチバイ
ブレータ７では、必要とされる周波数の２倍の周波数の
パルスを出力しているので、この分周回路１８から出力
される信号が制限パルス幅出力となる。

【００１１】分周回路１８の出力信号は、トリガ信号と
して三角波発生回路１９に入力され、この三角波発生回
路１９で作られた図２の（ｄ）に示す三角波出力が、比
較回路１０の非反転入力端子に供給される。この比較回
路１０の反転入力端子にはスイッチングレギュレータの
出力電源電圧を検出した図２の（ｃ）に示す検出信号が
入力されているので、比較回路１０からは図２の（ｅ）
に示すように出力電源電圧に応じてパルス幅が変化する
制御パルスが得られる。この比較回路１０からの出力パ
ルスは、アンド回路１５の一方の入力端子に供給され
る。このアンド回路１５の他方の入力端子には、分周回
路１８から出力される図２の（ｂ）に示す制限パルス幅
出力が供給されるので、比較回路１０の出力パルスはこ
の制限パルス幅出力と論理積がとられることにより、制
限パルス幅を越えないパルス幅に制限される。図２の
（ｆ）は、アンド回路１５の出力端子ＯＵＴ１から出力
されるパルス幅制限後の制御パルスを示す。

【００１２】このアンド回路１５から得られる制御パル
スは、スイッチングレギュレータのスイッチング部に駆
動信号を供給するドライブ回路のパルス幅変調部に入力
される。これによりパルス幅変調部の入力パルスが、制
限パルス幅出力によって制限され、パルス幅が過大にな
ることによるスイッチングレギュレータ回路の電源トラ
ンスの飽和を防げる。

【００１３】なお、本発明は上述した実施例に限定され
ず、要旨の範囲内で種々の変更実施が可能である。

【００１４】

【発明の効果】以上説明したように本発明によれば、デ
ューティ比のバラツキをなくするための分周回路とこれ
に同期した三角波発生回路を用いることにより、完全に
デューティ比が５０％の発振パルス出力を得ることがで
きるようになった。これによりトランスの設計にあたっ
てはマージンを持たせる必要がなく、巻数比も上げる必
要がなくなった。したがって、トランスの２次側に接続
される整流ダイオードへの逆電圧による負荷を低減でき
る。さらに、ＤＣ−ＡＣコンバータの制御においてパル
ス幅制限を行なう場合、デューティ比が５０％であるた
め、１つのパルスでプラス側およびマイナス側へのパル
ス幅制限を行なうことができる。

【図面の簡単な説明】

【図１】本発明によるスイッチングレギュレータの発振
回路の一実施例を示す回路図である。

【図２】この発振回路の動作を説明するための回路各部
の波形図である。

【図３】従来の発振回路を示す回路図である。

【図４】従来の発振回路の動作を説明するための回路各
部の波形図である。

【符号の説明】

１，７ 単安定マルチバイブレータ ２ 直流電源 ３，１５ アンド回路 ６ 微分回路 ８，１１ 時定数回路用の抵抗 ９，１２ 時定数回路用のコンデンサ １０ 比較回路 １３ 出力電源電圧検出用のフォトカプラ １４ 設定用抵抗 １６ フリップフロップ １７ バッファ １８ 分周回路 １９ 三角波発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準となる三角波信号とスイッチングレ
   ギュレータの出力電源電圧の検出信号とを比較してこの
   出力電源電圧に応じてパルス幅が変化する制御パルスを
   発生させ、この制御パルスのパルス幅を制限パルス幅信
   号に基づいて所定値に制限し、制限後のこの制御パルス
   を、スイッチングレギュレータのスイッチング部に駆動
   信号を出力するパルス幅変調部に入力してスイッチング
   レギュレータの出力電圧を制御する電源制御回路におい
   て、 第１の単安定マルチバイブレータの出力端子を第２の単
   安定マルチバイブレータのトリガ端子に接続し、この第
   ２の単安定マルチバイブレータの出力端子を第１の単安
   定マルチバイブレータのトリガ端子側に接続して、第２
   の単安定マルチバイブレータから発振出力信号を取り出
   し、この発振出力信号を分周回路によって分周すること
   で上記制限パルス幅信号を得るとともに、この分周回路
   から出力される制限パルス幅信号を三角波発生回路に入
   力して制限パルス幅信号に同期した上記三角波信号を取
   り出すことを特徴とするスイッチングレギュレータの発
   振回路。