JPH0512315B2 - - Google Patents
Info
- Publication number
- JPH0512315B2 JPH0512315B2 JP1029286A JP2928689A JPH0512315B2 JP H0512315 B2 JPH0512315 B2 JP H0512315B2 JP 1029286 A JP1029286 A JP 1029286A JP 2928689 A JP2928689 A JP 2928689A JP H0512315 B2 JPH0512315 B2 JP H0512315B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- orientation
- polycrystalline silicon
- film
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3466—Crystal orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Description
［産業上の利用分野］
本発明は、プラズマを利用して＜100＞結晶軸
配向した多結晶シリコン膜の製造方法に関する。 ［従来技術］ 現在、薄膜トランジスタに応用される多結晶シ
リコン膜として、結晶粒サイズの増加及び結晶軸
の配向について多くの研究、開発がなされてい
る。すなわち、薄膜トランジスタとして金属電極
−ゲート絶縁膜（酸化シリコン膜等）−シリコン
構造を形成した場合、ゲート絶縁膜とシリコンと
の界面における表面凖位（半導体のエネルギー・
バンド・ギヤツプ間の伝導帯および充満帯の近傍
に存在する）の密度は、シリコン表面に垂直な結
晶軸方向に強く依存する。単結晶シリコンの場
合、＜100＞方向での表面準位密度を基準にとれ
ば、＜110＞方向での密度は約３倍、＜111＞方向で
の密度は約６〜７倍となることが報告されてい
る。そのため、＜100＞結晶軸方向の表面をもつ単
結晶シリコンが上記の目的に対して使用されてい
る。 多結晶シリコン膜を使用する場合も、その表面
に対して結晶粒の結晶軸方向が＜100＞方向に配
向したシリコン膜の開発が工業的に非常に重要と
なる。 また多結晶シリコン中には、必然的に結晶粒間
に界面が存在するために、その界面準位（半導体
のエネルギー・バンド・ギヤツプ間に荷電準位を
形成する）に起因して、結晶粒間にポテンシヤ
ル・バリヤが発生している。この結晶粒界面の影
響を減少させるためには、結晶粒サイズを大きく
することが必要である。 従来、＜100＞方向に結晶軸が配向した多結晶シ
リコン膜は、シラン系ガスを含む原料ガスを低ガ
ス圧力の下で熱分解する時に、ガス圧力および堆
積温度を調整することによつて得られる。しか
し、この方法では、600℃程度以下の温度で堆積
した場合はシリコン膜の表面は平滑となるが、堆
積されたシリコン膜はアモルフアスとなる。一
方、堆積温度を600℃以上に増加させて多結晶シ
リコン膜の堆積が可能となる条件にした場合、そ
の表面は非常に荒れたものとなる。特に、この表
面の荒れは配向の程度に強く依存しており、配向
が強くなると極めて大きくなり高低差は0.2μｍ以
上に達する。 この表面の荒れを防止するために、従来の多結
晶シリコン膜の作製方法では、上記の熱分解法に
より表面が平滑となる600℃程度以下の堆積温度
でアモルフアス・シリコン膜を堆積し、それを
600℃程度以下の温度で熱処理することによつて
固相結晶化させている。この方法では、表面は平
滑で結晶粒サイズも大きな多結晶シリコン膜が得
られるが、成長する結晶粒の結晶軸方向は制御さ
れていないため、多くの場合、結晶軸方向はラン
ダムまたは＜111＞方向に弱く配向し、＜100＞配
向多結晶シリコン膜は作製できない。 ［発明が解決しようとする課題］ 本発明は＜100＞方向に結晶軸が強く配向し、
かつ表面の荒れの極めて少ない平滑な表面をもつ
多結晶シリコン膜を製造する方法を提供するもの
である。 ［課題を解決する手段及び作用］ 本発明は、反応装置内に基板を配置する工程
と、上記反応装置内にシラン系ガスを含む原料ガ
スを導入して500〜800℃で熱分解する工程と、熱
分解と同時にプラズマ発生用電力を印加して上記
原料ガス中でプラズマを発生させる工程と、原料
ガスの熱分解とプラズマの発生とにより、上記基
板上にシリコンを堆積させて多結晶シリコン膜を
形成する工程と、を具備し、上記プラズマ発生用
印加電力を、シリコン膜が＜110＞配向の多結晶
となる印加電力よりも低く制御して、主に＜100
＞配向で、表面が平滑な多結晶シリコン膜を得
る、多結晶シリコン膜の製造方法である。 本発明では、まず絶縁基板を用意し、これを反
応装置内に配置する。そしてこの反応装置内にシ
ラン系ガスを含む原料ガスを導入して500〜800℃
で熱分解し、同時にプラズマ発生用電力を印加し
て上記原料ガス中でプラズマを発生させる。この
原料ガスは、シラン系ガス（モノシラン（SiH4）
やジシラン（Si2H6）など）若しくは、このシラ
ン系ガスと、必要により導入するキヤリヤ・ガス
（水素やアルゴンなど）と、必要により導入する
ドーパント・ガス（フオスフイン（PH3）、アル
シン（AsH3、ジボラン（B2H6など）との混合ガ
スである。ここで、シランで水素を希釈する場
合、シランの水素希釈比は大きくしない方が強い
＜100＞配向を得るために良い。 本発明において、熱分解温度を上記範囲に限定
した理由は、500℃未満では＜110＞配向をもつ結
晶粒サイズの小さな微結晶シリコン膜またはアモ
ルフアス・シリコンとなり、＜100＞配向膜を作製
することができないためである。一方800℃を越
えるとシラン系ガスの熱分解反応がプラズマ分解
反応の効果を上回ることとなり、配向性に関し
て、プラズマ発生用電力を印加していない場合と
類似の結果を生じるためである。本発明を実施す
るための最適な温度は、他の多結晶シリコン膜形
成条件に影響されて変化するが、上記温度範囲内
において当業者であれば適宜設定可能である。 原料ガスとしてシラン系ガスのうちモノシラン
を使用するか、またはジシランを使用するかは任
意である。しかしいずれかを選択するかによつ
て、＜100＞配向が観測される多結晶シリコン膜の
有効堆積温度が変化する可能性が非常に強い。一
般的に、モノシランが最も多く使用されています
が、ジシランを使用した場合には、前記した＜
100＞配向を可能ならしめる有効堆積温度は低温
側に移動するものと推定される。この推定の根拠
は、ジシランはモノシランよりも低い温度で熱分
解すること、およびアモルフアス・シリコン膜を
堆積した場合、その堆積温度は、モノシランを使
用した場合よりジシランを使用した場合に低くす
ることができることによる。 原料ガスのガス圧力は100mTorrから数Torrの
範囲で選択するのが好ましい。原料ガスの流量
は、薄膜作製装置の形状に依存するが、１時間当
りのシリコン膜の堆積速度の上限が１〜2μｍを
超えない条件下で選択することが望ましい。 そして原料ガスの熱分解と同時にプラズマを発
生させて＜100＞配向の多結晶シリコン膜を堆積
させる。プラズマ発生用電力は、他の多結晶シリ
コン膜の条件に係わらず常に＜110＞配向の結晶
粒となる印加電力よりも低くなるように制御す
る。そしてこのことにより＜100＞配向の多結晶
シリコン膜が得られる。このような知見は本発明
者の研究により見出されたものである。すなわ
ち、以下の実施例で具体的に示すが、本発明者の
研究によれば、シリコン膜の結晶粒の配向は、プ
ラズマ発生用電力のみならず、堆積温度、原料ガ
スの圧力、原料ガスの総流量、原料ガスの組成に
も依存するが、他の堆積条件を一定として、プラ
ズマ発生用電力を0Wから次第に増加させていつ
た時、＜100＞配向の程度は急激に強くなり、最大
値をとつた後再び弱くなりこの後は＜110＞配向
が極めて強くなる。 さらに、プラズマ発生用電力を印加していない
時は、堆積されたシリコン膜の表面は非常に荒れ
るが、本発明方法のプラズマ印加により＜100＞
方向に結晶軸が配向した時、その表面は極めて平
滑（30Å以下）となる。 さらには、上記堆積温度の範囲で比較的低い温
度で堆積した場合、＜100＞配向の強さを維持した
ままで、全体としての結晶化率を下げることがで
きる。このような多結晶シリコン膜を600℃程度
以下で熱処理して、＜100＞配向結晶粒を固相結晶
成長させることにより、＜100＞方向に強く配向
し、かつ結晶粒サイズの大きな多結晶シリコン膜
を作製することができる。本発明では、結晶粒サ
イズの増加に関して、上記の600℃程度以下の温
度で熱処理する方法以外に、Kung and Reifに
よつて発表された、Siイオン注入時におけるイオ
ン・チヤネリング効果を利用して、低温固相成長
過程において種となる結晶粒を選択する方法
［Kung et alの方法で得られた多結晶シリコン膜
は、＜110＞配向をもち、結晶粒サイズが大きい：
論文誌：Journal of Applied Physics、62巻、
４号、1987年、1503−1509ページ、著者：K.T.
−Y.Kung and R.Reif、題目：Polycrystalline
Si thin−filmtransistors fabricated at＜800
℃：Effects of grain size and＜100＞fiber
texture］、さらには、アモルフアス・シリコン膜
の低温での固相結晶成長過程において、本発明に
よる＜100＞配向多結晶シリコンを結晶軸方向を
制御するための種（下地）として利用して、アモ
ルフアス・シリコン膜を下地と同じ＜100＞配向
をもち、かつ結晶粒サイズを大きくする方法、等
が利用可能である。 ［発明の効果］ 本発明による多結晶シリコン膜は、＜100＞方向
に強く配向し、かつ平滑な表面をもつため、薄膜
トランジスタに応用した場合、以下に記載される
ような効果を奏する。 (1) シリコンとゲート絶縁膜との界面付近におけ
る表面準位密度が少なくなる上記の結晶軸方向
での配向は、しきい電圧の変動を少なくし、界
面付近でのキヤリヤ易動度を増加させる効果を
もつため、従来の多結晶シリコン膜を使用した
場合に比較して、薄膜トランジスタの特性は改
善されたものとなる。また、平滑な表面をもつ
ため、堆積された多結晶シリコン膜上に多様な
機能をもつ素子を順次構成した、三次元集積回
路への応用も可能となる。 (2) 本発明による多結晶シリコン膜の堆積方法
は、原料ガスの熱分解反応に加えてプラズマ放
電分解反応を利用しているため、堆積温度が
700℃以下の時、従来の熱分解反応のみを利用
している場合に比較して堆積速度はかなり早く
なる効果をもつ。 (3) 本発明では、＜100＞配向多結晶シリコン膜を
印加電力を制御することにより製造するので、
次のような効果をもつ。すなわち、エツチング
により表面層の除去速度は、結晶軸配向の方向
に依存している（＜100＞が最も早く、＜111＞
が最も遅い）。このことを利用して、基板上に
まず＜110＞配向膜を作り、ついで印加電力を
制御してその上に＜100＞配向膜を形成して、
多結晶シリコン膜を作る。そして＜100＞膜を
選択的にエツチングすることにより、＜110＞膜
上に＜100＞膜のパターンを描いて残すことが
可能となる。 (4) 不純物を熱拡散法によりドープする場合、そ
の拡散係数（不純物が拡散する速度を与える係
数）は、結晶軸方向に依存する。このため＜
100＞膜と＜110＞膜の２層構造の多結晶シリコ
ン膜に拡散させた時、ドーピング深さを選択的
に制御することが可能である。 ［実施例］ 本発明は、以下の実施例により更に明確に説明
される。 実施例 １ 本発明者の出願にかかる特願昭56−50904号に
開示した薄膜作製装置を用いて、本発明のシリコ
ン膜を製造した。この装置は、第１図に示すよう
に、外熱式誘導結合型装置であり、直径が５cmの
溶融石英製の反応管１に同心形状にプラズマ発生
用高周波コイル２（巻数は20ターン）を配置し、
それを電気炉３中に挿入したものである。シリコ
ン膜の堆積用基板４（石英またはガラス）は高周
波コイルの中心部に位置するように反応管内に設
置した。原料ガスとしては、シランと水素を１対
４の割合で混合したガスを使用し、堆積温度を
700℃、ガス圧力を0.3Torr、ガス総流量を
4SCCMとして、印加高周波電力を0Wから40Wま
で変化させた。この例でのシリコン膜の１時間当
たりの堆積速度は、0Wの場合を除いて、0.4〜
0.6μｍである。＜100＞配向多結晶シリコン膜は
3Wと7Wの間で得られ、10W以上では＜110＞配
向膜となつた。＜100＞配向の程度は、5Wで堆積
した場合、全結晶粒の相対強度の総和に占める＜
100＞配向した結晶粒の割合は85％以上であり、＜
111＞方向の割合は約８％、＜110＞および＜311＞
の割合は約２〜４％であつた。さらに、表面荒さ
計によつて測定された表面の荒れの程度は、0W
で堆積した場合、約100〜150Åであつたのに対し
て、3W以上の電力3W以上の電力を印加した時、
その表面は極めて平滑となり、使用した表面荒さ
計の検出限界である30Å以下であつた。 また、上記の多結晶シリコン膜を1000℃で熱酸
化することにより、金属−酸化シリコン膜−多結
晶シリコン膜の構造物を作製して、コンダクタン
ス法により多結晶シリコン膜と酸化シリコン膜と
の界面付近における表面準位密度を調べた。な
お、熱酸化後の多結晶シリコン膜についても配向
の程度を調べた。結果として、15W以上の電力を
印加して極めて強い＜110＞配向を示していたシ
リコン膜において、わずかに配向の強さが弱まつ
たことを除いては、大きな変化は見られなかつ
た。ただし、これは＜111＞方向のＸ線強度を基
準とした場合であつて、相対強度で求めた場合
は、＜100＞および＜110＞方向に強い配向を示す
膜においては、それぞれ相対強度が10〜20％程度
増加していた。表面準位密度の印加高周波電力に
よる変化は、＜100＞配向の強さの変化と良く対応
しており、ランダム配向に近い構造をもつ0Wで
堆積した多結晶シリコン膜における表面準位密度
を基準とすれば、5Wで堆積した＜100＞配向膜の
それは約1/12であり、15Wで堆積した＜110＞配
向膜のそれは約1/2であつた。 第２図は本発明方法を実施するに際し、堆積温
度を700℃一定の下で高周波電力を変化させた時
のアンドープ膜のＸ−線回折強度の相対強度を示
したものであり、第３図は堆積温度は700℃とし、
シラン（SiH4）に対するジボラン（B2H6）の流
量比を10-5で一定としたときの相対強度を示す。
相対強度の定義は、測定された各方位からのＸ−
線信号強度を全くランダムなシリコン・パウダー
における対応するＸ−線信号強度によつて割り算
し、さらに、Ｘ−線のシリコンに対する吸収係数
を使つて測定した試料の膜厚の差異を補正したも
のである。第２図に見られるように、強い＜100
＞配向は5Wで観測されており、15W以上では強
い＜110＞配向が観測されている。第３図に示し
たボロン・ドープ膜についての結果は、5Wより
低い3Wでさらに＜100＞配向が強くなつているの
が分かる。また、第２図及び第３図の5Wおよび
15Wに対する結果の比較からボロンのドープは＜
100＞および＜110＞配向共に相対強度を約半分に
弱めているのが分かります。そして、第２図及び
第３図に示す結果は、＜100＞配向の強い多結晶シ
リコン膜の形成が、＜110＞配向の強いシリコン膜
よりも常に低いプラズマ形成用印加電圧の下で達
成されるということを意味している。 実施例 ２ 実施例１のアンドープ膜に対する堆積条件のう
ち、シランと水素の割合を１対４＊とともに、１
対２及び１対８と変え、他の条件は以下に示す同
じ条件下で多結晶シリコンを作製した。その結果
を実施例１の結果（１対４＊＊）とともに表１に
示す。
配向した多結晶シリコン膜の製造方法に関する。 ［従来技術］ 現在、薄膜トランジスタに応用される多結晶シ
リコン膜として、結晶粒サイズの増加及び結晶軸
の配向について多くの研究、開発がなされてい
る。すなわち、薄膜トランジスタとして金属電極
−ゲート絶縁膜（酸化シリコン膜等）−シリコン
構造を形成した場合、ゲート絶縁膜とシリコンと
の界面における表面凖位（半導体のエネルギー・
バンド・ギヤツプ間の伝導帯および充満帯の近傍
に存在する）の密度は、シリコン表面に垂直な結
晶軸方向に強く依存する。単結晶シリコンの場
合、＜100＞方向での表面準位密度を基準にとれ
ば、＜110＞方向での密度は約３倍、＜111＞方向で
の密度は約６〜７倍となることが報告されてい
る。そのため、＜100＞結晶軸方向の表面をもつ単
結晶シリコンが上記の目的に対して使用されてい
る。 多結晶シリコン膜を使用する場合も、その表面
に対して結晶粒の結晶軸方向が＜100＞方向に配
向したシリコン膜の開発が工業的に非常に重要と
なる。 また多結晶シリコン中には、必然的に結晶粒間
に界面が存在するために、その界面準位（半導体
のエネルギー・バンド・ギヤツプ間に荷電準位を
形成する）に起因して、結晶粒間にポテンシヤ
ル・バリヤが発生している。この結晶粒界面の影
響を減少させるためには、結晶粒サイズを大きく
することが必要である。 従来、＜100＞方向に結晶軸が配向した多結晶シ
リコン膜は、シラン系ガスを含む原料ガスを低ガ
ス圧力の下で熱分解する時に、ガス圧力および堆
積温度を調整することによつて得られる。しか
し、この方法では、600℃程度以下の温度で堆積
した場合はシリコン膜の表面は平滑となるが、堆
積されたシリコン膜はアモルフアスとなる。一
方、堆積温度を600℃以上に増加させて多結晶シ
リコン膜の堆積が可能となる条件にした場合、そ
の表面は非常に荒れたものとなる。特に、この表
面の荒れは配向の程度に強く依存しており、配向
が強くなると極めて大きくなり高低差は0.2μｍ以
上に達する。 この表面の荒れを防止するために、従来の多結
晶シリコン膜の作製方法では、上記の熱分解法に
より表面が平滑となる600℃程度以下の堆積温度
でアモルフアス・シリコン膜を堆積し、それを
600℃程度以下の温度で熱処理することによつて
固相結晶化させている。この方法では、表面は平
滑で結晶粒サイズも大きな多結晶シリコン膜が得
られるが、成長する結晶粒の結晶軸方向は制御さ
れていないため、多くの場合、結晶軸方向はラン
ダムまたは＜111＞方向に弱く配向し、＜100＞配
向多結晶シリコン膜は作製できない。 ［発明が解決しようとする課題］ 本発明は＜100＞方向に結晶軸が強く配向し、
かつ表面の荒れの極めて少ない平滑な表面をもつ
多結晶シリコン膜を製造する方法を提供するもの
である。 ［課題を解決する手段及び作用］ 本発明は、反応装置内に基板を配置する工程
と、上記反応装置内にシラン系ガスを含む原料ガ
スを導入して500〜800℃で熱分解する工程と、熱
分解と同時にプラズマ発生用電力を印加して上記
原料ガス中でプラズマを発生させる工程と、原料
ガスの熱分解とプラズマの発生とにより、上記基
板上にシリコンを堆積させて多結晶シリコン膜を
形成する工程と、を具備し、上記プラズマ発生用
印加電力を、シリコン膜が＜110＞配向の多結晶
となる印加電力よりも低く制御して、主に＜100
＞配向で、表面が平滑な多結晶シリコン膜を得
る、多結晶シリコン膜の製造方法である。 本発明では、まず絶縁基板を用意し、これを反
応装置内に配置する。そしてこの反応装置内にシ
ラン系ガスを含む原料ガスを導入して500〜800℃
で熱分解し、同時にプラズマ発生用電力を印加し
て上記原料ガス中でプラズマを発生させる。この
原料ガスは、シラン系ガス（モノシラン（SiH4）
やジシラン（Si2H6）など）若しくは、このシラ
ン系ガスと、必要により導入するキヤリヤ・ガス
（水素やアルゴンなど）と、必要により導入する
ドーパント・ガス（フオスフイン（PH3）、アル
シン（AsH3、ジボラン（B2H6など）との混合ガ
スである。ここで、シランで水素を希釈する場
合、シランの水素希釈比は大きくしない方が強い
＜100＞配向を得るために良い。 本発明において、熱分解温度を上記範囲に限定
した理由は、500℃未満では＜110＞配向をもつ結
晶粒サイズの小さな微結晶シリコン膜またはアモ
ルフアス・シリコンとなり、＜100＞配向膜を作製
することができないためである。一方800℃を越
えるとシラン系ガスの熱分解反応がプラズマ分解
反応の効果を上回ることとなり、配向性に関し
て、プラズマ発生用電力を印加していない場合と
類似の結果を生じるためである。本発明を実施す
るための最適な温度は、他の多結晶シリコン膜形
成条件に影響されて変化するが、上記温度範囲内
において当業者であれば適宜設定可能である。 原料ガスとしてシラン系ガスのうちモノシラン
を使用するか、またはジシランを使用するかは任
意である。しかしいずれかを選択するかによつ
て、＜100＞配向が観測される多結晶シリコン膜の
有効堆積温度が変化する可能性が非常に強い。一
般的に、モノシランが最も多く使用されています
が、ジシランを使用した場合には、前記した＜
100＞配向を可能ならしめる有効堆積温度は低温
側に移動するものと推定される。この推定の根拠
は、ジシランはモノシランよりも低い温度で熱分
解すること、およびアモルフアス・シリコン膜を
堆積した場合、その堆積温度は、モノシランを使
用した場合よりジシランを使用した場合に低くす
ることができることによる。 原料ガスのガス圧力は100mTorrから数Torrの
範囲で選択するのが好ましい。原料ガスの流量
は、薄膜作製装置の形状に依存するが、１時間当
りのシリコン膜の堆積速度の上限が１〜2μｍを
超えない条件下で選択することが望ましい。 そして原料ガスの熱分解と同時にプラズマを発
生させて＜100＞配向の多結晶シリコン膜を堆積
させる。プラズマ発生用電力は、他の多結晶シリ
コン膜の条件に係わらず常に＜110＞配向の結晶
粒となる印加電力よりも低くなるように制御す
る。そしてこのことにより＜100＞配向の多結晶
シリコン膜が得られる。このような知見は本発明
者の研究により見出されたものである。すなわ
ち、以下の実施例で具体的に示すが、本発明者の
研究によれば、シリコン膜の結晶粒の配向は、プ
ラズマ発生用電力のみならず、堆積温度、原料ガ
スの圧力、原料ガスの総流量、原料ガスの組成に
も依存するが、他の堆積条件を一定として、プラ
ズマ発生用電力を0Wから次第に増加させていつ
た時、＜100＞配向の程度は急激に強くなり、最大
値をとつた後再び弱くなりこの後は＜110＞配向
が極めて強くなる。 さらに、プラズマ発生用電力を印加していない
時は、堆積されたシリコン膜の表面は非常に荒れ
るが、本発明方法のプラズマ印加により＜100＞
方向に結晶軸が配向した時、その表面は極めて平
滑（30Å以下）となる。 さらには、上記堆積温度の範囲で比較的低い温
度で堆積した場合、＜100＞配向の強さを維持した
ままで、全体としての結晶化率を下げることがで
きる。このような多結晶シリコン膜を600℃程度
以下で熱処理して、＜100＞配向結晶粒を固相結晶
成長させることにより、＜100＞方向に強く配向
し、かつ結晶粒サイズの大きな多結晶シリコン膜
を作製することができる。本発明では、結晶粒サ
イズの増加に関して、上記の600℃程度以下の温
度で熱処理する方法以外に、Kung and Reifに
よつて発表された、Siイオン注入時におけるイオ
ン・チヤネリング効果を利用して、低温固相成長
過程において種となる結晶粒を選択する方法
［Kung et alの方法で得られた多結晶シリコン膜
は、＜110＞配向をもち、結晶粒サイズが大きい：
論文誌：Journal of Applied Physics、62巻、
４号、1987年、1503−1509ページ、著者：K.T.
−Y.Kung and R.Reif、題目：Polycrystalline
Si thin−filmtransistors fabricated at＜800
℃：Effects of grain size and＜100＞fiber
texture］、さらには、アモルフアス・シリコン膜
の低温での固相結晶成長過程において、本発明に
よる＜100＞配向多結晶シリコンを結晶軸方向を
制御するための種（下地）として利用して、アモ
ルフアス・シリコン膜を下地と同じ＜100＞配向
をもち、かつ結晶粒サイズを大きくする方法、等
が利用可能である。 ［発明の効果］ 本発明による多結晶シリコン膜は、＜100＞方向
に強く配向し、かつ平滑な表面をもつため、薄膜
トランジスタに応用した場合、以下に記載される
ような効果を奏する。 (1) シリコンとゲート絶縁膜との界面付近におけ
る表面準位密度が少なくなる上記の結晶軸方向
での配向は、しきい電圧の変動を少なくし、界
面付近でのキヤリヤ易動度を増加させる効果を
もつため、従来の多結晶シリコン膜を使用した
場合に比較して、薄膜トランジスタの特性は改
善されたものとなる。また、平滑な表面をもつ
ため、堆積された多結晶シリコン膜上に多様な
機能をもつ素子を順次構成した、三次元集積回
路への応用も可能となる。 (2) 本発明による多結晶シリコン膜の堆積方法
は、原料ガスの熱分解反応に加えてプラズマ放
電分解反応を利用しているため、堆積温度が
700℃以下の時、従来の熱分解反応のみを利用
している場合に比較して堆積速度はかなり早く
なる効果をもつ。 (3) 本発明では、＜100＞配向多結晶シリコン膜を
印加電力を制御することにより製造するので、
次のような効果をもつ。すなわち、エツチング
により表面層の除去速度は、結晶軸配向の方向
に依存している（＜100＞が最も早く、＜111＞
が最も遅い）。このことを利用して、基板上に
まず＜110＞配向膜を作り、ついで印加電力を
制御してその上に＜100＞配向膜を形成して、
多結晶シリコン膜を作る。そして＜100＞膜を
選択的にエツチングすることにより、＜110＞膜
上に＜100＞膜のパターンを描いて残すことが
可能となる。 (4) 不純物を熱拡散法によりドープする場合、そ
の拡散係数（不純物が拡散する速度を与える係
数）は、結晶軸方向に依存する。このため＜
100＞膜と＜110＞膜の２層構造の多結晶シリコ
ン膜に拡散させた時、ドーピング深さを選択的
に制御することが可能である。 ［実施例］ 本発明は、以下の実施例により更に明確に説明
される。 実施例 １ 本発明者の出願にかかる特願昭56−50904号に
開示した薄膜作製装置を用いて、本発明のシリコ
ン膜を製造した。この装置は、第１図に示すよう
に、外熱式誘導結合型装置であり、直径が５cmの
溶融石英製の反応管１に同心形状にプラズマ発生
用高周波コイル２（巻数は20ターン）を配置し、
それを電気炉３中に挿入したものである。シリコ
ン膜の堆積用基板４（石英またはガラス）は高周
波コイルの中心部に位置するように反応管内に設
置した。原料ガスとしては、シランと水素を１対
４の割合で混合したガスを使用し、堆積温度を
700℃、ガス圧力を0.3Torr、ガス総流量を
4SCCMとして、印加高周波電力を0Wから40Wま
で変化させた。この例でのシリコン膜の１時間当
たりの堆積速度は、0Wの場合を除いて、0.4〜
0.6μｍである。＜100＞配向多結晶シリコン膜は
3Wと7Wの間で得られ、10W以上では＜110＞配
向膜となつた。＜100＞配向の程度は、5Wで堆積
した場合、全結晶粒の相対強度の総和に占める＜
100＞配向した結晶粒の割合は85％以上であり、＜
111＞方向の割合は約８％、＜110＞および＜311＞
の割合は約２〜４％であつた。さらに、表面荒さ
計によつて測定された表面の荒れの程度は、0W
で堆積した場合、約100〜150Åであつたのに対し
て、3W以上の電力3W以上の電力を印加した時、
その表面は極めて平滑となり、使用した表面荒さ
計の検出限界である30Å以下であつた。 また、上記の多結晶シリコン膜を1000℃で熱酸
化することにより、金属−酸化シリコン膜−多結
晶シリコン膜の構造物を作製して、コンダクタン
ス法により多結晶シリコン膜と酸化シリコン膜と
の界面付近における表面準位密度を調べた。な
お、熱酸化後の多結晶シリコン膜についても配向
の程度を調べた。結果として、15W以上の電力を
印加して極めて強い＜110＞配向を示していたシ
リコン膜において、わずかに配向の強さが弱まつ
たことを除いては、大きな変化は見られなかつ
た。ただし、これは＜111＞方向のＸ線強度を基
準とした場合であつて、相対強度で求めた場合
は、＜100＞および＜110＞方向に強い配向を示す
膜においては、それぞれ相対強度が10〜20％程度
増加していた。表面準位密度の印加高周波電力に
よる変化は、＜100＞配向の強さの変化と良く対応
しており、ランダム配向に近い構造をもつ0Wで
堆積した多結晶シリコン膜における表面準位密度
を基準とすれば、5Wで堆積した＜100＞配向膜の
それは約1/12であり、15Wで堆積した＜110＞配
向膜のそれは約1/2であつた。 第２図は本発明方法を実施するに際し、堆積温
度を700℃一定の下で高周波電力を変化させた時
のアンドープ膜のＸ−線回折強度の相対強度を示
したものであり、第３図は堆積温度は700℃とし、
シラン（SiH4）に対するジボラン（B2H6）の流
量比を10-5で一定としたときの相対強度を示す。
相対強度の定義は、測定された各方位からのＸ−
線信号強度を全くランダムなシリコン・パウダー
における対応するＸ−線信号強度によつて割り算
し、さらに、Ｘ−線のシリコンに対する吸収係数
を使つて測定した試料の膜厚の差異を補正したも
のである。第２図に見られるように、強い＜100
＞配向は5Wで観測されており、15W以上では強
い＜110＞配向が観測されている。第３図に示し
たボロン・ドープ膜についての結果は、5Wより
低い3Wでさらに＜100＞配向が強くなつているの
が分かる。また、第２図及び第３図の5Wおよび
15Wに対する結果の比較からボロンのドープは＜
100＞および＜110＞配向共に相対強度を約半分に
弱めているのが分かります。そして、第２図及び
第３図に示す結果は、＜100＞配向の強い多結晶シ
リコン膜の形成が、＜110＞配向の強いシリコン膜
よりも常に低いプラズマ形成用印加電圧の下で達
成されるということを意味している。 実施例 ２ 実施例１のアンドープ膜に対する堆積条件のう
ち、シランと水素の割合を１対４＊とともに、１
対２及び１対８と変え、他の条件は以下に示す同
じ条件下で多結晶シリコンを作製した。その結果
を実施例１の結果（１対４＊＊）とともに表１に
示す。
【表】
【表】
註：相対強度の定義は第２図、第３図に示さ
れたものと同じ。
堆積強度は、堆積温度（700℃）、印加高周波電
力（5W）、圧力（0.3Torr）、流量（4SCCM）等
で、第２図に示されたアンドープ膜の5Wの時と
同じであり、水素希釈比のみを変えている。 結果として、データにバラツキがあるものの、
水素の混合割合を減少（１対８から１対２の方向
に変化）させた時、＜100＞方向の相対強度は大き
く増加しており、＜311＞のそれは減少しているの
がわかる。＜111＞のそれもやや減少している。他
の方位に関してきあまり大きくは変化していない
と見ることができる。 以上の結果から、強い＜100＞配向膜を得るた
めの堆積条件として、水素のシランに対する混合
割合は大きくしない方が良いことが分る。その理
由は明確ではないが、本発明者の推定によれば、
水素そのものの影響というよりも水素の混合割合
を減少させた時に堆積速度が大きく増加している
ことから、堆積速度はある程度速い方が強い＜
100＞配向膜を得ることができると考えられる。
しかし、堆積速度は速すぎると、プラズマを印加
した条件の下でも多結晶シリコン膜の表面は荒れ
てきます。１対２の場合は、１対４の場合よりも
表面の荒れはやや増加（１対２の試料の表面の荒
れは40〜50Å）していた。以上のことから、強い
＜100＞配向及び平滑な表面の多結晶シリコン膜
を得るためには、１時間当りの堆積速度の上限が
１〜2μｍ程度であることが好適であることが推
定される。 実施例 ３ 700℃の時強い＜100＞配向が観測された高周波
電力が5Wの条件で一定として、堆積温度を600〜
800℃まで変化させてアンドープ膜を作製してＸ
−線回折の相対強度を測定した（他の堆積条件は
実施例１と同じ）。結果として、温度を増加させ
ていくと、最初＜110＞の相対強度が630℃付近か
ら増加し始め、680℃付近で最大値を取りその後、
急激に減少する。一方、＜100＞の相対強度は660
℃付近から増加し始め、700〜730℃で最大値を取
つた後、序々に減少した。＜111＞および＜311＞
の相対強度は＜110＞や＜100＞の強度に比較して
全温度範囲で弱く、温度の増加に対してはわずか
に単調増加している。 以上の結果から、ある方位に対してその相対強
度が他の方位からの信号に比較して主信号となる
その方向での配向は、＜110＞配向は650℃から680
℃の間、＜100＞配向は690℃から730℃の間で観測
される。この堆積温度依存性は、通常の低ガス圧
力下での熱CVD（LPCVD）法によつて堆積され
た多結晶シリコン膜における各配向の堆積温度依
存性と非常に類似している。一方、高周波電力を
15W以上とした場合には、＜100＞配向は全堆積温
度範囲で観測されない。 以上の結果、およびLPCVD膜の配向の堆積温
度依存性との類似性を考慮して、＜100＞配向を可
能ならしめる堆積条件について推定する。なお、
LPCVD膜の場合、シランの圧力を一定とした時
ある堆積温度範囲で＜100＞配向が観測されてい
るが、シランの圧力を減少させると、＜100＞配向
が観測される堆積温度の上限および下限共に、低
温側に移動することが報告されている（なお、＜
110＞配向が観測される範囲も移動して、常に＜
100＞配向よりも低温側で観測される）。堆積温度
の増加およびガス圧力の減少は、共に、基板表面
に到達した反応分子の運動エネルギーを増加させ
るものであり、この運動エネルギーのある適当な
範囲で、これが主な原因となつて、＜100＞配向の
実現が可能になつているものと考えられる。 プラズマの印加は、またこの運動エネルギーを
増加させる。しかし、プラズマが配向性に与える
効果としては、運動エネルギーの増加だけではな
く、スパツタリング効果により弱いSi−Siボンド
を除去する物理的な効果（この効果が堆積された
シリコン膜の表面を平滑にしている原因の一つと
考えられる）も寄与していると考えられる。事実
として単結晶シリコンにおいて、＜100＞方向の面
は、＜110＞や＜111＞方向に比較してエツチング
除去されやすい。本発明の多結晶シリコン膜にお
いても、高周波電力を増加（スパツタリング効果
が増加する）させた時、＜100＞配向からエツチン
グ除去されにくい＜110＞配向に変化している。
そのため、＜100＞配向が観測される印加高周波電
力の上限の値は、前記した他の堆積条件によつて
余り大きくは変化しないと考えられる。しかし、
プラズマ印加による基板表面における吸着反応分
子の運動エネルギー増加の効果は、堆積温度の減
少又はガス圧力を増加させた時（運動エネルギー
が減少する）、上記の高周波電力の上限値はいく
らか増加するであろう。 また、堆積温度にも下限の値があり、600〜650
℃程度以下では通常のLPCVD膜とプラズマ印加
法（PECVD）による膜とでは、その堆積速度に
は大きな差がある（Journal of Applied
Physics，6418）15 October 1988，4155頁、
Fig.l.（ａ）．参照）。そのため、＜100＞配向が可能
である比較的低い高周波電力の印加の下では、
PECVD膜の場合、堆積温度が低いことおよび堆
積速度が早いことのために結晶化せずにアモルフ
アスとなりやすい。 多結晶シリコン膜を薄膜トランジスタに応用す
る場合、多結晶シリコン膜上に作製されるゲート
絶縁膜の厚さは500Åであり、本発明により実現
されている多結晶シリコン膜の表面の荒れの大き
さはこの応用に対しては全く問題がない。一方、
従来のLPCVD法によつて堆積された多結晶シリ
コン膜の表面荒れは、＜100＞配向が観測できる
600℃以上の堆積温度では、本発明の研究によれ
ば100Å以上であり、上記の目的には使用できな
い。さらには、従来のLPCVD膜の場合、表面の
荒れはその配向の強さと共に増加し、強い＜100
＞配向をもつLPCVD膜においては、その表面の
荒れは2000Åにも達することが報告されている。
れたものと同じ。
堆積強度は、堆積温度（700℃）、印加高周波電
力（5W）、圧力（0.3Torr）、流量（4SCCM）等
で、第２図に示されたアンドープ膜の5Wの時と
同じであり、水素希釈比のみを変えている。 結果として、データにバラツキがあるものの、
水素の混合割合を減少（１対８から１対２の方向
に変化）させた時、＜100＞方向の相対強度は大き
く増加しており、＜311＞のそれは減少しているの
がわかる。＜111＞のそれもやや減少している。他
の方位に関してきあまり大きくは変化していない
と見ることができる。 以上の結果から、強い＜100＞配向膜を得るた
めの堆積条件として、水素のシランに対する混合
割合は大きくしない方が良いことが分る。その理
由は明確ではないが、本発明者の推定によれば、
水素そのものの影響というよりも水素の混合割合
を減少させた時に堆積速度が大きく増加している
ことから、堆積速度はある程度速い方が強い＜
100＞配向膜を得ることができると考えられる。
しかし、堆積速度は速すぎると、プラズマを印加
した条件の下でも多結晶シリコン膜の表面は荒れ
てきます。１対２の場合は、１対４の場合よりも
表面の荒れはやや増加（１対２の試料の表面の荒
れは40〜50Å）していた。以上のことから、強い
＜100＞配向及び平滑な表面の多結晶シリコン膜
を得るためには、１時間当りの堆積速度の上限が
１〜2μｍ程度であることが好適であることが推
定される。 実施例 ３ 700℃の時強い＜100＞配向が観測された高周波
電力が5Wの条件で一定として、堆積温度を600〜
800℃まで変化させてアンドープ膜を作製してＸ
−線回折の相対強度を測定した（他の堆積条件は
実施例１と同じ）。結果として、温度を増加させ
ていくと、最初＜110＞の相対強度が630℃付近か
ら増加し始め、680℃付近で最大値を取りその後、
急激に減少する。一方、＜100＞の相対強度は660
℃付近から増加し始め、700〜730℃で最大値を取
つた後、序々に減少した。＜111＞および＜311＞
の相対強度は＜110＞や＜100＞の強度に比較して
全温度範囲で弱く、温度の増加に対してはわずか
に単調増加している。 以上の結果から、ある方位に対してその相対強
度が他の方位からの信号に比較して主信号となる
その方向での配向は、＜110＞配向は650℃から680
℃の間、＜100＞配向は690℃から730℃の間で観測
される。この堆積温度依存性は、通常の低ガス圧
力下での熱CVD（LPCVD）法によつて堆積され
た多結晶シリコン膜における各配向の堆積温度依
存性と非常に類似している。一方、高周波電力を
15W以上とした場合には、＜100＞配向は全堆積温
度範囲で観測されない。 以上の結果、およびLPCVD膜の配向の堆積温
度依存性との類似性を考慮して、＜100＞配向を可
能ならしめる堆積条件について推定する。なお、
LPCVD膜の場合、シランの圧力を一定とした時
ある堆積温度範囲で＜100＞配向が観測されてい
るが、シランの圧力を減少させると、＜100＞配向
が観測される堆積温度の上限および下限共に、低
温側に移動することが報告されている（なお、＜
110＞配向が観測される範囲も移動して、常に＜
100＞配向よりも低温側で観測される）。堆積温度
の増加およびガス圧力の減少は、共に、基板表面
に到達した反応分子の運動エネルギーを増加させ
るものであり、この運動エネルギーのある適当な
範囲で、これが主な原因となつて、＜100＞配向の
実現が可能になつているものと考えられる。 プラズマの印加は、またこの運動エネルギーを
増加させる。しかし、プラズマが配向性に与える
効果としては、運動エネルギーの増加だけではな
く、スパツタリング効果により弱いSi−Siボンド
を除去する物理的な効果（この効果が堆積された
シリコン膜の表面を平滑にしている原因の一つと
考えられる）も寄与していると考えられる。事実
として単結晶シリコンにおいて、＜100＞方向の面
は、＜110＞や＜111＞方向に比較してエツチング
除去されやすい。本発明の多結晶シリコン膜にお
いても、高周波電力を増加（スパツタリング効果
が増加する）させた時、＜100＞配向からエツチン
グ除去されにくい＜110＞配向に変化している。
そのため、＜100＞配向が観測される印加高周波電
力の上限の値は、前記した他の堆積条件によつて
余り大きくは変化しないと考えられる。しかし、
プラズマ印加による基板表面における吸着反応分
子の運動エネルギー増加の効果は、堆積温度の減
少又はガス圧力を増加させた時（運動エネルギー
が減少する）、上記の高周波電力の上限値はいく
らか増加するであろう。 また、堆積温度にも下限の値があり、600〜650
℃程度以下では通常のLPCVD膜とプラズマ印加
法（PECVD）による膜とでは、その堆積速度に
は大きな差がある（Journal of Applied
Physics，6418）15 October 1988，4155頁、
Fig.l.（ａ）．参照）。そのため、＜100＞配向が可能
である比較的低い高周波電力の印加の下では、
PECVD膜の場合、堆積温度が低いことおよび堆
積速度が早いことのために結晶化せずにアモルフ
アスとなりやすい。 多結晶シリコン膜を薄膜トランジスタに応用す
る場合、多結晶シリコン膜上に作製されるゲート
絶縁膜の厚さは500Åであり、本発明により実現
されている多結晶シリコン膜の表面の荒れの大き
さはこの応用に対しては全く問題がない。一方、
従来のLPCVD法によつて堆積された多結晶シリ
コン膜の表面荒れは、＜100＞配向が観測できる
600℃以上の堆積温度では、本発明の研究によれ
ば100Å以上であり、上記の目的には使用できな
い。さらには、従来のLPCVD膜の場合、表面の
荒れはその配向の強さと共に増加し、強い＜100
＞配向をもつLPCVD膜においては、その表面の
荒れは2000Åにも達することが報告されている。
第１図は、本発明の実施例で使用したシリコン
膜作製装置の概略図、第２図及び第３図はそれぞ
れ実施例における高周波電力を変えた場合の各結
晶軸の配向の相対強度の変化を示す図である。 １……反応管、２……高周波コイル、３……電
気炉、４……基板。
膜作製装置の概略図、第２図及び第３図はそれぞ
れ実施例における高周波電力を変えた場合の各結
晶軸の配向の相対強度の変化を示す図である。 １……反応管、２……高周波コイル、３……電
気炉、４……基板。
Claims (1)
- 【特許請求の範囲】 １ 反応装置内に基板を配置する工程と、 上記反応装置内にシラン系ガスを含む原料ガス
を導入して500〜800℃で熱分解する工程と、 熱分解と同時にプラズマ発生用電力を印加して
上記原料ガス中でプラズマを発生させる工程と、 原料ガスの熱分解とプラズマの発生とにより、
上記基板上にシリコンを堆積させて多結晶シリコ
ン膜を形成する工程と、を具備し、 上記プラズマ発生用印加電力を、シリコン膜が
＜110＞配向の多結晶となる印加電力よりも低く
制御して、主に＜100＞配向で、表面が平滑な多
結晶シリコン膜を得る、多結晶シリコン膜の製造
方法。 ２ 請求項１の方法で得られた多結晶シリコン膜
に、更に結晶粒サイズの増加処理を施す多結晶シ
リコン膜の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029286A JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
| US07/472,954 US5064779A (en) | 1989-02-08 | 1990-01-31 | Method of manufacturing polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029286A JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02208293A JPH02208293A (ja) | 1990-08-17 |
| JPH0512315B2 true JPH0512315B2 (ja) | 1993-02-17 |
Family
ID=12272006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029286A Granted JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5064779A (ja) |
| JP (1) | JPH02208293A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3491903B2 (ja) * | 1990-05-18 | 2004-02-03 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| US5256566A (en) * | 1991-05-08 | 1993-10-26 | Texas Instruments Incorporated | Method for in-situ doping of deposited silicon |
| EP0552375B1 (en) * | 1991-07-16 | 2004-06-02 | Seiko Epson Corporation | Method of forming a semiconductor film with a chemical vapor deposition apparatus |
| JP3121131B2 (ja) * | 1991-08-09 | 2000-12-25 | アプライド マテリアルズ インコーポレイテッド | 低温高圧のシリコン蒸着方法 |
| US5695819A (en) * | 1991-08-09 | 1997-12-09 | Applied Materials, Inc. | Method of enhancing step coverage of polysilicon deposits |
| US5614257A (en) * | 1991-08-09 | 1997-03-25 | Applied Materials, Inc | Low temperature, high pressure silicon deposition method |
| US5227330A (en) * | 1991-10-31 | 1993-07-13 | International Business Machines Corporation | Comprehensive process for low temperature SI epit axial growth |
| TW215967B (en) * | 1992-01-17 | 1993-11-11 | Seiko Electron Co Ltd | MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same |
| JPH06204137A (ja) * | 1992-10-19 | 1994-07-22 | Samsung Electron Co Ltd | 多結晶シリコン薄膜の製造方法 |
| KR100250020B1 (ko) * | 1993-03-02 | 2000-03-15 | 가네꼬 히사시 | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) |
| JP2616554B2 (ja) * | 1994-04-22 | 1997-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5438019A (en) * | 1994-07-11 | 1995-08-01 | Micron Semiconductor, Inc. | Large area thin film growing method |
| US5651839A (en) * | 1995-10-26 | 1997-07-29 | Queen's University At Kingston | Process for engineering coherent twin and coincident site lattice grain boundaries in polycrystalline materials |
| JP2001147446A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| US6726955B1 (en) | 2000-06-27 | 2004-04-27 | Applied Materials, Inc. | Method of controlling the crystal structure of polycrystalline silicon |
| KR100769521B1 (ko) * | 2005-11-30 | 2007-11-06 | 주식회사 유진테크 | 다결정 폴리실리콘 박막 제조방법 |
| US20080057220A1 (en) * | 2006-01-31 | 2008-03-06 | Robert Bachrach | Silicon photovoltaic cell junction formed from thin film doping source |
| US7858427B2 (en) * | 2009-03-03 | 2010-12-28 | Applied Materials, Inc. | Crystalline silicon solar cells on low purity substrate |
| JP5928366B2 (ja) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| JPS57109323A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Plasma chemical vapor-phase growing method |
| JPS58176929A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4497683A (en) * | 1982-05-03 | 1985-02-05 | At&T Bell Laboratories | Process for producing dielectrically isolated silicon devices |
| JPS5982715A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 再結晶シリコン膜の形成方法 |
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| US4662059A (en) * | 1985-09-19 | 1987-05-05 | Rca Corporation | Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces |
| US4918028A (en) * | 1986-04-14 | 1990-04-17 | Canon Kabushiki Kaisha | Process for photo-assisted epitaxial growth using remote plasma with in-situ etching |
| JPH0639703B2 (ja) * | 1986-04-15 | 1994-05-25 | キヤノン株式会社 | 堆積膜形成法 |
| JPS6310573A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63236310A (ja) * | 1987-03-25 | 1988-10-03 | Nippon Soken Inc | 半導体素子及びその製造方法 |
| JP2580265B2 (ja) * | 1988-06-30 | 1997-02-12 | 大阪瓦斯株式会社 | 複合不織布 |
-
1989
- 1989-02-08 JP JP1029286A patent/JPH02208293A/ja active Granted
-
1990
- 1990-01-31 US US07/472,954 patent/US5064779A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5064779A (en) | 1991-11-12 |
| JPH02208293A (ja) | 1990-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02208293A (ja) | 多結晶シリコン膜の製造方法 | |
| US7186630B2 (en) | Deposition of amorphous silicon-containing films | |
| JP4417625B2 (ja) | トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法 | |
| TWI385714B (zh) | 含矽薄膜的選擇性沉積 | |
| TWI405248B (zh) | 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法 | |
| TW475252B (en) | Semiconductor device having crystallinity-controlled gate electrode | |
| JPH05211127A (ja) | プラズマ強化化学気相成長法 | |
| KR100425934B1 (ko) | 실리콘-게르마늄막 형성 방법 | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3705733B2 (ja) | 半導体装置の製造方法 | |
| JP3116403B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP2003318110A (ja) | 半導体基板とその製法，半導体装置の製法 | |
| US20070254451A1 (en) | Process for forming a silicon-based single-crystal portion | |
| KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
| KR20140112836A (ko) | 나노 와이어 제조 방법 | |
| JP4504445B2 (ja) | 半導体装置の製造方法 | |
| JPH05136415A (ja) | 電界効果トランジスター及びその製造方法 | |
| Nakata et al. | Study on Chemical Reactions on the Growing Surface to Control the Structures of µc-Silicon from Fluorinated Precursors | |
| JPS6223451B2 (ja) | ||
| KR20260057032A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| US20070254450A1 (en) | Process for forming a silicon-based single-crystal portion | |
| JP3610172B2 (ja) | 半導体記憶素子の製造方法 | |
| JPH02139929A (ja) | 絶縁薄膜の製造方法 | |
| JP2001237190A (ja) | 多結晶シリコン薄膜およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |