JPH05128079A - マルチプロセツサシステムにおけるトレース方式 - Google Patents
マルチプロセツサシステムにおけるトレース方式Info
- Publication number
- JPH05128079A JPH05128079A JP3314050A JP31405091A JPH05128079A JP H05128079 A JPH05128079 A JP H05128079A JP 3314050 A JP3314050 A JP 3314050A JP 31405091 A JP31405091 A JP 31405091A JP H05128079 A JPH05128079 A JP H05128079A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- processor
- information
- area
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 各プロセッサのトレースを一斉に停止でき且
つ全プロセッサのトレース情報を時刻順に並べたトレー
ス情報が得られるようにする。 【構成】 特定のプロセッサ１及び他のプロセッサ２，
３のトレース制御部12,22は自プロセッサのトレース情
報を収集し、時計部15, 25の現在の時刻を付加してトレ
ースエリア13, 23に格納する。トレース制御部12はトレ
ース停止にかかる予め定められた条件が成立すると、自
プロセッサのトレースを停止すると共に他のプロセッサ
２, ３に対しトレースの停止と転送とを指示し、他のプ
ロセッサ２, ３のトレース制御部22はトレースを停止
し、送信部24はトレースエリア23のトレース情報を特定
のプロセッサ１に転送する。受信部14はこの転送された
トレース情報をトレースエリア13に格納し、ソート部16
はトレースエリア13中の各プロセッサのトレース情報を
時刻順に並べ変え、入出力端末４に出力する。
つ全プロセッサのトレース情報を時刻順に並べたトレー
ス情報が得られるようにする。 【構成】 特定のプロセッサ１及び他のプロセッサ２，
３のトレース制御部12,22は自プロセッサのトレース情
報を収集し、時計部15, 25の現在の時刻を付加してトレ
ースエリア13, 23に格納する。トレース制御部12はトレ
ース停止にかかる予め定められた条件が成立すると、自
プロセッサのトレースを停止すると共に他のプロセッサ
２, ３に対しトレースの停止と転送とを指示し、他のプ
ロセッサ２, ３のトレース制御部22はトレースを停止
し、送信部24はトレースエリア23のトレース情報を特定
のプロセッサ１に転送する。受信部14はこの転送された
トレース情報をトレースエリア13に格納し、ソート部16
はトレースエリア13中の各プロセッサのトレース情報を
時刻順に並べ変え、入出力端末４に出力する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
おけるトレース方式に関し、特にマルチプロセッサシス
テムにおけるトレース方式に関する。
おけるトレース方式に関し、特にマルチプロセッサシス
テムにおけるトレース方式に関する。
【０００２】
【従来の技術】プログラムが正しく動作し実行されてい
るかどうかを調べるために、命令の実行順序やプログラ
ムの実行過程における主記憶装置の値の変化等の所定の
情報を、プログラムに埋め込んだ収集マクロ等により収
集することが行われる。このような処理をトレースとい
い、トレースする手段をトレーサと呼ぶ。
るかどうかを調べるために、命令の実行順序やプログラ
ムの実行過程における主記憶装置の値の変化等の所定の
情報を、プログラムに埋め込んだ収集マクロ等により収
集することが行われる。このような処理をトレースとい
い、トレースする手段をトレーサと呼ぶ。
【０００３】従来、このようなトレーサはプロセッサ内
で閉じたものであり、複数のプロセッサで構成されるマ
ルチプロセッサシステムの場合、各プロセッサ上で動作
するトレーサは自プロセッサにかかるトレース情報を収
集して自プロセッサのメモリ上のトレースエリアに格納
し、またトレースの停止も各プロセッサで独立に行われ
ている。
で閉じたものであり、複数のプロセッサで構成されるマ
ルチプロセッサシステムの場合、各プロセッサ上で動作
するトレーサは自プロセッサにかかるトレース情報を収
集して自プロセッサのメモリ上のトレースエリアに格納
し、またトレースの停止も各プロセッサで独立に行われ
ている。
【０００４】なお、トレースエリアはサイクリックに使
用しており、従って古いトレース情報は新しいトレース
情報によって順次上書きされることにより消されてい
く。
用しており、従って古いトレース情報は新しいトレース
情報によって順次上書きされることにより消されてい
く。
【０００５】
【発明が解決しようとする課題】上述したようにマルチ
プロセッサシステムにおけるトレースは、従来、プロセ
ッサ毎に独立に行われ、トレース情報も各プロセッサの
トレースエリアに散在しているため、システム全体を時
系列で見通した解析を行うことが困難になるという問題
点があった。
プロセッサシステムにおけるトレースは、従来、プロセ
ッサ毎に独立に行われ、トレース情報も各プロセッサの
トレースエリアに散在しているため、システム全体を時
系列で見通した解析を行うことが困難になるという問題
点があった。
【０００６】また、各プロセッサ上のトレースの停止も
システム全体で同期して行えないため、停止遅れにより
有効なトレース情報が後続のトレース情報により上書き
されてトレースエリアに残らないプロセッサが生じると
いう問題点もあった。
システム全体で同期して行えないため、停止遅れにより
有効なトレース情報が後続のトレース情報により上書き
されてトレースエリアに残らないプロセッサが生じると
いう問題点もあった。
【０００７】そこで本発明の目的は、各プロセッサ上の
トレースの停止をシステム全体で同期して行うことがで
き、またシステム全体を時系列で見通した解析が容易に
行えるような形式のトレース情報を得ることができるよ
うにすることにある。
トレースの停止をシステム全体で同期して行うことがで
き、またシステム全体を時系列で見通した解析が容易に
行えるような形式のトレース情報を得ることができるよ
うにすることにある。
【０００８】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムにおけるトレース方式は、上記の目的を達成
するために、マルチプロセッサシステムを構成する複数
のプロセッサのうちの特定のプロセッサに、トレースエ
リアと、自プロセッサのトレース情報を収集し時刻情報
を付加して前記トレースエリアに格納すると共に自プロ
セッサのトレース情報の収集停止時に他のプロセッサに
対しトレース情報の収集停止を指示し且つその転送を指
示するトレース制御部と、他プロセッサから転送されて
きたトレース情報を前記トレースエリアに格納する受信
部と、前記トレースエリアに格納されたトレース情報を
時刻情報に従い時刻順にソートするソート部とを備え、
前記特定のプロセッサ以外の他のプロセッサに、トレー
スエリアと、自プロセッサのトレース情報を収集し時刻
情報を付加して自プロセッサの前記トレースエリアに格
納すると共に前記特定のプロセッサからトレース情報の
収集停止が指示されることにより自プロセッサのトレー
ス情報の収集を停止するトレース制御部と、前記特定の
プロセッサからトレース情報の転送が指示されることに
より自プロセッサの前記トレースエリアに格納されたト
レース情報を前記特定のプロセッサに転送する送信部と
を備えるようにしている。
サシステムにおけるトレース方式は、上記の目的を達成
するために、マルチプロセッサシステムを構成する複数
のプロセッサのうちの特定のプロセッサに、トレースエ
リアと、自プロセッサのトレース情報を収集し時刻情報
を付加して前記トレースエリアに格納すると共に自プロ
セッサのトレース情報の収集停止時に他のプロセッサに
対しトレース情報の収集停止を指示し且つその転送を指
示するトレース制御部と、他プロセッサから転送されて
きたトレース情報を前記トレースエリアに格納する受信
部と、前記トレースエリアに格納されたトレース情報を
時刻情報に従い時刻順にソートするソート部とを備え、
前記特定のプロセッサ以外の他のプロセッサに、トレー
スエリアと、自プロセッサのトレース情報を収集し時刻
情報を付加して自プロセッサの前記トレースエリアに格
納すると共に前記特定のプロセッサからトレース情報の
収集停止が指示されることにより自プロセッサのトレー
ス情報の収集を停止するトレース制御部と、前記特定の
プロセッサからトレース情報の転送が指示されることに
より自プロセッサの前記トレースエリアに格納されたト
レース情報を前記特定のプロセッサに転送する送信部と
を備えるようにしている。
【０００９】本発明の一実施例においては、前記特定の
プロセッサのトレース制御部は、自プロセッサにおいて
予め定められた条件が成立したときに自プロセッサのト
レース情報の収集を停止すると共に前記他のプロセッサ
に対しトレース情報の収集停止を指示するようにしてい
る。
プロセッサのトレース制御部は、自プロセッサにおいて
予め定められた条件が成立したときに自プロセッサのト
レース情報の収集を停止すると共に前記他のプロセッサ
に対しトレース情報の収集停止を指示するようにしてい
る。
【００１０】また別の実施例においては、前記他のプロ
セッサのトレース制御部は、自プロセッサにおいて予め
定められた条件が成立したときに前記特定のプロセッサ
にその旨を通知し、前記特定のプロセッサのトレース制
御部は前記他のプロセッサから前記条件が成立した旨の
通知を受けたときに自プロセッサのトレース情報の収集
を停止すると共に前記他のプロセッサに対しトレース情
報の収集停止を指示するようにしている。
セッサのトレース制御部は、自プロセッサにおいて予め
定められた条件が成立したときに前記特定のプロセッサ
にその旨を通知し、前記特定のプロセッサのトレース制
御部は前記他のプロセッサから前記条件が成立した旨の
通知を受けたときに自プロセッサのトレース情報の収集
を停止すると共に前記他のプロセッサに対しトレース情
報の収集停止を指示するようにしている。
【００１１】
【作用】本発明のマルチプロセッサシステムにおけるト
レース方式においては、特定のプロセッサおよび他のプ
ロセッサに備わるトレース制御部が自プロセッサのトレ
ース情報を収集し時刻情報を付加して自プロセッサのト
レースエリアに格納する。そして、特定のプロセッサに
おいて予め定められた条件が成立する等のトレース停止
条件が発生すると、特定のプロセッサに備わるトレース
制御部が自プロセッサのトレース情報の収集を停止する
と共に他のプロセッサに対しトレース情報の収集停止を
指示し、他のプロセッサに備わるトレース制御部はこの
指示により自プロセッサのトレース情報の収集を停止す
る。これにより、各プロセッサ上のトレースが同期して
停止することになる。
レース方式においては、特定のプロセッサおよび他のプ
ロセッサに備わるトレース制御部が自プロセッサのトレ
ース情報を収集し時刻情報を付加して自プロセッサのト
レースエリアに格納する。そして、特定のプロセッサに
おいて予め定められた条件が成立する等のトレース停止
条件が発生すると、特定のプロセッサに備わるトレース
制御部が自プロセッサのトレース情報の収集を停止する
と共に他のプロセッサに対しトレース情報の収集停止を
指示し、他のプロセッサに備わるトレース制御部はこの
指示により自プロセッサのトレース情報の収集を停止す
る。これにより、各プロセッサ上のトレースが同期して
停止することになる。
【００１２】また、特定のプロセッサに備わるトレース
制御部が他のプロセッサに対しトレース情報の転送を指
示すると、他のプロセッサに備わる送信部が自プロセッ
サのトレースエリアに格納されたトレース情報を特定の
プロセッサに転送し、この転送されたトレース情報を特
定のプロセッサに備わる受信部が受信して自プロセッサ
のトレースエリアに格納する。これにより、各プロセッ
サのトレース情報が特定のプロセッサのトレースエリア
に集められたことになる。
制御部が他のプロセッサに対しトレース情報の転送を指
示すると、他のプロセッサに備わる送信部が自プロセッ
サのトレースエリアに格納されたトレース情報を特定の
プロセッサに転送し、この転送されたトレース情報を特
定のプロセッサに備わる受信部が受信して自プロセッサ
のトレースエリアに格納する。これにより、各プロセッ
サのトレース情報が特定のプロセッサのトレースエリア
に集められたことになる。
【００１３】その後、特定のプロセッサに備わるソート
部がトレースエリアに格納された各プロセッサのトレー
ス情報を時刻情報に従い時刻順にソートする。
部がトレースエリアに格納された各プロセッサのトレー
ス情報を時刻情報に従い時刻順にソートする。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１５】図１を参照すると、本発明を適用したマル
チプロセッサシステムの一例は、プロセッサ１，２，３
と、これらをつなぐバス５と、プロセッサ１に接続され
た入出力端末４とから構成されている。
チプロセッサシステムの一例は、プロセッサ１，２，３
と、これらをつなぐバス５と、プロセッサ１に接続され
た入出力端末４とから構成されている。
【００１６】プロセッサ１は、システム全体のトレース
の制御を司るプロセッサであり、ＯＳ（オペレーティン
グシステム）１０と、バス制御部１１と、トレース制御
部１２と、トレースエリア１３と、受信部１４と、時計
部１５と、ソート部１６とを含んでいる。
の制御を司るプロセッサであり、ＯＳ（オペレーティン
グシステム）１０と、バス制御部１１と、トレース制御
部１２と、トレースエリア１３と、受信部１４と、時計
部１５と、ソート部１６とを含んでいる。
【００１７】プロセッサ２は、プロセッサ１からトレー
スの開始，停止等を制御されるプロセッサであり、バス
制御部２１と、トレース制御部２２と、トレースエリア
２３と、送信部２４と、時計部２５とを含んでいる。
スの開始，停止等を制御されるプロセッサであり、バス
制御部２１と、トレース制御部２２と、トレースエリア
２３と、送信部２４と、時計部２５とを含んでいる。
【００１８】プロセッサ３もプロセッサ２と同様にプロ
セッサ１からトレースの開始，停止等を制御されるプロ
セッサであり、プロセッサ２と同様な構成を備えてい
る。
セッサ１からトレースの開始，停止等を制御されるプロ
セッサであり、プロセッサ２と同様な構成を備えてい
る。
【００１９】なお、各プロセッサ１〜３に備わる時計部
１５，２５は同期しており、全て同一時刻を表示してい
る。
１５，２５は同期しており、全て同一時刻を表示してい
る。
【００２０】以下、本実施例の全体的な動作を各部の機
能の説明を交えて説明する。
能の説明を交えて説明する。
【００２１】プロセッサ１のトレース制御部１２は、ト
レースを開始する条件が成立すると、自プロセッサのト
レースを開始すると共にバス制御部１１，バス５を通じ
て他のプロセッサ２，３にトレースの開始を指示する。
レースを開始する条件が成立すると、自プロセッサのト
レースを開始すると共にバス制御部１１，バス５を通じ
て他のプロセッサ２，３にトレースの開始を指示する。
【００２２】この指示は他のプロセッサ２，３のバス制
御部２１を通じてトレース制御部２２に伝達され、トレ
ース制御部２２は自プロセッサのトレースを開始する。
御部２１を通じてトレース制御部２２に伝達され、トレ
ース制御部２２は自プロセッサのトレースを開始する。
【００２３】トレースを開始したプロセッサ１のトレー
ス制御部１２は、トレース情報をトレースエリア１３に
格納するが、このとき時計部１５が示す現在の時刻をト
レース情報に付加してトレースエリア１３に格納する。
同様に他のプロセッサ２，３のトレース制御部２２も採
取したトレース情報に時計部２５が示す現在の時刻を付
加してトレースエリア２３に格納する。なお、プロセッ
サの識別子を更に付加するようにしても良い。
ス制御部１２は、トレース情報をトレースエリア１３に
格納するが、このとき時計部１５が示す現在の時刻をト
レース情報に付加してトレースエリア１３に格納する。
同様に他のプロセッサ２，３のトレース制御部２２も採
取したトレース情報に時計部２５が示す現在の時刻を付
加してトレースエリア２３に格納する。なお、プロセッ
サの識別子を更に付加するようにしても良い。
【００２４】以上のようにして各プロセッサ１〜３のト
レース制御部１２，２２によって一斉にトレースが開始
され、各トレース情報がトレースエリア１３，２３に順
次格納されていく。
レース制御部１２，２２によって一斉にトレースが開始
され、各トレース情報がトレースエリア１３，２３に順
次格納されていく。
【００２５】さて、その後、プロセッサ１においてトレ
ース停止の為の予め定められた条件が成立すると、その
ことを検出したトレース制御部１２は自プロセッサのト
レースを停止すると共にバス制御部１１およびバス５を
通じて他のプロセッサ２，３にトレースの停止を指示
し、更にトレース情報の転送を指示する。
ース停止の為の予め定められた条件が成立すると、その
ことを検出したトレース制御部１２は自プロセッサのト
レースを停止すると共にバス制御部１１およびバス５を
通じて他のプロセッサ２，３にトレースの停止を指示
し、更にトレース情報の転送を指示する。
【００２６】トレースの停止指示は他のプロセッサ２，
３のバス制御部２１を通じてトレース制御部２２に伝達
され、トレース制御部２２は自プロセッサのトレースを
停止する。これにより、システム全体のトレースが一斉
に停止することになる。
３のバス制御部２１を通じてトレース制御部２２に伝達
され、トレース制御部２２は自プロセッサのトレースを
停止する。これにより、システム全体のトレースが一斉
に停止することになる。
【００２７】またトレース情報の転送指示は他のプロセ
ッサ２，３のバス制御部２１を通じて送信部２４に伝達
され、送信部２４は自プロセッサのトレースエリア２３
に格納されているトレース情報をバス制御部２１および
バス５を通じてプロセッサ１に送信する。
ッサ２，３のバス制御部２１を通じて送信部２４に伝達
され、送信部２４は自プロセッサのトレースエリア２３
に格納されているトレース情報をバス制御部２１および
バス５を通じてプロセッサ１に送信する。
【００２８】この送信された各プロセッサ２，３からの
トレース情報はプロセッサ１のバス制御部１１を通じて
受信部１４に受信され、受信部１４はそれをトレースエ
リア１３に格納する。これにより、各プロセッサ１〜３
で収集されたトレース情報がトレースエリア１３に集め
られたことになる。
トレース情報はプロセッサ１のバス制御部１１を通じて
受信部１４に受信され、受信部１４はそれをトレースエ
リア１３に格納する。これにより、各プロセッサ１〜３
で収集されたトレース情報がトレースエリア１３に集め
られたことになる。
【００２９】その後、ソート部１６は、トレースエリア
１３に格納された各プロセッサのトレース情報をそれに
付加された時刻情報に従って時刻順にソートし、ソート
後のトレース情報を入出力端末４のＣＲＴ等の画面に表
示する。
１３に格納された各プロセッサのトレース情報をそれに
付加された時刻情報に従って時刻順にソートし、ソート
後のトレース情報を入出力端末４のＣＲＴ等の画面に表
示する。
【００３０】以上の実施例ではプロセッサ１で発生した
トレース停止条件をトリガとしてシステム全体のトレー
スを停止したが、他のプロセッサ２，３で発生したトレ
ース停止条件をトリガとしてシステム全体のトレースを
一斉に停止させるようにしても良い。この場合、プロセ
ッサ２，３のトレース制御部２２は自プロセッサにおい
てトレース停止にかかる予め定められた条件が成立した
ときにその旨をプロセッサ１に通知し、プロセッサ１の
トレース制御部１２はこの通知を受けたときに自プロセ
ッサのトレースを停止すると共にプロセッサ２，３に対
しトレースの停止を指示する。
トレース停止条件をトリガとしてシステム全体のトレー
スを停止したが、他のプロセッサ２，３で発生したトレ
ース停止条件をトリガとしてシステム全体のトレースを
一斉に停止させるようにしても良い。この場合、プロセ
ッサ２，３のトレース制御部２２は自プロセッサにおい
てトレース停止にかかる予め定められた条件が成立した
ときにその旨をプロセッサ１に通知し、プロセッサ１の
トレース制御部１２はこの通知を受けたときに自プロセ
ッサのトレースを停止すると共にプロセッサ２，３に対
しトレースの停止を指示する。
【００３１】
【発明の効果】以上説明した本発明のマルチプロセッサ
システムにおけるトレース方式によれば、以下のような
効果を得ることができる。
システムにおけるトレース方式によれば、以下のような
効果を得ることができる。
【００３２】各プロセッサのトレースの停止をシステム
全体で同期して行えるので、或るプロセッサで発生した
条件を契機に全プロセッサのトレースを停止させ、デバ
ッグに必要なトレース情報を凍結できる。よって、有限
なトレースエリアをサイクリックに使用する場合であっ
ても有効なトレース情報が消失してしまうことを防止で
きる。
全体で同期して行えるので、或るプロセッサで発生した
条件を契機に全プロセッサのトレースを停止させ、デバ
ッグに必要なトレース情報を凍結できる。よって、有限
なトレースエリアをサイクリックに使用する場合であっ
ても有効なトレース情報が消失してしまうことを防止で
きる。
【００３３】各プロセッサで収集されたトレース情報を
特定のプロセッサのトレースエリアに集めてソートする
ことにより、システム全体のトレース情報を時刻順に並
べ変えたトレース情報が得られるので、システム全体を
時系列で見通した解析が容易に行える。
特定のプロセッサのトレースエリアに集めてソートする
ことにより、システム全体のトレース情報を時刻順に並
べ変えたトレース情報が得られるので、システム全体を
時系列で見通した解析が容易に行える。
【図１】本発明を適用したマルチプロセッサシステムの
一例を示すブロック図である。
一例を示すブロック図である。
１，２，３…プロセッサ ４…入出力端末 ５…バス １０…ＯＳ １１，２１…バス制御部 １２，２２…トレース制御部 １３，２３…トレースエリア １４…受信部 １５，２５…時計部 １６…ソート部 ２４…送信部
Claims (3)
- 【請求項１】 マルチプロセッサシステムを構成する複
数のプロセッサのうちの特定のプロセッサに、 トレースエリアと、 自プロセッサのトレース情報を収集し時刻情報を付加し
て前記トレースエリアに格納すると共に自プロセッサの
トレース情報の収集停止時に他のプロセッサに対しトレ
ース情報の収集停止を指示し且つその転送を指示するト
レース制御部と、 他プロセッサから転送されてきたトレース情報を前記ト
レースエリアに格納する受信部と、 前記トレースエリアに格納されたトレース情報を時刻情
報に従い時刻順にソートするソート部とを備え、 前記特定のプロセッサ以外の他のプロセッサに、 トレースエリアと、 自プロセッサのトレース情報を収集し時刻情報を付加し
て自プロセッサの前記トレースエリアに格納すると共に
前記特定のプロセッサからトレース情報の収集停止が指
示されることにより自プロセッサのトレース情報の収集
を停止するトレース制御部と、 前記特定のプロセッサからトレース情報の転送が指示さ
れることにより自プロセッサの前記トレースエリアに格
納されたトレース情報を前記特定のプロセッサに転送す
る送信部とを備えたことを特徴とするマルチプロセッサ
システムにおけるトレース方式。 - 【請求項２】 前記特定のプロセッサのトレース制御部
は、自プロセッサにおいて予め定められた条件が成立し
たときに自プロセッサのトレース情報の収集を停止する
と共に前記他のプロセッサに対しトレース情報の収集停
止を指示する請求項１記載のマルチプロセッサシステム
におけるトレース方式。 - 【請求項３】 前記他のプロセッサのトレース制御部
は、自プロセッサにおいて予め定められた条件が成立し
たときに前記特定のプロセッサにその旨を通知し、 前記特定のプロセッサのトレース制御部は前記他のプロ
セッサから前記条件が成立した旨の通知を受けたときに
自プロセッサのトレース情報の収集を停止すると共に前
記他のプロセッサに対しトレース情報の収集停止を指示
する請求項１記載のマルチプロセッサシステムにおける
トレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314050A JPH05128079A (ja) | 1991-10-31 | 1991-10-31 | マルチプロセツサシステムにおけるトレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314050A JPH05128079A (ja) | 1991-10-31 | 1991-10-31 | マルチプロセツサシステムにおけるトレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128079A true JPH05128079A (ja) | 1993-05-25 |
Family
ID=18048620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3314050A Pending JPH05128079A (ja) | 1991-10-31 | 1991-10-31 | マルチプロセツサシステムにおけるトレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128079A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162426A (ja) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | 複数ｃｐｕの協調デバッグ回路を備えるコンピュータシステム及びデバッグ方法 |
| JP2005056386A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する装置、トレースデータを発生する方法、及びトレースデータを分析する装置 |
| JP2005056380A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する方法と装置およびコンピュータ・プログラム製品 |
| JP2007148565A (ja) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | マイクロプロセッサ |
| GB2561042A (en) * | 2017-03-29 | 2018-10-03 | Google Llc | Distributed hardware tracing |
| US10365987B2 (en) | 2017-03-29 | 2019-07-30 | Google Llc | Synchronous hardware event collection |
-
1991
- 1991-10-31 JP JP3314050A patent/JPH05128079A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162426A (ja) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | 複数ｃｐｕの協調デバッグ回路を備えるコンピュータシステム及びデバッグ方法 |
| JP2005056386A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する装置、トレースデータを発生する方法、及びトレースデータを分析する装置 |
| JP2005056380A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する方法と装置およびコンピュータ・プログラム製品 |
| JP2007148565A (ja) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | マイクロプロセッサ |
| GB2561042A (en) * | 2017-03-29 | 2018-10-03 | Google Llc | Distributed hardware tracing |
| US10324817B2 (en) | 2017-03-29 | 2019-06-18 | Google Llc | Distributed hardware tracing |
| GB2561042B (en) * | 2017-03-29 | 2019-06-26 | Google Llc | Distributed hardware tracing |
| US10365987B2 (en) | 2017-03-29 | 2019-07-30 | Google Llc | Synchronous hardware event collection |
| JP2020512613A (ja) * | 2017-03-29 | 2020-04-23 | グーグル エルエルシー | 同期するハードウェアイベント収集 |
| US10896110B2 (en) | 2017-03-29 | 2021-01-19 | Google Llc | Distributed hardware tracing |
| US10990494B2 (en) | 2017-03-29 | 2021-04-27 | Google Llc | Distributed hardware tracing |
| US11232012B2 (en) | 2017-03-29 | 2022-01-25 | Google Llc | Synchronous hardware event collection |
| US11650895B2 (en) | 2017-03-29 | 2023-05-16 | Google Llc | Distributed hardware tracing |
| US11921611B2 (en) | 2017-03-29 | 2024-03-05 | Google Llc | Synchronous hardware event collection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440697A (en) | Method and apparatus for simulating I/O devices | |
| JPS62138935A (ja) | データ処理方法 | |
| JP2709705B2 (ja) | マルチコンピユータシステムにおけるプログラム管理方法 | |
| JP2000268005A (ja) | 並列分散シミュレーションシステム及び並列分散シミュレーション方法 | |
| JPH05313946A (ja) | マルチプロセッサシステムのデバグ支援装置 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JP4562439B2 (ja) | プログラム検証システムおよびプログラム検証システム制御用コンピュータプログラム | |
| JP2731572B2 (ja) | 論理シミュレーション方式 | |
| JP2673534B2 (ja) | 並列分散処理システム | |
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JP2754583B2 (ja) | 擬似障害発生システム | |
| JP2001142385A (ja) | 分散シミュレーションシステムおよび分散シミュレーション方法 | |
| JPH11161514A (ja) | デバッガ装置、デバッガ方法、およびデバッガプログラムを記録した記録媒体 | |
| JP2000207249A (ja) | シミュレ―ション装置 | |
| JPH0698007A (ja) | 交換機のイベントデータシミュレート方式 | |
| JP2692078B2 (ja) | 情報処理装置 | |
| JPS6148009A (ja) | プログラマブル・コントロ−ラ | |
| Tsiang | Advanced mobile phone service: Development support systems | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JP2625571B2 (ja) | オンラインシステムの試験方法 | |
| JPH064362A (ja) | 同期トレース方式 | |
| JP2000010813A (ja) | シミュレーションテスト方式 | |
| JPH0785115A (ja) | 論理回路の検査用データ収集装置及び検査用データ収集方法 | |
| JPS62119663A (ja) | 情報処理装置 | |
| JPH0411892B2 (ja) |