JPH0512892B2

JPH0512892B2 -

Info

Publication number: JPH0512892B2
Application number: JP58104880A
Authority: JP
Inventors: Fumio Hamano; Shigeru Obo; Takeshi Hirayama; Akira Hasegawa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-06-14
Filing date: 1983-06-14
Publication date: 1993-02-19
Also published as: JPS59230345A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、多重データの伝送方式に係り、特に
自動車内などでの多重伝送方式に使用するための
通信処理回路に関する。

〔発明の背景〕

例えば自動車には各種のランプやモータなどの
電装品、それに自動車制御用の各種のセンサやア
クチユエータなどの電気装置が多数配置され、そ
の数は自動車のエレクトロニクス化に伴なつて増
加の一途をたどつている。

このため、従来のように、これら多数の電気装
置に対してそれぞれ独立に配線を行なつていたの
では、配線が極めて複雑で、かつ大規模なものと
なつてしまい、コストアツプや重量、スペースの
増加、或いは相互干渉の発生など大きな問題を生
じる。

そこで、このような問題点を解決する方法の一
つとして、少ない配線で多数の信号の伝送が可能
な多重伝送方式による配線の簡略化が提案されて
おり、その例を特開昭57−92948号公報にみるこ
とができる。

第１図はこのような多重伝送方式による自動車
内集約配線システムの一例を示す。

この第１図のシステムは信号伝送路として光フ
アイバケーブルOFを用い、中央制御装置CCU
（以下、単にCCUという。なお、これはCentral
Control Unitの略）と複数の端末処理装置LCU
（以下、単にLCUという。なお、これはLocal
Control Unitの略）との間を光信号チヤンネル
で共通に結合したもので、光フアイバケーブル
OFの分岐点には光分岐コネクタOCが設けてあ
る。

CCUは自動車のダツシユボードの近傍など適
当な場所に設置され、システム全体の制御を行な
うようになつている。

LCUは各種の操作スイツチSW、メータＭなど
の表示器、ランプＬ、センサＳなど自動車内に多
数設置してある電気装置の近傍に、所定の数だけ
分散して配置されている。

CCU及び各LCUが光フアイバケーブルOFと結
合する部分には光信号と電気信号を双方向に変換
する光電変換モジユールＯ／Ｅが設けられてい
る。

CCUはマイクロコンピユータを備え、シリア
ルデータによるデータ通信機能を持ち、これに対
応して各LCUには通信処理回路CIM（以下、単に
CIMという。なお、これはCommumication
Interface Adaptorの略）が設けられ、CCUは
LCUの一つを順次選択し、そのLCUとの間での
データの授受を行ない、これを繰り返えすことに
より１チヤンネルの光フアイバケーブルOFを介
しての多重伝送が可能になり、複雑で大規模な自
動車内配線を簡略化することができる。

次に、このようなデータ伝送システムの一例に
ついてさらに詳細に説明する。

第２図はこの伝送システムの一例を示す全体ブ
ロツク構成図で、１０は中央処理装置（第１図の
CCUに相当）、２０は信号伝送路（第１図の光フ
アイバケーブルOFに相当）、３０〜３２は端末処
理装置（第１図のLCUに相当）、４０はＡ／Ｄ、
５１〜５８は外部負荷である。なお、この実施例
では、信号伝送路２０として電気信号伝送路を用
いた場合について示してあり、従つて、中央処理
装置１０及び端末処理装置３０〜３２には光電変
換モジールが不要で、このため、端末処理装置３
０〜３２の内容は実質的にCIMだけとなつてい
る。

コンピユータ（マイクロコンピユータ）を含む
中央処理装置１０は、伝送路２０で各端末処理装
置３０〜３２と結合され、各種のセンサやラン
プ、アクチユエータ、モータなどの電気装置から
なる外部負荷５１〜５８に対するデータの送出
と、これらからのデータの取込みを多重伝送方式
によつて行なう。このとき、アナログデータを出
力するセンサなどの外部負荷５７，５８はＡ／Ｄ
４０を介して端末処理装置３２に結合され、デイ
ジタルデータによる伝送動作が行なえるようにな
つている。

信号伝送路２０は双方向性のものなら何でもよ
く、電気信号伝送系に限らず光フアイバによる光
信号伝送系など任意のものが用いられ、これによ
る通信方式はいわゆる半二重方式（Half
Duplex）で、中央処理装置１０から複数の端末
処理装置３０〜３２のうちの一つに対する呼び掛
けに応じ、該端末処理装置の一つと中央処理装置
１０との間でのデータの授受が伝送路２０を介し
て交互に行なわれるようになつている。

このような半二重方式による多重伝送のため、
中央処理装置１０から送出されるデータには、そ
の行先を表わすアドレスが付され、伝送路２０か
ら受け取つたデータに付されているアドレスが自
らのアドレスであると認識した、各端末処理装置
のうちの一つだけが応答するようになつている。

このように、中央処理装置１０からアドレスが
付されて送出されたデータに応じて、そのアドレ
スを理解し、それが自らのものであると判断した
端末処理装置の一そだけがそれに応答して自らの
データを中央処理装置１０に送出することによ
り、上記した半二重方式によるデータの伝送動作
が得られることになる。

また、このシステム例では、各端末処理装置３
０〜３２の機能を特定のものに集約し、これら端
末処理装置３０〜３２のLSI化（大規模集積回路
化）を容易にしている。そして、このときの特定
の機能としては、上記したデータ伝送機能、つま
り半二重方式による多重伝送に必要な機能と、各
端末処理装置に付随しているＡ／Ｄ４０などの外
部機器を制御する機能の２種となつている。そし
て、この結果、データ伝送機能の専用化が可能に
なり、例えば、自動車内での集約配線システムに
適用する場合には、上記した半二重方式とし、必
要な伝送速度やアドレスのビツト数などをそれに
合わせて決めるなどのことができる。

さらに、この多重伝送方式では、上記したよう
にLSI化した端末処理装置の機能をそのまま活か
し、中央処理装置１０にも適用可能にしたもので
あり、この結果、中央処理装置１０としてデータ
伝送機能をもたない汎用のコンピユータ（マイク
ロコンピユータなど）を用い、これに上記した
LSI化端末処理装置３３を組合わせるだけで中央
処理装置１０を構成することができ、中央処理装
置１０のコンピユータに必要なソフトウエア面で
の負荷を軽減させることができると共に、端末処
理装置の汎用性を増すことができる。なお、この
場合、中央処理装置側に組合わされた端末処理装
置３３では、それが持つ機能の一部については何
ら活かされないままとなるが、これはやむを得な
い。

次に、第３図は各端末処理装置３０〜３２の構
成を大まかなブロツクで示したもので、伝送路２
０から入力された受信信号RXDは同期回路１０
２に供給され、クロツク発生器１０７からのクロ
ツクの同期を取り、制御回路１０１に受信信号
RXDのクロツク成分に調歩同期したクロツクが
与えられ、これにより、制御回路１０１が制御信
号を発生し、シフトレジスタ１０４に受信信号の
データ部分をシリアルに読込む。

一方、アドレス比較回路１０３には、予めその
端末処理装置に割り当てられたアドレスが与えら
れており、このアドレスとシフトレジスタ１０４
の所定のビツト位置に読込まれたデータとがアド
レス比較回路１０３によつて比較され、両者が一
致したときだけシフトレジスタ１０４内のデータ
がＩ／Ｏバツフア１０５に転送され、外部機器に
与えられる。

また、制御回路１０１はクロツクで歩進するカ
ウンタを含み、シーケンシヤルな制御信号を発生
し、受信信号RXDによるデータをＩ／Ｏバツフ
ア１０５に与えたあと、それにひき続いて今度は
Ｉ／Ｏバツフア１０５からシフトレジスタ１０４
にデータをパラレルに取り込み、外部機器から中
央処理装置１０に伝送すべきデータをシフトレジ
スタ１０４の中にシリアルデータとして用意す
る。そして、このデータをシフトレジスタ１０４
からシリアルに読み出し、受信信号TXDとして
伝送路２０に送出する。このときには、受信信号
RXDに付されていたアドレスがそのまま送信信
号TXDに付されて送出されるから、中央処理装
置１０は自らが送出したアドレスと一致している
ことによりこの送信信号TXDの取り込みを行な
い、これにより半二重方式による１サイクル分の
データの授受が完了する。

こうして中央処理装置１０は次の端末処理装置
に対するデータの送出を行ない、これを繰り返す
ことにより複数の各端末処理装置３０〜３２との
間でのデータの授受が周期的に行なわれ、多重伝
送が可能になる。

Ａ／Ｄ制御回路１０６は第２図における端末処
理装置３２として使用した場合に必要なＡ／Ｄ４
０の制御機能を与えるためのもので、アナログ信
号を発生するセンサなどの外部負荷５７，５８か
らのデータをＡ／Ｄ４０によつてデイジタル化し
てシフトレジスタ１０４に取り込むために必要な
制御機能を与える働きをする。なお、その詳細に
ついては後述する。

次に第４図は端末処理装置３０〜３３の一例を
示すブロツク図で、第３図と同一もしくは同等の
部分には同じ符号を付してあり、この第３図にお
いて、３０１は受信信号RXDに調歩同期したク
ロツクを発生させるための同期回路、３０２は２
相のクロツクφ_Sとφ_Mを発生するカウンタ、３０
３はシーケンシヤル制御用のカウンタ、３０４は
カウンタ３０３の出力から種々の制御信号を作り
出すシーケンスデコーダ、３０５は異常検出器、
３０６はＩ／Ｏバツフア１０５の入出力切換選択
用のアドレスデコーダ、３０７はアドレス比較用
の４ビツトのコンパレータ、３０８はエラー検出
回路、３１０は２個のアンドゲートと１個のノア
ゲートからなる複合ゲート、３１１はエラー検出
用のエクスクルーシブオアゲート、３１２はデー
タ送出用のアンドゲート、３１３，３１４はトラ
イステートバツフア、３２０は８ビツトのシフト
レジスタ、３２１は32ビツトのレジスタ、３２２
は32チヤンネルのゲート、３２３はＡ／Ｄ制御用
のカウンタ、３２４はＡ／Ｄ制御用信号発生回
路、３２５はＡ／Ｄのチヤンネル選択用のカウン
タである。なお、シフトレジスタ１０４は25ビツ
ト（24ビツト＋１ビツト）で、Ｉ／Ｏバツフア１
０５は14ポート（14ビツト）のものである。

この端末処理装置３０〜３３（以下、これらを
CIMという）は複数の動作モードの一つを選択
して動作するようになつており、第２図のCIM
３０〜３１として用いられるときにはDIOモード
が、また、第２図のCIM３２として用いる場合
にはADモードが、そして第２図のCIM３３に用
いた場合にはMPUモードがそれぞれ選択される。
なお、このモード選択については後述する。

まず、DIOモードに選択された場合には、Ａ／
Ｄ制御回路１０６は動作せず、このときのシフト
レジスタ１０４のデータ内容は第５図に示すよう
になり、No.０からNo.５までの６ビツト分は使用せ
ず、No.６からNo.19までの14ビツトがＩ／Ｏバツフ
ア１００５のデータDIOに割当てられる。そし
て、No.20からNo.23までの４ビツトがアドレスデー
タADDRに割当てられ、No.24はスタートビツト
に割当てられている。なお、DIOデータに割当て
られているビツト数が14となつているのは、Ｉ／
Ｏバツフア１０５が14ビツトのものとなつている
からである。また、このため、このCIMでは、
Ｉ／Ｏバツフア１０５に接続可能な外部負荷の最
大数が14となつている。

このシステムによるデータ伝送の方式は、調歩
同期、双方向、反転二連送方式と呼ばれるもの
で、デイジタルデータをNRZ（nonreturn to
zero）法により伝送するようになつており、その
伝送波形は第６図に示すようになつている。すな
わち、CCU側のCIMからLCU側のCIMにデータ
を伝送するフレームを受信フレーム、反対に
LCU側からCCU側に伝送するフレームを送信フ
レームとすれば、受信フレームと送信フレームが
共に74ビツトで、従つて１フレームが148ビツト
となつている。受信フレームと送信フレームとは
共に同じフレーム構成となつており、最初に25ビ
ツトの“０”があり、そのあとに調歩同期のため
の１ビツトの“１”からなるスタートビツトが設
けられ、それに続いて24ビツトの受信データ
RXD又は送信データTXDががNRZ信号形式で伝
送され、さらにこれらのデータの反転データ
RXD又はが伝送されるようになつている。
なお、この反転データ又はを伝送して
いるのは、伝送エラーチエツクのためである。

既に説明したように、このシステムでは、半二
重方式により多重伝送が行なわれるから、受信フ
レームのデータRXDの先頭の４ビツトには、
CCUがそのとき呼び掛けを行なう相手となる
LCUのアドレスデータADDRが第５図に示すよ
うに付され、これに応答してそのLCUから送出
される送信フレームのデータTXDの先頭４ビツ
トには同じアドレスデータADDRが付されて伝
送される。なお、LCU側から送信フレームが伝
送されるのは、CCU側で呼び掛けたLCUに限ら
れるから、送信データTXDにアドレスが付加さ
れていなくてもCCU側ではそのデータがいずれ
のLCUからのものであるかは直ちに判断できる。
従つて、送信フレームのデータTXDには必ずし
もアドレスを付す必要はなく、データTXDの先
頭４ビツトを（0000）などLCUのいずれのアド
レスとも一致しないデータとしてもよい。

ここで第４図に戻り、CIMのアドレスについ
て説明する。

既に説明したように、このシステムでは、
LCU側のCIMにはそれぞれ異なつた４ビツトの
アドレスが割当ててあり、このアドレスをもとに
して半二重方式によるデータの多重伝送が行なわ
れるようになつている。

そして、このアドレスをそれぞれのCIMに割
当てる働きをする入力がコンパレータ３０７に接
続されている４本の入力２⁰〜２³であり、これら
の入力に与えるべきデータADDR〜ADDR３に
より当該CIMのアドレスが指定される。例えば、
そのCIMのアドレスを“10”に指定するために
は、アドレスデータADDR０＝０、ADDR１＝
１、ADDR２＝０、ADDR３＝１とし、入力２⁰
〜２³に（1010）が入力されるようにすればよい。
なお、このシステムでは、データ“０”は接地電
位、データ“１”は電源電圧Vccによつて表わさ
れているから、アドレス“10”に対しては入力２
^０，２²を接地し、入力２¹，２³を電源に接続する
ことになる。

ところで、このCIMでは、アドレス入力２⁰〜
２³がアドレスデコーダ３０６にも入力され、そ
の出力によりＩ／Ｏバツフア１０５の方向性が制
御されるようになつている。この結果、アドレス
を指定すると、Ｉ／Ｏバツフア１０５の14本の端
子のうちのいずれがデータ出力ポートとなるのか
が決定される。そして、このシステムでは、アド
レスがそのまま出力ポート数に対応するようにし
ている。従つて、いま、アドレスを“10”と定め
れば、Ｉ／Ｏバツフアの14本の端子のうち10本が
出力ポートとなり、残りの４本が入力ポートとな
るように制御される。

また、第４図では省略してあるが、このアドレ
スデコーダ３０６の出力は制御回路１０１のシー
ケンスデコーダ３０４にも与えられ、これにより
第７図に示すように、このCIMの動作モードが
切換えられるようになつている。すなわち、この
システムでは、アドレスを“０”に設定した
CIMはMPUモードで、アドレスを“１”から
“Ｄ”までの間に設定したCIMはDIOモードで、
そしてアドレスを“Ｅ”，“Ｆ”のいずれかに設定
したCIMはADモードでそれぞれ動作するように
される。

次に、制御回路１０１と同期回路１０２の機能
について説明する。

このシステムでは、第６図に関連して既に説明
したように、調歩同期方式が採用されており、こ
のため、受信フレーム、送信フレーム共にデータ
伝送に際して、その開始前に必ず25ビツトの
“０”が挿入され、その後で１ビツトのスタート
ビツトとして“１”データが挿入されている（第
６図）。

そこで同期回路３０１は送信フレームの最初に
存在する25ビツトの“０”に続くスタートビツト
の立上りを検出し、内部クロツクのビツト同期を
取る。従つて、次の受信フレームが現われるまで
は、このときのタイミングにビツト同期した内部
クロツクにより動作が遂行されてゆくことにな
る。

カウンタ３０２は同期回路３０１で同期が取ら
れた内部クロツクから２相のクロツクφ_Sとφ_Mを
作り出す。これによりクロツクφ_Sとφ_Mはその後
入力されてくる受信データRXDに位相同期した
ものとなる。

シーケンスカウンタ３０３は同期回路３０１か
らスタートビツトの立上り検出タイミングを表わ
す信号を受け、特定のカウント値、例えばカウン
ト０の状態にセツトされ、その後、クロツクφ_S又
はφ_Mによつてカウントされる。従つて、そのカ
ウント出力によりCIM全体の制御手順を定める
ことができ、カウント値をみることにより、任意
のタイミングにおけるCIMの動作がどのステツ
プにあるのかを知ることができる。

そこで、このカウンタ３０３のカウント出力を
シーケンスデコーダ３０４に供給し、このCIM
の動作に必要な制御信号、例えばRXMODO、
TXMODE、READ、SHIFTなど内部で必要と
する全ての制御信号をシーケンスデコーダ３０４
で発生させるようにしている。つまり、この実施
例は、クロツクφ_S，φ_Mによるシーケンス制御方
式となつているものであり、従つて、カウンタ３
０３の出力をデコードしてやれば、必要な制御が
全て行なえることになるのである。

次に、伝送されて来るデータRXDがそのCIM
向けのデータであるか否か、つまりCCUからの
受信フレームの伝送による呼び掛けが自らに対す
るものであるか否かの判定動作について説明す
る。

既に説明したように、コンパレータ３０７の一
方の入力には、入力２⁰〜２³からのアドレスデー
タが与えられており、他方の入力にはシフトレジ
スタ１０４のQ₂₀ビツトからQ₂₃ビツトまでのデ
ータが与えられるようになつている。そして、こ
のコンパレータ３０７は、両方の入力データが一
致したときだけ、一致信号MYADDRを出力す
る。そこで、シフトレジスタ１０４に受信データ
RXDが入力され、そのQ₂₀ビツトからQ₂₃ビツト
までの部分にデータRXDの先頭に付されている
アドレスデータ（第５図参照）が格納されたタイ
ミングでコンパレータ３０７の出力信号
MYADDRを調べ、そのときにこの信号
MYADDRが“１”になつていたらそのデータ
RXDは自分宛のもので、CCUからの呼び掛けは
自分に対するものであることが判る。

このため、エラー検出回路３０８に制御信号
COMPMODEを供給し、上記した所定のタイミ
ングで信号MYADDRを取込み、それが“０”に
なつていたときには出力INITIALを発生させ、
これよによりシーケンスカウンタ３０３をカウン
ト０にセツトし、CIM全体の動作を元に戻して
次のデータ伝送が入力されるのに備える。一方、
信号MYADDRが“１”になつていたときには、
エラー検出回路３０８によるINITIALの発生が
ないから、そのままCIMの動作はシーケンスカ
ウンタ３０３のそのときのカウント値にしたがつ
てそのまま続行される。

次に、伝送エラー検出動作について説明する。

このシステムでは、既に第６図で説明したよう
に反転二連送方式によるデータ伝送が採用されて
おり、これにより伝送エラーの検出が行なえるよ
うになつている。そして、このため、シフトレジ
スタ１０４の最初のQ₀ビツトと最後のQ₂₄ビツト
からエクスクルーシブオアゲート３１１にデータ
が与えられ、このゲート３１１の出力が信号
ERRORとしてエラー検出回路３０８に与えられ
るようになつている。

シーケンスデコーダ３０４はスタートビツトに
続く受信信号RXDと（第６図）の伝送期間
中、制御信号RXMODEを出力して複合ゲート３
１０の下側のゲートを開き、これにより伝送路２
０からのデータをシリアル信号SIとしてシフトレ
ジスタ１０４に入力する。このとき複合ゲート３
１０にはノアゲートが含まれているため、伝送路
２０から供給されてくるデータは反転されてシフ
トレジスタ１０４に入力される。

そこで、受信フレーム（第６図）のスタートビ
ツトに続く24ビツト分のデータがシフトレジスタ
１０４に入力された時点では、このシフトレジス
タ１０４のQ₀ビツトからQ₂₃ビツトまでの部分に
は受信信号RXDの反転データが書込まれる
ことになる。次に、第６図から明らかなように、
24ビツトの受信信号RXDが伝送されたあと、そ
れにひき続いて24ビツトの反転信号が伝送
されてくると、それが複合ゲート３１０で反転さ
れてデータRXDとなり、シリアル信号SIとして
シフトレジスタ１０４に入力され始める。この結
果、シフトレジスタ１０４のQ₀の反転信号
の先頭ビツトが反転されて入力されたタイミング
では、その前に書込まれていた受信信号RXDの
先頭ビツトの反転データがシフトレジスタ１０４
のQ₂₄ビツトに移され反転信号RXDの２番目のビ
ツトのデータがQ₀に書込まれたタイミングでは
受信信号RXDの２番目のビツトのデータがQ₂₄の
ビツトに移されることになり、結局、反転信号
RXDがシフトレジスタ１０４に１ビツトづつシ
リアルに書込まれているときの各ビツトタイミン
グでは、シフトレジスタ１０４のQ₂₄ビツトとQ₀
ビツトには受信信号RXDと反転信号の同じ
ビツトのデータが常に対応して書込まれることに
なる。

ところで、上記したようにエクスクルーシブオ
アゲート３１１の２つの入力にはシフトレジスタ
１０４のQ₀ビツトとQ₂₄ビツトのデータが入力さ
れている。従つて、受信信号RXDと反転信号
RXDの伝送中にエラーが発生しなかつたとすれ
ば、反転信号の伝送期間中、エクスクルー
シブオアゲート３１１の出力は常に“１”になる
筈である。何故ならば、受信信号RXDとその反
転信号の対応する各ビツトでは必ず“１”
と“０”が反転している筈であり、この結果、ゲ
ート３１１の入力は必ず不一致を示し、そうなら
ないのは伝送にエラーがあつたときだけとなるか
らである。

そこで、エラー検出回路３０８は反転信号
RXDが伝送されている24ビツトの期間中、信号
ERRORを監視し、それが“０”レベルになつた
時点で信号INITIALを発生するようにすれば、
エラー検出動作が得られる。なお、このようなデ
ータ伝送システムにおける伝送エラーの処理方式
としては、伝送エラーを検出したらそれを修復し
て正しいデータを得るようにするものも知られて
いるが、このシステムでは、伝送エラーが検出さ
れたらその時点でそのフレームのデータ受信動作
をキヤンセルし、次のフレームのデータ受信に備
える方式となつており、これにより構成の簡略化
を図つている。

次に、この第４図のCIMのDIOモードにおける
データ伝送の全体的な動作を第８図のタイミング
チヤートによつて説明する。

φ_M，φ_Sはカウンタ３０２から出力される二相
のクロツクで、同期回路３０１内に含まれている
クロツク発振器による内部クロツクにもとづいて
発生されている。

一方、は外部からこのCIMに供給され
る信号で、マイクロコンピユータなどのリセツト
信号と同じであり、第２図における全てのCIM
ごとに供給されるようになつており、電源投入時
など必要なときに外部のリセツト回路から供給さ
れ、伝送システム全体のイニシヤライズを行な
う。

イニシヤライズが終るとシーケンスカウンタ３
０３はカウント値が０に設定され、そこからクロ
ツクφ_Mにより歩進してゆく。そしてカウント値
が25になるまでは何の動作も行なわず、カウント
値が25になるとIDLE信号と信号が発生
し、CIMはアイドル状態になつてシーケンスカ
ウンタ３０３のカウント値によるシーケンシヤル
な制御は停止され、トライステートバツフア３１
３が開いて信号受信可能状態となる。なお、この
とき、イニシヤライズ後、シーケンスカウンタ３
０３のカウント値が25になるまでは信号受信可能
状態にしないようにしているのは、同期回路３０
１による調歩同期のためであり、受信信号RXD
が24ビツトなので最少限25ビツトの“０”期間を
与える必要があるためである。

こうしてアイドル状態に入るとシーケンスカウ
ンタ３０２はクロツクφ_S，φ_Mのカウントにより
歩進を続けるが、シーケンスデコーダ３０４は制
御信号IDLEとINITIALを発生したままにとどま
り、受信信号が入力されるのをただ待つている状
態となる。なお、このために第６図に示すように
各受信フレームと送信フレームの先頭には25ビツ
トの“０”が付加してあるのである。

こうしてアイドル状態に入り、その中でいま、
時刻t₀で受信信号RXDが入力されたとする。そ
うすると、この信号RXDの先頭には１ビツトの
スタートビツトが付されている。そこで、このス
タートビツトを同期回路３０１が検出し、内部ク
ロツクのビツト同期を取る。従つて、これ以後、
１フレーム分の伝送動作が完了するまでのデータ
RXD，とクロツクφ_Mとφ_Sとの同期は内部ク
ロツクの安定度によつて保たれ、調歩同期機能が
得られることになる。

スタートビツトが検出されるとシーケンスカウ
ンタ３０３はカウント出力０（以下、このカウン
タ３０３の出力データはＳを付し、例えば、この
場合にはＳ０で表わす）に設定され、これにより
シーケンスデコーダ３０４は制御信号IDLEを止
め、制御信号RXMODEを発生する。また、これ
と並行してシフトレジスタ１０４にはシフトパル
スSHIFTがクロツクφ_Mに同期して供給される。

この結果、スタートビツトに続く48ビツトの受
信信号RXDと反転信号（第６図）が伝送路
２０から複合ゲート３１０を通つてシリアルデー
タとしてシフトレジスタ１０４に順次１ビツトづ
つシフトしながら書込まれてゆく。このとき、最
初の24ビツトの受信信号RXDは複合ゲート３１
０によつて反転されたデータとしてシフト
レジスタ１０４に順次シリアルに書込まれるの
で、スタートビツトに続く24ビツトの期間、つま
りシーケンスカウンタ３０３がＳ１からＳ２４に
達した時点では、シフトレジスタ１０５のQ₀ビ
ツトからQ₂₃までのビツトに受信信号RXDが反転
されたデータが書込まれることになる。こ
こで次のＳ２５のクロツクφ_Mの立上りで制御信
号が出力され、エラー検出回路３
０８が機能する。そしてこの状態で続いて反転信
号が入力され始め、この結果、今度は反転
信号が反転されたデータRXDがシフトレジ
スタ１０４のQ₀ビツトからシリアルに書込まれ
てゆく。これによりＳ１からＳ２４でシフトレジ
スタ１０４に書込まれたデータはその先頭
のビツトからシフトレジスタ１０４のQ₂₄ビツト
位置を通り、シーケンスカウンタ３０３がＳ２５
からＳ４８になるまでの間に順次、１ビツトづつ
オーバーフローされてゆく。一方、これと並行し
てシフトレジスタ１０４のQ₀ビツト位置を通つ
て反転信号によるデータRXDがその先頭ビ
ツトから順次、シリアルに書込まれてゆき、この
間にエクスクルーシブオアゲート３１１とエラー
検出回路３０８による伝送エラーの検出が、既に
説明したようにして行われてゆく。

従つて、シーケンスカウンタ３０３がＳ４８に
なつた時点では、シフトレジスタ１０４のQ₀ビ
ツトからQ₂₃ビツトまでには、受信信号RXDと同
じデータRXDがそのまま書込まれた状態になる。
そこで、このＳ４８のタイミングでコンパレータ
３０７の出力信号MYADDRを調べることにより
前述したアドレスの確認が行なわれ、いま受信し
たデータRXDが自分宛のものであるか否か、つ
まり、このときのCCUからの呼び掛けが自分宛
のものであるか否かの判断が行なわれる。なお、
シーケンスカウンタ３０３がＳ２５からＳ４８の
間にある期間中に伝送エラーが検出され、或いは
アドレスの不一致が検出されるとエラー検出回路
３０８はＳ４８になつた時点で制御信号
INITIALを発生し、この時点でシーケンスカウ
ンタ３０３はＳ０に設定され、アイドル前25ビツ
トの状態に戻り、この受信フレームに対する受信
動作は全てキヤンセルされ、次の信号の入力に備
える。

さて、シーケンスカウンタ３０３がＳ２５から
Ｓ４８にある間に伝送エラーが検出されず、かつ
アドレスの不一致も検出されなかつたとき、つま
りＳ４８になつた時点でエラー検出回路３０８が
INITIAL信号を発生しなかつたときには、この
Ｓ４８になつた時点でシーケンスデコーダ３０４
が制御信号WRITESTBを発生する。なお、この
結果、Ｓ４８の時点ではINITIAL信号と
WRITESTB信号のいずれか一方が発生され、伝
送エラー及びアドレス不一致のいずれも生じなか
つたときには後者が、そして伝送エラー及びアド
レス不一致のいずれか一方でも発生したときには
前者がそれぞれ出力されることになる。

さて、Ｓ４８の時点で制御信号WRITESTBが
出力されると、そのときのシフトレジスタ１０４
のデータがパラレルにＩ／Ｏバツフア１０５に書
込まれ、この結果、受信したデータRXDによつ
てCCUからもたらされたデータがＩ／Ｏバツフ
ア１０５の出力ポートから外部負荷５１〜５６の
いずれかに供給される。なお、このときには、
DIOモードで動作しているのであるから、第５図
で説明したようにQ₆ビツトからQ₁₉ビツトまでの
最大14ビツトがデータRXDとして伝送可能であ
り、かつ、そのうちの何ビツトがＩ／Ｏバツフア
１０５の出力ポートとなつているかはアドレスに
よつて決められていることは既に説明したとおり
である。

こうしてＳ４８に達すると受信フレームの処理
は全て終り、次のＳ４９から送信フレームの処理
に入る（第６図）。

まず、Ｓ４９からＳ７２まで何の処理も行なわ
ない。これはCCU側にあるCIMの調歩同期のた
めで、上記した受信フレームの処理における
IDLEの前に設定した期間での動作と同じ目的の
ためのものである。

Ｓ７３に入るとシーケンスデコーダ３０４から
制御信号PSが出力され、これによりシフトレジ
スタ１０４はパラレルデータの読込み動作とな
り、Ｉ／Ｏバツフア１０５の入力ポートに外部負
荷５１〜５６のいずれかから与えられているデー
タを並列に入力する。このとき読込まれるデータ
のビツト数は、14ビツトのＩ／Ｏバツフア１０５
のポートのうち、受信フレームの処理で出力ポー
トとして使われたビツトを引いた残りのビツト数
となる。例えば、前述のように、このCIMのア
ドレスを10に設定したときには、出力ポートの数
は10となるから、このときには入力ポートは４ビ
ツトとなる。

シフトレジスタ１０４に対するパラレルデータ
の書込みには、信号PSと共にシフトクロツク
SHIFTを１ビツト分必要とするため、Ｓ７３の
クロツクφ_Sにより信号SPを立上げたあと、Ｓ７
４のクロツクφ_Sに同期したシフトパルスSHIFT
を制御信号TXMODEの立上り前に供給する。

また、このとき、第６図から明らかなように、
送信データTXDの前にスタートビツトを付加し、
さらにデータTXDの先頭４ビツトにはアドレス
を付加しなければならない。このため、第４図で
は省略してあるが、信号PSが発生している期間
中だけシフトレジスタ１０４のQ₂₄ビツトにはデ
ータ“１”を表わす信号が、そしてQ₂₀ビツトか
らQ₂₃ビツトの部分には入力２⁰〜２³からアドレ
スデータがそれぞれ供給されるようになつてい
る。

こうしてＳ４９からＳ７３までのDUMMY状
態により調歩同期に必要な25ビツト分のデータ
“０”送出期間が設定されたあと、Ｓ７４に入る
と制御信号TXMODEが立上り、これによりTX
（送信）状態になる。この信号TXMODEの発生
により複合ゲート３１０の上側のアンドゲートが
能動化され、さらにアンドゲート３１２が能動化
される。これによりシフトレジスタ１０４のQ₂₄
ビツトのデータ、つまりスタートビツトとなるデ
ータ“１”がアンドゲート３１２を通つて伝送路
２０に送り出される。そして、それに続くＳ７５
以降のクロツクφ_Mに同期して発生するシフトク
ロツクSHIFTによりシフトレジスタ１０４の内
容は１ビツトづつ後段にシフトされ、Q₂₄ビツト
からアンドゲート３１２を通つて伝送路２０に送
り出され、これにより送信フレーム（第６図）の
スタートビツトを含む送信信号TXDの伝送が行
なわれる。

一方、このようなシフトレジスタ１０４からの
データ読出しと並行して、そのQ₂₃ビツトのセル
から読出されたデータは複合ゲート３１０を通つ
て反転され、シフトレジスタ１０４のシリアル入
力に供給されている。この結果、Ｓ７５以降、シ
フトレジスタ１０４のQ₀ビツトからQ₂₃ビツトま
でに書込まれていた送信データTXDは、シフト
クロツクSHIFTによつて１ビツトづつ伝送路２
０に送り出されると共に、反転されてシリアルデ
ータSIとしてシフトレジスタ１０４のQ₀ビツト
から順次書込まれてゆくことになる。

従つて、制御信号PSが発生している期間中に
シフトレジスタ１０４のQ₀ビツトからQ₂₃ビツト
のセルに書込まれた送信データTXDが全て読出
し完了した時点で、このQ₀ビツトからQ₂₃ビツト
までのセルにはそれまでの送信データTXDに代
つて、反転データが格納されていることに
なる。

そこで、この送信データTXDの読出しが完了
した時点以降は、それにひき続いて今度はシフト
レジスタ１０４から反転データの読出しが
開始し、第６図のように反転データが送信
データTXDに続いて伝送路２０に送出されるこ
とになる。

こうしてＳ１２２に到ると、シフトレジスタ１
０４のQ₂₃ビツトからQ₀ビツトまでの反転データ
は全部読出し完了するので制御信号TXMODEは
立下り、シフトクロツクSHIFTの供給も停止さ
れて送信状態を終る。そして、Ｓ１２２に続く次
のクロツクφ_Mにより制御信号INITIALが発生
し、シーケンスカウンタ３０３はＳ０に設定さ
れ、CIMはアイドル（IDLE）以前の信号受信準
備状態に戻る。

従つて、このシステムによれば、調歩同期、双
方向、反転二連送方式による半二重方式の多重通
信をCCUとLCUとの間で確実に行なうことがで
き、伝送路を集約配線化することができる。

次に、このシステムにおけるCIMのADモード
における動作について説明する。

前述したように、CIMを介してCCUとデータ
の授受を行なうべき電気装置としては各種のセン
サなどアナログ信号を出力する外部負荷５７，５
８（第２図）があり、そのため、本発明の実施例
においては、Ａ／Ｄ制御回路１０６を含み、外付
けのＡ／Ｄ４０を制御する機能をも有するものと
なつている。そして、このときのCIMの動作モ
ードがADモードである。

さて、これも既に説明したように、このCIM
では入力２⁰〜２³に与えるべきアドレスデータに
よつて動作モードの設定が行なわれるようになつ
ており、ADモードに対応するアドレスデータ
は、第７図に示すように“Ｅ”と“Ｆ”となつて
いる。

次に、このCIMがADモードによる動作を行な
うように設定された場合のシフトレジスタ１０４
に格納されるデータの内容は第５図に示すように
なり、No.０からNo.７までの８ビツトがＡ／Ｄ４０
を介して外部負荷５７，５８などから取込んだ
ADデータ格納用で、No.８，No.９の２ビツトが
ADチヤンネルデータ格納用であり、これにより
DIOデータ用としてはNo.10からNo.19の10ビツトと
なつている。なお、その他はDIOモードのときと
同じである。また、このときのADチヤンネルデ
ータとは、マルチチヤンネルのＡ／Ｄを使用した
場合のチヤンネル指定用のデータであり、このシ
ステムではＡ／Ｄ４０として４チヤンネルのもの
を用いているので、２ビツトを割当てているので
ある。

シフトレジスタ３２０は８ビツトのもので、外
付けのＡ／Ｄ４０からシリアルで取込んだデイジ
タルデータ（外部負荷５７，５８などから与えら
れたアナログデータをＡ／Ｄ変換したもの）を格
納してパラレル読出しを可能にすると共に、Ａ／
Ｄ４０のチヤンネルを指定するためのカウンタ３
２５から与えられる２ビツトのチヤンネル選択デ
ータをパラレルに受入れ、それをシリアルに読出
してＡ／Ｄ４０に供給する働きをする。

レジスタ３２１は32ビツトのもので、Ａ／Ｄ４
０が８ビツトで４チヤンネルのものなので、それ
に合わせて８ビツト４チヤンネルのレジスタとし
て用いられ、Ａ／Ｄ４０から８ビツトで取込まれ
たデータを各チヤンネルごとに収容する。

ゲート３２２もレジスタ３２１に対応して32ビ
ツト（８ビツト４チヤンネル）となつており、デ
ータ伝送用のシフトレジスタ１０４のQ₈ビツト
とQ₉ビツトのセルから読出したADチヤンネルデ
ータ（第５図）によつて制御され、レジスタ３２
１のチヤンネルの１つを選択し、その８ビツトの
データをシフトレジスタQ₀ビツトからQ₇ビツト
のセルにADデータ（第５図）として書込む働き
をする。

カウンタ３２３はクロツクφ_Mのカウントによ
り歩進し、Ａ／Ｄ制御回路１０６全体の動作をシ
ーケンシヤルに、しかもサイクリツクに制御する
働きをする。

Ａ／Ｄ制御用信号発生回路３２４はカウンタ３
２３の出力をデコードするデコーダと論理回路を
含み、Ａ／Ｄ制御回路１０６全体の動作に必要な
各種の制御信号を発生する働きをする。

次に、このＡ／Ｄ制御回路１０６全体の動作に
ついて説明する。

このCIMでは、カウンタ３２３のカウント出
力のそれぞれに対応してシーケンシヤルに御制が
進み、そのステツプ数は27で、カウント出力０
（これをＳ０という）からカウント出力26（これを
Ｓ２６という）までで１サイクルの制御が完了
し、Ａ／Ｄ４０の１チヤンネル分のデータがレジ
スタ３２１に取込まれる。

まず、１サイクルの制御が開始すると信号INC
によりチヤンネル選択用のカウンタ３２５がイン
クリメントされ、これによりカウンタ３２５の出
力データは、１サイクルごとに順次、（０，０）
→（０，１）→（１，０）→（１，１）→（０，
０）と変化する。

このカウンタ３２５の出力データはシフトレジ
スタ３２０の先頭２ビツト位置にパラレルに書込
まれ、ついでシリアルデータADSIとして読出さ
れてＡ／Ｄ４０に供給される。

また、これと並行して、カウンタ３２５の出力
データはデコーダ（図示してない）を介してレジ
スタ３２１にも供給され、レジスタ３２１の対応
するチヤンネルの８ビツトを選択する。

続いて、Ａ／Ｄ４０はシリアルデータADSIと
して入力したチヤンネル選択データに応じてそれ
に対応したアナログ入力チヤンネルを選択し、そ
のアナログデータをデイジタルデータに変換して
から８ビツトのシリアルデータADSOとしてシフ
トレジスタ３２０のシリアル入力に供給し、この
シフトレジスタ３２０に格納する。

その後、このシフトレジスタ３２０に格納され
た８ビツトのデイジタル変換されたデータAD
は、所定のタイミングでパラレルに読出され、カ
ウンタ３２５の出力データによつて予め選択され
ているレジスタ３２１の所定のチヤンネルの８ビ
ツトに移され、１サイクルの制御動作を終了す
る。

こうして、例えばカウンタ３２５の出力データ
が（０，０）となつていたとすれば、Ａ／Ｄ４０
のチヤンネル０のアナログデータがデイジタル化
され、レジスタ３２１のチヤンネル０の８ビツト
に格納されたあと、カウンタ３２３はＳ０にリセ
ツトされ、次のサイクルの動作に進み、カウンタ
３２５はインクリメントされてその出力データは
（０，１）となり、今度はチヤンネル１のアナロ
グデータがデイジタル化されてレジスタ３２１の
チヤンネル１の８ビツトに収容される。

従つて、このCIMによれば、Ａ／Ｄ制御回路
１０６によるＡ／Ｄ４０からのデータ取込動作
が、シーケンスカウンタ３０３とシーケンスデコ
ーダ３０４によるデータ伝送処理とタイミング的
に独立して行なわれ、レジスタ３２１の各チヤン
ネルのデータは４サイクルのAD制御動作に１回
の割合でリフレツシユされ、レジスタ３２１には
Ａ／Ｄ４０の４つのチヤンネルに入力されている
アナログデータが、それぞれのチヤンネルごとに
８ビツトのデイジタルデータとして常に用意され
ていることになる。

そこで、いま、伝送路から受信信号RXDが入
力され、それに付されているアドレスデータがこ
のCIMに対するものであつたとする。なお、こ
のときのアドレスデータは、既に説明したよう
に、“Ｅ”又は“Ｆ”である。

そうすると、受信フレームの入力が終つた時点
（第８図のＳ４８）でシフトレジスタ１０４に書
込まれるデータのフオーマツトは第５図のADモ
ードとなつているため、このシフトレジスタ１０
４のQ₈ビツトとQ₉ビツトには２ビツトからなる
ADチヤンネルデータが格納されている。そこ
で、このADチヤンネルデータはＳ４８で信号
WRITESTBが発生した時点で読出され、これに
よりゲート３２２の４つのチヤンネルのうちの一
つが選択される。

この結果、Ｓ７３（第８図）で信号PSと
SHIFTが発生した時点で、レジスタ３２１の４
つのチヤンネルのうち、シフトレジスタ１０４の
Q₈，Q₉の２つのビツトで選ばれたチヤンネルの
ADデータだけが読出され、それがシフトレジス
タ１０４のQ₀ビツトからQ₇ビツトまでの８ビツ
ト部分に書込まれる。

そして、これがＳ７４以降の送信状態で送信信
号TXDに含まれ、CCUに伝送されることにな
る。

ところで、このCIMでは、上記したように受
信信号RXDの受信処理とそれに続く送信信号
TXDの送信処理とは無関係に、常にレジスタ３
２１の中にはADデータが用意されている。

従つて、このシステムでは、どのようなタイミ
ングで自分宛の受信信号RXDが現われても、直
ちにADデータによる送信信号TXDの伝送を行な
うことができ、Ａ／Ｄ４０の動作により伝送処理
が影響を受けることがなく、Ａ／Ｄ変換動作に必
要な時間のために伝送速度が低下するなどの虞れ
がない。

なお、このシステムでは、CIMをLSI化するに
際してＡ／Ｄ４０を外付けとし、CIMの汎用化
に際してのコストダウンを図るようになつてい
る。つまり、第２図で説明したように、このシス
テムではモードの設定により一種類のCIMを
LCU３０〜３１としても、LCU３２としても、
或いはCCU１０のCIM３３としても使用できる
ようにしている。しかして、このとき、Ａ／Ｄを
内蔵させてしまうとCIM３０，３１，３３とし
て使用したときに無駄なものとなり、しかも、一
般に自動車の集約配線システムに適用した場合に
は、CIM３２として使用される個数の方が他の
CIM３０，３１，３３として使用される個数よ
り少ないため、CIMの全部にＡ／Ｄを内蔵させ
ることによりメリツトがあまりない。そのため、
Ａ／Ｄを外付けとしているのである。

しかして、このＡ／Ｄの外付けのため、第４図
から明らかなように、外付けのＡ／Ｄ４０に対し
て４本の接続端子が必要になり、LSI化した際に
端子ピン数の増加をもたらす虞れがある。

そこで、このシステムでは、CIMがADモード
に設定されたときには、Ｉ／Ｏバツフア１０５の
14のポートのうちの４本がＡ／Ｄ４０に対する接
続端子として切換えられるようにしてある。すな
わち、このシステムでは、Ｉ／Ｏバツフア１０５
が14ポートとなつており、これらは第５図から明
らかなように、CUMがDIOモードに設定された
ときには全部が入出力ポートとして使用される可
能性があるが、ADモードのときには最大でも10
ポートしか使用されず、４ポートはDIOのデータ
の入出力には使用されないで余つている。そこ
で、この余つた４ポートをADモードで切換え、
Ａ／Ｄ４０に対する端子ピンとして使用すれば、
Ａ／Ｄを外付けにしても端子ピン数の増加はな
く、LSI化に際して汎用性が増し、コストダウン
が可能になる。

ところで、上記のシステムにおいては、多数の
LCU相互間でのデータ伝送制御のためにCCUが
設けられ、このCCUに含まれているマイコンな
どによりシステム全体の制御が適切に行なわれる
ようになつている。そして、このため、CCUや
各LCUに使用されているCIMは、CCU側でMPU
モードに設定された場合にはマイコンからの制御
により１フレーム分ごとのデータTXDの送信を
開始し、一方、LCU側でDIOモードに設定され
た場合にはCCU側から送信されたデータTXDが
受信データRXDとして入力され、それが確実に
受信完了されたことにより自らの送信データ
TXDの伝送を開始するようになつている。

従つて、このCIMを用いた伝送システムにお
いては、そこで必要とするデータ伝送機能を得る
ため、マイコンなどを備えたCCUが不可欠であ
り、CIMだけで伝送システムを構成することは
できない。即ち、第９図のように、２個のCIM
とを１本のOFなどで結合し、CIMをMPU
モードとし、CIMをDIOモードにしたとして
も、このままではいずれのCIMからのデータの
送信は開始しないから、データ伝送機能は発揮さ
れない。このことは両方のCIMをMPUモード或
いはDIOモードにしても同じである。

もつとも、この第９図のように構成した場合で
も、何らかの手段を用いていずれかのCIMから
データの送信を行なわせてやれば、それ以後、デ
ータ伝送動作が開始され、交互にデータ伝送が継
続されるようにすることができる。

しかしながら、このようにして伝送を開始させ
たとしても、このようなデータ伝送系にはノイズ
などによるデータ伝送誤りの発生が不可避であ
り、この結果、ひとたび伝送エラーが発生すれ
ば、その時点でデータ伝送動作はストツプしてし
まうことになり、従つて安定したデータ伝送動作
は望めない。

一方、自動車内の配線システムとしては、多数
のLCUを含む比較的大規模なデータ伝送システ
ムに限らず、２個のLCU相互間での多重伝送が
行なえるだけで充分であるという、比較的小規模
なデータ伝送システムも必要になる場合がある。
例えば、操舵輪コラムの側面に設けたスイツチパ
ネルと、ヘツドランプやホーンなどの被制御機器
との間の配線システムなどがそれである。従つ
て、このようなシステムに対しては、もしも可能
なら第９図に示した小規模なデータ伝送システム
の使用が望ましい。

しかしながら、この程度の小規模データ伝送シ
ステムに対しても、それを上記したCIMを用い
て構成した場合には、一方のCIMにマイコンな
どによる制御装置を設け、このCIMにCCUとし
ての機能を付与したり、或いは２個のLCUに対
してさらにCCUを別に設けたりする必要があり、
全体的な規模に比して割高なシステムとなつてし
まうという欠点があつた。

〔発明の目的〕

本発明の目的は、上記した従来のCIMの欠点
を除き、２個のCIMを伝送路を介して相互に結
合し、LCUの１対１伝送システムとするだけで
直ちに多重データ伝送を安定に行なわせることが
でき、小規模データ伝送システムのローコスト化
が可能で、自動車内の集約配線化に有用な改良さ
れたCIMを提供するにある。

〔発明の概要〕

この目的を達成するため、本発明は、CIMに、
アクテイブモードとパツシブモードの２種の動作
モードを設け、これらをアドレス入力により切換
えられるようにすると共に、動作モードがアクテ
イブモードかパツシブモードかに応じて、データ
ポートの入出力方向が反転され、アクテイブモー
ドのときでも出力ポートの数とパツシブモードの
ときでの入力ポートの数とが同数になるようにし
た点を特徴とする。

〔発明の実施例〕

以下、本発明による通信処理回路（CIM）の
実施例を図面によつて説明する。

第１０図は本発明の一実施例で、第４図の
CIMと異なつている点は自動送信回路３３０が
設けられている点であり、その他はこれらの図か
ら見る限り同じである。なお、アドレス比較回路
１０３のコンパレータ３０７とシフトレジスタ１
０４との接続部分の構成は第４図と同じである
が、この第１０図ではさらに詳しく描いてある。

さて、既に説明したように、第４図のCIMは、
アドレスの設定によりDIOモード、ADモード、
MPUモードの３種のモードに切換えて動作可能
にしてある。

一方、この第１０図の本発明の実施例では、従
来のCIMと同様にアドレスにより３種のモード
の設定が可能であるが、それに加えて、これら３
種のモードの中でさらに別のモードがとり得るよ
うになつており、この別のモードの中にアクチブ
モードとパツシブモードの２つのモードがある。
そして、この別のモードの設定を可能にするた
め、この本発明の実施例では、第１１図に示すよ
うに、４本のアドレス入力端子ピンの外に２本の
モードセレクト入力端子ピンMS₀，MS₁を設けて
あり、アドレス入力とモードセレクト入力とのマ
トリクスにより所定のモードに設定できるように
なつている。

さて、第９図の様な１対１伝送システムを本発
明によるCIMによつて構成するためには、一方
のCIM、例えばCIMをアクチブモードに、そ
して他方のCIM（この場合はCIM）をパツシブ
モードに設定する。なお、この実施例では、
CIMをアクチブモードに設定するためには、ア
ドレスを“１”から“Ｄ”までのいずれか一つに
設定し（このときには、第７図から明らかなよう
にDIOモードとなる）、さらにモードセレクト入
力MS₁＝１、MS₀＝0or1にそれぞれ設定するよう
になつており、パツシブモードに設定するために
は、同じくアドレスを“１”から“Ｄ”までのい
ずれか一つに設定し、モードセレクト入力MS₁＝
０にしてやるようになつている。

ところで、この第１０図の実施例においても、
そのデータ伝送動作におけるアドレスの機能は第
４図のCIMと同じである。一方、第９図に示す
ような１対１伝送システムにおいては、CIM
とCIMの間で相互にデータがやり取りされる。
従つて、このときにデータ伝送を可能にするため
には、CIMとCIMの両方を同じアドレス
（アドレス１〜Ｄの間に限る）に設定してシステ
ムを構成しなければならない。

なお、このため、アクチブモードでは同じアド
レスに対してＩ／Ｏバツフアの入力ポートと出力
ポートを反転させる必要があり、そのように構成
してあるが、この点については後述する。

次に、自動送信回路３３０を含む制御回路１０
１の一実施例を第１２図に示す。

この実施例による自動送信回路３３０はゲート
回路とインバータ、それにフリツプ・フロツプで
構成され、それによりCIMがアクチブモードに
設定されたときには、シーケンスカウンタ３０３
のカウント出力がＳ２５４になつたとき、所定の
タイミングで信号LOAD４９を発生し、シーケ
ンスカウンタ３０３にＳ４９をロードする働きを
するもので、その動作は第１３図のようになつて
いる。なお、この第１２図における信号STB３
は、このCIMがMPUモードに設定されたときに
意味をもつもので、アクチブモードでは特に関係
がない信号である。

こうして、DIOモードの中で、さらにアクチブ
モードとパツシブモードに設定可能にした本発明
の一実施例によるCIMを用い、第９図に示すよ
うなLCUの１対１伝送システムを構成すると第
１４図のようになる。ここで、CIM３４はDIOモ
ードでかつアクチブモードに設定されたCIMを、
そしてCIM３５はDIOモードでかつパツシブモー
ドに設定されたCIMをそれぞれ表わす。従つて、
CIM３４は第１０図及び第１２図で示した自動
送信回路３３０が能動化されている以外は第４図
などで説明したDIOモードにおけるCIMとして動
作し、他方、CIM３５は自動送信回路３３０が
能動化されないから、第４図などで説明したDIO
モードにあるCIMと全く同じ動作をするように
なつている。

次に、第１０図に示した本発明の実施例による
CIMを用いて構成した第１４図に示すような１
対１伝送システムの動作について説明する。な
お、上述のように、第１４図におけるCIM３４，
３５は、いずれもその基本的動作はDIOモードに
おけるものとなつている（特にCIM３５はDIOモ
ードと全く同じである）から、以下の説明では第
８図を用いて行なう。

まず、自動車のエンジンキーが操作されるなど
して伝送システムの電源が投入されると、イニシ
ヤライズが行なわれ、シーケンスカウンタ３０３
の出力はＳ０にセツトされる。そして、それにひ
き続いてクロツクφ_Mのカウントにより、このカ
ウンタ３０３が歩進してゆく。こうしてカウンタ
３０３が歩進を開始してゆきそのカウント出力が
Ｓ２５になると、CIM３４，３５はいずれもア
イドル状態になり、その後は受信信号が入力され
てくるのをただ待つているだけの状態になつてし
まう。

ところで、このシステムでは、第１４図から明
らかなように、信号伝送路２０に結合されている
のは２個のCIM３４，３５だけであり、従つて、
これらがいずれもアイドル状態に入つてしまえ
ば、第９図で説明したように、データ伝送動作は
いつまで経つても開始されない。

しかしながら、この第１４図では、CIM３４，
３５が本発明の実施例によるものであり、これに
よりCIM３５はアクチブモードに設定されてい
る。

一方、第１０図に関連して説明したとおり、本
発明によるCIMでもその基本的な動作は第４図
のCIMと同じであり、従つて、アイドル状態に
あつてもCIM３４，３５のシーケンスカウンタ
３０３はクロツクφ_Mのカウントをそのまま続け
ている。

そこで、第１４図のシステムにおいて、イニシ
ヤライズ後にCIM３４，３５がアイドル状態に
入ると、それ以後、パツシブモードにあるCIM
３５はそのままアイドル状態にとどまつている
が、CIM３４はアクチブモードに設定されてい
るため、自動送信回路３３０が能動化されてお
り、この結果、シーケンシヤルカウンタ３０３の
カウント出力がＳ２５４に達した後の所定のタイ
ミングで第１３図に示すように信号LODO４９が
発生し、シーケンシヤルカウンタ３０３の出力に
Ｓ４９がロードされる。

既に説明したように、本発明によるCIM３４，
３５においても、第４図ないし第８図で説明した
ように、シーケンシヤルカウンタ３０３のカウン
トデータによつて伝送動作が制御されている。従
つて、CIM３４のシーケンスカウンタ３０３の
出力データがＳ４９にされると、第８図から明ら
かなように、このCIM３４の動作はそれまでの
アイドル状態からDUMMY状態にジヤンプし、
その後、このシーケンシヤルカウンタ３０３の歩
進によつて25ビツト“０”送信と、それに続くＳ
７４からのデータTXDの送信動作に入ることに
なる。

こうして、ひとたびCIM３４からデータの送
信が開始すれば、このデータがアイドル状態にあ
るCIM３５によつて受信され、この結果、CIM
３４と３５との間でのデータ伝送はDIOモードで
交互に１フレーム分づつ行なわれ、２個のCIM
３４と３５とによる１対１伝送システムによるデ
ータ伝送が開始することになる。

従つて、このときのCIM３４とCIM３５の状
態遷移図を示すと第１５図に示すようになる。

一方、このようにしてCIM３４と３５の間で
のデータ伝送動作が開始し、定常的な半二重方式
によるデータ伝送が行なわれているときに伝送エ
ラーが発生したとすれば、CIM３４と３５の両
方がアイドル状態になり、再びデータ伝送動作は
停止されてしまう。

しかしながら、このときにも、CIM３４がア
クチブモードにあるため、シーケンスカウンタ３
０３のカウント出力がＳ２５４になつた時点で再
びシーケンスカウンタ３０３にＳ４９がロードさ
れ、自動的にデータ送信が開始される。

従つて、この発明の実施例によるCIMによれ
ば、動作モードをアクチブモードとパツシブモー
ドに選択した上で第１４図に示すように１対１伝
送システムを構成するだけで常に安定にデータ伝
送を行なうことができ、小規模なデータ伝送シス
テムをローコストで構成することができる。

ここで、本発明の一実施例におけるモード選択
とＩ／Ｏバツフア１０５の入出力ポートの切換え
について説明する。

既に説明したように、第１０図に示した本発明
の一実施例では、DIOモードのときにアクチブモ
ードとパツシブモードとに選択設定が可能で、ア
クチブモードでは自動送信回路３３０が能動化さ
れるようになつているが、その他、DIOモードに
よるデータ伝送動作やその他の構成は第４図の
CIMと同じであり、そのため、DIOモードでは
Ｉ／Ｏバツフア１０５のポートの方向性がアドレ
スによつて決められ、アドレスがそのまま出力ポ
ート数となるようにしてある。例えば、DIOモー
ドには４ビツトのアドレスの“１”から“Ｄ”が
対応しているが、アドレスを“１”にすればＩ／
Ｏバツフア１０５の14ビツトのポートのうち、１
ビツトが出力ポートで13ビツトが入力ポートとな
り、アドレス“Ｄ”では13ビツトが出力ポートで
１ビツトが入力ポートになる。

一方、これも既に説明したとおり、第１４図の
ような１対１伝送システムでは、両方のCIM３
４と３５のアドレスを一致させておかなければ、
データの伝送は行なえない。

しかして、この第１４図のシステムでは、一方
のCIM、例えばCIM３４から送信されたデータ
は必ずCIM３５によつてだけ受信され、他方、
CIM３５が送信したデータはCIM３４でしか受
信されないから、これら両方のCIM３４と３５
でＩ／Ｏバツフア１０５の入力ポート数と出力ポ
ート数とを同じにしたのでは、データ伝送に無駄
が生じ、伝送可能なビツト数を有効に利用できな
くなつてしまう。つまり、データ伝送の本質か
ら、このような１対１伝送システムにおける一方
のCIMにおける入力ポートのデータは他方の
CIMにおける出力ポートによつて受信されなけ
ればデータ伝送が行なわれたことにならないか
ら、一方のCIMにおける入力ポートの数は他方
のCIMにおける出力ポートの数に等しくし、反
対に一方のCIMの出力ポート数は他方のCIMの
入力ポート数に等しくするのが最も望ましい。

そこで、この実施例では、アドレスによるＩ／
Ｏバツフア１０５の入出力ポートの切換を、パツ
シブモードでは第４図のCIMと同様に行ない、
他方、アクチブモードに設定されたときには、パ
ツシブモード時と反対に、アドレス数が入力ポー
ト数に対応して行なわれるようにしてある。例え
ば、いま、第１４図のCIM３４と３５がアドレ
ス“１”に設定されていたとすれば、CIM３５
ではＩ／Ｏバツフア１０５の14本のポートのう
ち、１本が出力ポート、13本が入力ポートとおな
るのに対して、アクチブモードにあるCIM３４
では出力ポートが13本、入力ポートが１本とな
り、１対１伝送におけるデータ転送機能を充分に
活用することができる。

なお、既に説明したとおり、本発明のCIMが
アクチブモードに設定されたときには、電源投入
後、或いはデータの受信が終了した後、シーケン
スカウンタ３０３がＳ２５４に歩進してから自動
送信動作に入る。

そこで、いま、クロツクφ_Mによるデータの伝
送速度を250Kbit／Secとすれば、約１ｍSecの待
ち時間で自動送信動作に入るようになるが、この
時間はシーケンスカウンタ３０３の最大ビツト数
とクロツクの周波数で任意に設定可能なことはい
うまでもない。

また、第１０図の実施例では、シーケンスカウ
ンタ３０３を利用して自動送信に入るまでの時間
を設定しているため、アクチブモードでの動作に
必要な構成の付加が少くローコストで済む。

〔発明の効果〕

以上説明したように、本発明によれば、CCU
を含まない２個のLCUで１対１伝送システムを
構成しても確実なデータ伝送を行なわせることが
できるから、従来技術の欠点を除き、小規模デー
タ伝送システムに適用して自動車内集約配線ンス
テムなどのローコスト化に有効な通信処理回路を
容易に提供することができる。

【図面の簡単な説明】

第１図は自動車内集約配線システムの一例を示
す説明図、第２図はデータ伝送方式の一例を示す
ブロツク構成図、第３図は各端末処理装置の一例
を示すブロツク図、第４図は第３図をさらに詳細
にしたブロツク図、第５図はデータ内容の一例を
示す説明図、第６図は伝送波形の一例を示す説明
図、第７図はモード選択の一例を示す説明図、第
８図はDIOモードの動作を説明するためのタイミ
ングチヤート、第９図は小規模データ伝送システ
ムの概念図、第１０図は本発明による通信処理回
路の一実施例を示すブロツク図、第１１図はモー
ドセレクト入力の説明図、第１２図は自動送信回
路の一実施例を示すブロツク図、第１３図はその
動作説明用のタイミングチヤート、第１４図は本
発明による通信処理回路を用いた１対１伝送シス
テムの一実施例を示すブロツク図、第１５図はそ
の動作説明図である。１０……中央処理装置、２０……信号伝送路、
３０〜３２……端末処理装置、３３……通信制御
装置、４０……Ａ／Ｄ（アナログ・デイジタル変
換器）、５１〜５８……外部負荷、１０１……制
御回路、１０２……同期回路、１０３……アドレ
ス比較回路、１０４……シフトレジスタ、１０５
……Ｉ／Ｏバツフア、１０６……Ａ／Ｄ制御回
路、１０７……クロツク発生器、３０１……同期
回路、３０２……カウンタ、３０３……シーケン
スカウンタ、３０４……シーケンスデコーダ、３
０５……異常検出器、３０６……アドレスデコー
ダ、３０７……コンパレータ、３０８……エラー
検出回路、３１０……複合ゲート、３１１……エ
クスクルーシブオアゲート、３１２……アンドゲ
ート、３２０……シフトレジスタ、３２１……レ
ジスタ、３２２……ゲート、３２３……カウン
タ、３２４……Ａ／Ｄ制御用信号発生回路、３２
５……カウンタ、３３０……自動送信回路。

Claims

【特許請求の範囲】１データ取込用の入力ポートとデータ送出用の
出力ポートの何れかに切換可能な複数のデータポ
ートと、対をなす相手局からの所定のフオーマツ
トの入力データによる呼び掛けに応答して前記デ
ータポートの中での出力ポートに対するデータの
受信動作を行ない、それに続いて相手局への前記
データポートの中での入力ポートから取込んだデ
ータの送信動作を開始するようにした通信処理回
路において、通信処理回路の動作モードをアクテ
イブモードとパツシブモードの何れか一方に切換
える手段と、このアクテイブモードとパツシブモ
ードの切換に応じてアクテイブモードのときでの
出力ポートの数とパツシブモードのときでの入力
ポートの数が同数となるように前記複数のデータ
ポートのそれぞれの入出力方向を切換える手段と
を設け、前記アクテイブモードが所定の周期で自
動的に送信を開始する動作モードになり、前記パ
ツシブモードが受信状態で待機する動作モードに
なるように構成したことを特徴とする通信処理回
路。２データ取込用の入力ポートとデータ送出用の
出力ポートの何れかに切換可能な複数のデータポ
ートと、対をなす相手局からの所定のフオーマツ
トの入力データによる呼び掛けに応答して前記デ
ータポートの中での出力ポートに対するデータの
受信動作を行ない、それに続いて相手局への前記
データポートの中での入力ポートから取込んだデ
ータの送信動作を開始するようにした通信処理回
路であつて、該通信処理回路の動作モードをアク
テイブモードとパツシブモードの何れか一方に切
換える手段と、このアクテイブモードとパツシブ
モードの切換に応じてアクテイブモードのときで
の出力ポートの数とパツシブモードのときでの入
力ポートの数が同数となるように前記複数のデー
タポートのそれぞれの入出力方向を切換える手段
とを有し、前記アクテイブモードが所定の周期で
自動的に送信を開始する動作モードになり、前記
パツシブモードが受信状態で待機する動作モード
になるように構成した通信処理回路を２個用い、
一方を前記アクテイブモードに、他方を前記パツ
シブモードに設定した上で相互に伝送系を介して
結合し、又方向にデータ伝送を行なうように構成
したことを特徴とする１対１伝送システム。