JPH0431158B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアナログ信号を入出力する例えば計
測器、サーボアンプ等の遠隔監視制御に係り、特
に、直列データを伝送する光フアイバ等の伝送路
と監視制御対象との間に設けられたアナログ信号
入出力装置に関するものである。

〔従来の技術〕

第５図は計測器、サーボアンプ等を監視制御対
象とする一般的な遠隔監視制御系を示すもので、
上位コントローラ１と複数の監視制御対象２ａ，
２ｂ，…，２ｎとが光フアイバでなる伝送路３に
よつて接続されており、監視制御対象２ａ，２
ｂ，…２ｎの前後にはそれぞれアナログ信号入出
力装置としてのインターフエース４ａ，４ｂ，
…，４ｎが挿設されている。

ここで、上記コントローラ１が伝送路３を介し
て直列データを送信すると、インターフエース４
ａ，４ｂ，…，４ｎは自局の信号を選択して一
旦、並列データに変換した後、アナログ信号に変
換して監視制御対象２ａ，２ｂ，…，２ｎに加え
る一方、これらの監視制御対象２ａ，２ｂ，…，
２ｎが出力するアナログデータをデイジタル化す
ると共に直列データに変換し、伝送路３を介して
上位コントローラ１に返送する。

第６図はインターフエース４ａの詳細な構成を
示すブロツク図で、図中４１は中央処理装置（以
下CPUと言う）、４２はメモリ、４３は伝送路３
の直列データを取り込んで並列データに変える一
方、並列データを直列データに変換して伝送路３
を送出する直列信号制御装置としてのシリアルコ
ントローラ、４４は空いたバスを利用してデータ
転送を行うDMA（DirectMemory Access）コン
トローラ、４５はＤ／Ａコンバータ、４６はＡ／
Ｄコンバータをそれぞれ示す。

この第６図において、伝送路３から送り込まれ
たデータはシリアルコントローラ４３で受信さ
れ、DMAコントローラ４４の制御下でメモリ４
２に転送される。次いで、CPU４４によつてこ
のデータがＤ／Ａコンバータ４５に加えられ、こ
こでアナログ信号に変換されて監視制御対象に加
えられる。一方、監視制御対象からのアナログ信
号はＡ／Ｄコンバータ４６によつてデイジタル化
され、次いで、CPU４１によつて一旦、メモリ
４２にストアされる。またこのデータはDMAコ
ントローラ４４の制御下でシリアルコントローラ
４３に転送され、ここで直列データに変換されて
伝送路３を送り出される。これら一連の動作は予
め決められた手順の元でCPU４１の制御下で行
なわれる。

なお、シリアルコントローラ４３を経由するデ
ータの入出力動作をCPU４４が直接行なわない
でDMAコントローラ４４によつて制御する理由
は、上位コントローラ１との間でアナログデータ
を高速で入出力する場合CPU４１のプログラム
制御では能力的に送受信が不可能になるためであ
る。

〔発明が解決しようとしてする問題点〕

上記のような従来のアナログ信号入出力装置
は、機能の少ない割には多くの要素、すなわち、
CPU４１、メモリ４２およびDMAコントローラ
４４が付加されてハードウエア上の構成が複雑化
すると同時に形状が大型化し、その分だけ信頼性
も劣るという欠点があつた。

この発明は、かかる従来装置の欠点を除去する
ためになされたもので、構成を著しく簡易化し
得、これによつて小形化および信頼性の向上を図
り得るアナログ信号入出力装置の提供を目的とす
る。

〔問題点を解決するための手段〕

この発明に係るアナログ信号入出力装置は、直
列データを受信して並列データに変換する受信
部、並列データを直列データに変換して送信する
送信部、これら送，受信部を連動させる結合回路
を有する直列信号制御装置と、この直列信号制御
装置に直結され、受信部の並列データをアナログ
信号に変換するＤ／Ａコンバータと、やはり直列
信号制御装置に直結され、アナログ信号をデイジ
タル化して送信部に加えるＡ／Ｄコンバータとを
備えたものである。

〔作 用〕

この発明においては、直列信号制御装置の受信
部によつて伝送路の直列データを受信し、これに
対応する並列データをＤ／Ａコンバータに加えて
アナログ信号を監視制御対象に加えると共に、結
合回路の作用によりこの受信動作から所定の時間
を経過後に監視制御対象からのアナログ信号を
Ａ／Ｄコンバータでデイジタル化し、次いで、直
列信号制御装置の送信部により直列データに変換
して伝送路に送出する。

〔実施例〕

第１図はこの発明の一実施例の全体的な構成を
示すブロツク図で、伝送路３に直列信号制御装置
としてのシリアルコントローラ４３が結合され、
さらに、このシリアルコントローラ４３に前述し
たＤ／Ａコンバータ４５およびＡ／Ｄコンバータ
４６が直結されている。

第２図はシリアルコントローラ４３の詳細な構
成を示すブロツク図で、主に、伝送路３１のデー
タを受信して並列データをＤ／Ａコンバータ４５
に加える送信部４１０と、Ａ／Ｄコンバータ４６
の出力を直列信号に変えて伝送路３２に送出する
送信部４２０と、受信部４１０が受信動作したと
き、これに続いて送信動作に移るべく結合回路と
してのデイレイ回路４３０とを備えている。

また、受信部４１０は伝送路３１からのフレー
ム構成されたデータをデータＤ１とクロツクＫに
分割する復調器４１１と、フレームおよび自局の
アドレスを検出するフレーム／アドレス検出回路
４１２と、このフレーム／アドレス検出回路が自
局のアドレスを検出したときに始めてクロツクを
送るANDゲート４１３と、このANDゲート４１
３を通してクロツクを加えたとき、上記アドレス
に続くデータを入力するシフトレジスタ４１４
と、ANDゲート４１３を通るクロツクを計数す
るビツト数カウンタ４１５と、このビツト数カウ
ンタ４１５が所定値に到達するとシフトレジスタ
４１４の内容をラツチしてＤ／Ａコンバータ４５
に送り込むラツチ４１６とで構成されている。

一方、送信部４２０はクロツクを発生する発振
器４２１と、デイレイ回路４３０の出力によつて
リセツトされ、その時点からクロツクを計数する
ビツト数カウンタ４２２と、このビツト数カウン
タ４２２に応動して発振器４２１のクロツクを通
すANDゲート４２３と、デイレイ回路４３０の
ロード信号によりＡ／Ｄコンバータ４６の出力を
同期用フレームコードFLA、上位コントローラ
１（第５図）のアドレスADDと共にロードする
シフトレジスタ４２４と、ANDゲート４２３の
クロツクに合わせてシフトレジスタ４２４の内容
を同期変調して伝送路３２に送り出す変調器４２
５とで構成されている。

上記の如く構成されたアナログ信号入出力装置
において、伝送路３１を介して同期変調されたデ
ータが復調器４１１に送り込まれると、ここで、
データＤ１とクロツクＫに分割されフレーム／ア
ドレス検出回路４１２に送られる。この検出回路
はフレームと自局ポートのアドレスを検出し、自
局のアドレスに一致したときANDゲート４１３
を開くことによつて以後に続くデータをシフトレ
ジスタ４１４に入力する。一方、このデータＤ１
のビツト数がビツト数カウンタ４１５によつて計
数され、全データがシフトレジスタ４１４に取込
まれたときビツト数カウンタ４１５はラツチ４１
６を動作させると共に、フレーム／アドレス検出
回路４１２に完了報告Ｅを加える。かくして、ラ
ツチ４１６の内容がＤ／Ａコンバータ４５によつ
てアナログ信号に変換されて受信サイクルを終了
する。

一方、Ａ／Ｄコンバータの変換スタート指令は
変換所要時間等に応じて最適な時点が選ばれる
が、ここでは、Ｄ／Ａコンバータがデータを受信
してからデイレイ回路４３０の遅延時間の経過後
にデータを取り込むようになつている。すなわ
ち、デイレイ回路４３０のロード信号Ｌにより
Ａ／Ｄコンバータ４６のデータは同期用のフレー
ムFLA、上位コントローラ１のアドレスADDと
共にシフトレジスタ４２４にロードされる。デイ
レイ回路４３０がロード信号Ｌをシフトレジスタ
４２４に加えた時、同時にビツト数カウンタ４２
２に対してリセツト信号Ｒ２を加えるので、その
瞬間からクロツクＫの計数を開始し、シフトレジ
スタ４２４にデータがロードされ終つた段階でこ
のクロツクＫとシフトレジスタ４２４の内容とが
変調器４２５に入力され、ここで同期変調された
後伝送路３２に送り出される。かくして送信サイ
クルを完了する。

第３図ａは伝送路３１を介して送り込まれる直
列データの構成を、第３図ｂに伝送路３２を介し
て送り出される直列データの構成をそれぞれ示す
伝送フオーマツトで、通常のHDLC（High Level
DataLink Control）フオーマツトに準拠させ得、
また、必要に応じてCRC（Cyclic Redundancy
Check）のための冗長ビツトを付加して誤り検出
を行つてもよい。

第４図ａ〜ｄは伝送手順例を示すタイムチヤー
トで、同図ａに示すように上位コントローラ１が
各ポートのデータを所定の時間々隔で送信すると
各ポートでは同図ｂに示すようにフレームコー
ド／アドレスを検出した時点よりＤ／Ａコンバー
タを動作させ、そして、同図ｃに示すように上位
コントローラが１フレーム分のデータを送信し終
つてからＡ／Ｄコンバータ４６を介して得られた
データをロードすると共に、同図ｄに示すように
各ポートから上位コントローラ１に対してＡ／Ｄ
変換データが送信される。

なお、上記実施例では上位コントローラからの
ポーリングによつてデータ伝送が行なわれる場合
について説明したが、各ポートからデータの送信
を開始する呼出応答方式にも本発明を適用するこ
とができる。

ところで、本発明は計測器、サーボアンプ等の
アナログ信号を入出力するものであるが、上記実
施例を構成する直列信号制御装置４０は接点信号
の入出力も可能であることから、これにシーケン
サを接続して遠隔シーケンス制御にも応用し得る
ものである。

〔発明の効果〕

この発明は以上説明した通り、受信部、送信部
および両者を結合する結合回路よりなる直列信号
制御装置と、受信部のデータをアナログ信号に変
換して監視制御対象に加えるＤ／Ａコンバータ
と、監視制御対象が出力するアナログ信号をデイ
ジタル化して送信部に加えＡ／Ｄコンバータとで
主要部が構成されているので、プログラム処理を
行う従来装置に比べて、構成が著しく簡易化さ
れ、これによつて小形化および信頼性の向上を図
り得、さらに、全体をカスタムLSI化することも
容易である。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体的な構成を
示すブロツク図、第２図は同実施例の主要な要素
の詳細な構成を示すブロツク図、第３図は同実施
例の動作を説明するための伝送フオーマツト、第
４図は同実施例の動作を説明するためのタイムチ
ヤート、第５図は一般的な遠隔監視制御系を示す
ブロツク図、第６図は従来のアナログ信号入出力
装置の構成を示すブロツク図である。 １…上位コントローラ、２ａ，２ｂ…２ｎ…監
視制御対象、３…伝送路、４３…直列信号制御装
置としてのシリアルコントローラ、４５…Ｄ／Ａ
コンバータ、４６…Ａ／Ｄコンバータ、なお、各
図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 伝送路からの直列データを並列データに変換
   する受信部、並列データを直列データに変換して
   前記伝送路に送出する送信部、これら送，受信部
   の何れか一方が動作を完了してから所定の時間を
   経過後、他方の動作を開始させるように両者を結
   合する結合回路を有する直列信号制御装置と、前
   記受信部の並列データをアナログ信号に変換して
   監視制御対象に加えるＤ／Ａコンバータと、前記
   監視制御対象が出力するアナログ信号をデイジタ
   ル信号に変換して前記送信部の入力とするＡ／Ｄ
   コンバータとを具備したことを特徴とするアナロ
   グ信号入出力装置。