JPH05129247A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129247A JPH05129247A JP29107691A JP29107691A JPH05129247A JP H05129247 A JPH05129247 A JP H05129247A JP 29107691 A JP29107691 A JP 29107691A JP 29107691 A JP29107691 A JP 29107691A JP H05129247 A JPH05129247 A JP H05129247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sog
- insulating layer
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 SOG 層のドライエッチング方法に関し、平坦
で且つ表面汚染の少ない絶縁層の形成を目的とする。 【構成】 被処理基板上に絶縁層として形成したSOG 層
のエッチングガスとしてCF4 ＋CHF3＋Ar系を用い、ま
た、被処理基板上に第１の絶縁層を形成した後、この第
１の絶縁層上にSOG 層を形成し、このSOG 層をエッチバ
ックして平坦化する工程において、平坦化工程の大部分
をCF4 ＋CHF3＋Ar系ガスを用いて行い、残部をCF4 ＋C4
H8系ガスを用いて行うことを特徴として半導体装置の製
造方法を構成する。
で且つ表面汚染の少ない絶縁層の形成を目的とする。 【構成】 被処理基板上に絶縁層として形成したSOG 層
のエッチングガスとしてCF4 ＋CHF3＋Ar系を用い、ま
た、被処理基板上に第１の絶縁層を形成した後、この第
１の絶縁層上にSOG 層を形成し、このSOG 層をエッチバ
ックして平坦化する工程において、平坦化工程の大部分
をCF4 ＋CHF3＋Ar系ガスを用いて行い、残部をCF4 ＋C4
H8系ガスを用いて行うことを特徴として半導体装置の製
造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明はスピン・オン・グラス層
のドライエッチング方法に関する。半導体集積回路は集
積化が進んでLSI やVLSIが実用化されているが、これは
半導体領域, 導体線路, 電極などの微小化により実現さ
れたものであり、現在は最小パターン幅が１μm （サブ
ミクロン）以下のものまで使用されており、また、回路
の多層化も行われている。
のドライエッチング方法に関する。半導体集積回路は集
積化が進んでLSI やVLSIが実用化されているが、これは
半導体領域, 導体線路, 電極などの微小化により実現さ
れたものであり、現在は最小パターン幅が１μm （サブ
ミクロン）以下のものまで使用されており、また、回路
の多層化も行われている。
【０００２】そして、かゝる集積回路の形成は薄膜形成
技術，写真蝕刻技術（フォトリソグラフィ），イオン注
入技術などを用いて行われている。本発明は回路の多層
化に当たって絶縁層として使用されるスピン・オン・グ
ラス（以下略してSOG ）のエッチング方法に関するもの
である。
技術，写真蝕刻技術（フォトリソグラフィ），イオン注
入技術などを用いて行われている。本発明は回路の多層
化に当たって絶縁層として使用されるスピン・オン・グ
ラス（以下略してSOG ）のエッチング方法に関するもの
である。
【０００３】
【従来の技術】半導体にはシリコン（Si) で代表される
単体半導体とガリウム・砒素(GaAs)やインジウム・燐(I
nP) で代表される化合物半導体とがあり、厚さ500 μm
程度にスライスした半導体基板( ウエハ) を用いてデバ
イスの形成が行われている。
単体半導体とガリウム・砒素(GaAs)やインジウム・燐(I
nP) で代表される化合物半導体とがあり、厚さ500 μm
程度にスライスした半導体基板( ウエハ) を用いてデバ
イスの形成が行われている。
【０００４】こゝで、先に記したように電子回路を構成
する導体線路の線幅は１μm 程度まで縮小されている
が、所定の電流量を確保するためには導体線路はかなり
の高さを保持することが必要であり、半導体基板上には
かゝる導体線路が密にパターン形成されている。
する導体線路の線幅は１μm 程度まで縮小されている
が、所定の電流量を確保するためには導体線路はかなり
の高さを保持することが必要であり、半導体基板上には
かゝる導体線路が密にパターン形成されている。
【０００５】また、多層化はかゝる基板上に絶縁層を設
け、この絶縁層に必要に応じてビア(Via) を形成した
後、この絶縁層上に導体線路をパターン形成することに
より多層回路が作られている。
け、この絶縁層に必要に応じてビア(Via) を形成した
後、この絶縁層上に導体線路をパターン形成することに
より多層回路が作られている。
【０００６】こゝで、絶縁層の形成材料としては二酸化
硅素（SiO2），窒化硅素（Si3N4),燐硅酸ガラス( 略称P
SG),SOGなどの無機材料やポリイミドのような有機材料
が使用されているが、信頼性の見地から無機材料が使用
されることが多い。
硅素（SiO2），窒化硅素（Si3N4),燐硅酸ガラス( 略称P
SG),SOGなどの無機材料やポリイミドのような有機材料
が使用されているが、信頼性の見地から無機材料が使用
されることが多い。
【０００７】そして、SiO2層, Si3N4 層，PSG 層などは
気相成長法( 略称CVD 法) を用いて形成されており、SO
G 層はスピンコート法を用いて形成されている。さて、
微細パターンが密に形成されている半導体基板上に絶縁
材料を被覆して絶縁層を形成する場合には、以後に行う
工程のために基板面をなるべく平坦に保つ必要がある
が、CVD 法で形成される絶縁皮膜は電気的な特性は優れ
ているものゝ、下地の凹凸を忠実に反映して形成される
ために凹凸は緩和されないと云う問題がある。
気相成長法( 略称CVD 法) を用いて形成されており、SO
G 層はスピンコート法を用いて形成されている。さて、
微細パターンが密に形成されている半導体基板上に絶縁
材料を被覆して絶縁層を形成する場合には、以後に行う
工程のために基板面をなるべく平坦に保つ必要がある
が、CVD 法で形成される絶縁皮膜は電気的な特性は優れ
ているものゝ、下地の凹凸を忠実に反映して形成される
ために凹凸は緩和されないと云う問題がある。
【０００８】これに反し、スピンコート法で形成される
SOG 層は下地の凹凸の平坦化が容易であり、また処理が
簡単なために多用されている。
SOG 層は下地の凹凸の平坦化が容易であり、また処理が
簡単なために多用されている。
【０００９】
【発明が解決しようとする課題】半導体集積回路の形成
に当たってSOG は被処理基板の平坦化絶縁材料として多
用されている。
に当たってSOG は被処理基板の平坦化絶縁材料として多
用されている。
【００１０】こゝで、SOG はSi(OR4) の分子式、但し、
R はCH3 などのアルキル基で表されるシリコンアルコキ
シドに水を加え、(1) 式に示すように加水分解させて平
衡状態に保たれている材料である。
R はCH3 などのアルキル基で表されるシリコンアルコキ
シドに水を加え、(1) 式に示すように加水分解させて平
衡状態に保たれている材料である。
【００１１】 Si(OR4) ＋４H2O ＝Si(OH)n (OR)4-n＋ｎROH ・・・・（１） かゝるSOG を被処理基板上に塗布して加熱するとSi(OH)
n (OR)4-nを構成するOH基が脱水縮合してSi-0-Si-の架
橋が生じ、これにより耐熱性の優れた絶縁皮膜を構成す
ることができる。
n (OR)4-nを構成するOH基が脱水縮合してSi-0-Si-の架
橋が生じ、これにより耐熱性の優れた絶縁皮膜を構成す
ることができる。
【００１２】然し、加熱により脱水縮合により生じたH2
O が蒸発する以外にROH の蒸発と分解が生ずることから
孔を生じ易く、また加熱過程で孔を塞ぐためのキュアー
(Cure)が進行する結果、ひび割れ(Crack) が生じ易いと
云う問題がある。
O が蒸発する以外にROH の蒸発と分解が生ずることから
孔を生じ易く、また加熱過程で孔を塞ぐためのキュアー
(Cure)が進行する結果、ひび割れ(Crack) が生じ易いと
云う問題がある。
【００１３】そこで、この問題を解決するためにSOG に
シリカゾル( コロイダルシリカ) を添加したものが用い
られており、既に市販されている。次に、多層化を行う
には、SOG 層をエッチングする必要があり、従来は反応
ガス( エッチャント) として四弗化炭素(CF4) と八弗化
四炭素(C4H8)の混合物が用いられていた。
シリカゾル( コロイダルシリカ) を添加したものが用い
られており、既に市販されている。次に、多層化を行う
には、SOG 層をエッチングする必要があり、従来は反応
ガス( エッチャント) として四弗化炭素(CF4) と八弗化
四炭素(C4H8)の混合物が用いられていた。
【００１４】然し、この反応ガスを用い、図２（Ａ）に
示すように被処理基板１の上にシリカゾルを添加したSO
G をスピンコートし、SOG 層２を形成した基板について
反応性イオンエッチング（略称RIE)を行うと、同図
（Ｂ）に示すようにSOG 層２の上に針状残留物３を生ず
ると云う問題があった。
示すように被処理基板１の上にシリカゾルを添加したSO
G をスピンコートし、SOG 層２を形成した基板について
反応性イオンエッチング（略称RIE)を行うと、同図
（Ｂ）に示すようにSOG 層２の上に針状残留物３を生ず
ると云う問題があった。
【００１５】そこで、この解決が課題である。
【００１６】
【課題を解決するための手段】上記の課題は被処理基板
上に絶縁層として形成したSOG 層のエッチングガスとし
てCF4 ＋CHF3＋Ar系を用い、また、被処理基板上に第１
の絶縁層を形成した後、この第１の絶縁層上にSOG 層を
形成し、このSOG 層をエッチバックして平坦化する工程
において、平坦化工程の大部分をCF4 ＋CHF3＋Ar系ガス
を用いて行い、残部をCF4 ＋C4H8系ガスを用いて行うこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
上に絶縁層として形成したSOG 層のエッチングガスとし
てCF4 ＋CHF3＋Ar系を用い、また、被処理基板上に第１
の絶縁層を形成した後、この第１の絶縁層上にSOG 層を
形成し、このSOG 層をエッチバックして平坦化する工程
において、平坦化工程の大部分をCF4 ＋CHF3＋Ar系ガス
を用いて行い、残部をCF4 ＋C4H8系ガスを用いて行うこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
【００１７】
【作用】シリカゾル添加SOG 層のRIE をCF4 ＋C4H8の混
合ガスを用いて行う場合、図２（Ｂ）に示すように針状
残留物を生ずる理由はSOG とシリカゾルとのエッチング
速度が異なるためである。
合ガスを用いて行う場合、図２（Ｂ）に示すように針状
残留物を生ずる理由はSOG とシリカゾルとのエッチング
速度が異なるためである。
【００１８】こゝで、反応ガスとしてCF4 だけを用い
ず、C4H8を添加してある理由は両者のエッチング速度の
均等化のためである。然し、実際には期待するようには
結果は得られていない。
ず、C4H8を添加してある理由は両者のエッチング速度の
均等化のためである。然し、実際には期待するようには
結果は得られていない。
【００１９】そこで、発明者等はC4H8に代わる反応ガス
について研究した結果、三弗化メタン(CHF3)の使用によ
り両者のエッチング速度を近づけることができ、また、
アルゴン(Ar)をキャリアガスとして用い、例え針状残留
物が生じても、Arの衝撃力により針状残留物の裾の部分
を形成するSOG を飛ばすようにした結果、針状残留物の
発生を無くすることができた。
について研究した結果、三弗化メタン(CHF3)の使用によ
り両者のエッチング速度を近づけることができ、また、
アルゴン(Ar)をキャリアガスとして用い、例え針状残留
物が生じても、Arの衝撃力により針状残留物の裾の部分
を形成するSOG を飛ばすようにした結果、針状残留物の
発生を無くすることができた。
【００２０】次に、SOG 層は図３（Ａ）に示すように被
処理基板１の上に導体線路５などの存在により生ずる凹
凸を無くするためにスピンコート法により第１の絶縁層
６を形成した後にSOG 層７をスピンコートし、これをRI
E して同図（Ｂ）に示すようにエッチバックして平坦化
する用途が多い。
処理基板１の上に導体線路５などの存在により生ずる凹
凸を無くするためにスピンコート法により第１の絶縁層
６を形成した後にSOG 層７をスピンコートし、これをRI
E して同図（Ｂ）に示すようにエッチバックして平坦化
する用途が多い。
【００２１】こゝで、エッチバックして平坦化した後は
この上に導体線路や電極のパターン形成を行うが、この
場合にSOG ７の表面は残渣など不純物の付着がないこと
が必要である。
この上に導体線路や電極のパターン形成を行うが、この
場合にSOG ７の表面は残渣など不純物の付着がないこと
が必要である。
【００２２】然し、CF4 ＋CHF3＋Ar系ガスを用いてRIE
を行った表面について原子吸光分析を行った結果、カー
ボン（Ｃ）の付着が多く、そのまゝ、このガス系を用い
てビアホールの形成を行うと、接触不良などを生ずるこ
とを見出した。
を行った表面について原子吸光分析を行った結果、カー
ボン（Ｃ）の付着が多く、そのまゝ、このガス系を用い
てビアホールの形成を行うと、接触不良などを生ずるこ
とを見出した。
【００２３】一方、従来のようにCF4 ＋C4H8系ガスを用
いると針状残留物は生ずるものゝＣの付着は少ない。そ
こで、本発明は図１（Ａ）に示すように、第１の絶縁層
６の上にSOG 層７を形成した後、大部分のエッチバック
をCF4 ＋CHF3＋Ar系ガスを用いて行ってほぼ平坦化す
る。（以上同図Ｂ） 次に、最後の部分をCF4 ＋C4H8系ガスを用いてエッチン
グを行うことにより、表面が平滑で且つ、Ｃの付着のな
い絶縁膜を得るものである。（以上同図Ｃ）
いると針状残留物は生ずるものゝＣの付着は少ない。そ
こで、本発明は図１（Ａ）に示すように、第１の絶縁層
６の上にSOG 層７を形成した後、大部分のエッチバック
をCF4 ＋CHF3＋Ar系ガスを用いて行ってほぼ平坦化す
る。（以上同図Ｂ） 次に、最後の部分をCF4 ＋C4H8系ガスを用いてエッチン
グを行うことにより、表面が平滑で且つ、Ｃの付着のな
い絶縁膜を得るものである。（以上同図Ｃ）
【００２４】
【実施例】実施例１：（請求項１対応） Si基板上にスパッタ法を用いてAl・Cu合金を１μm の厚
さに形成した後、写真蝕刻法を用いて選択エッチングを
行い、幅が0.8 μm の導体線路をパターン形成した。
さに形成した後、写真蝕刻法を用いて選択エッチングを
行い、幅が0.8 μm の導体線路をパターン形成した。
【００２５】次に、25重量％のシリカゾルを含むSOG を
スピンコートし、150 ℃に加熱してSOG 層を形成した。
かゝる基板をRIE 装置にセットし、CF4 を60sccm,CHF3
を90sccm、またArを200sccm の流量で供給し、真空度10
m torr, 消費電力400 Ｗの条件でRIE を行ったが、CF4
＋C4H8系ガスを使用したような針状残留物の発生はなく
平坦な絶縁層を得ることができた。
スピンコートし、150 ℃に加熱してSOG 層を形成した。
かゝる基板をRIE 装置にセットし、CF4 を60sccm,CHF3
を90sccm、またArを200sccm の流量で供給し、真空度10
m torr, 消費電力400 Ｗの条件でRIE を行ったが、CF4
＋C4H8系ガスを使用したような針状残留物の発生はなく
平坦な絶縁層を得ることができた。
【００２６】実施例２：（請求項２に対応） 図１に示すように、Si基板１の上にスパッタ法を用いて
Al・Cu合金を１μm の厚さに形成した後、写真蝕刻法を
用いて選択エッチングを行い、幅が0.8 μm の導体線路
５をパターン形成した。
Al・Cu合金を１μm の厚さに形成した後、写真蝕刻法を
用いて選択エッチングを行い、幅が0.8 μm の導体線路
５をパターン形成した。
【００２７】次に、CVD 法を用いて、この基板上にPSG
を１μm の厚さに形成して第１の絶縁層６を形成した
後、この上に25重量％のシリカゾルを含むSOG をスピン
コートし、150 ℃に加熱して厚さが5000ÅのSOG 層７を
形成した。( 以上同図Ａ） 次に、この基板をRIE 装置にセットし、CF4 を60sccm,C
HF3 を90sccm、またArを200sccm の流量で供給し、真空
度10m torr, 消費電力400 Ｗの条件でRIE を行い、7500
Åの厚さまでエッチングしてSOG 層７をエッチングした
後、反応ガスをCF4 ＋C4H8系に切り換え、CF4 を200scc
m またC4H8を150sccm の流量で供給し、真空度10m tor
r, 消費電力400 Ｗの条件でRIE を行い、更に500Åのエ
ッチングを行い第１の絶縁層６の一部を露出させた。
を１μm の厚さに形成して第１の絶縁層６を形成した
後、この上に25重量％のシリカゾルを含むSOG をスピン
コートし、150 ℃に加熱して厚さが5000ÅのSOG 層７を
形成した。( 以上同図Ａ） 次に、この基板をRIE 装置にセットし、CF4 を60sccm,C
HF3 を90sccm、またArを200sccm の流量で供給し、真空
度10m torr, 消費電力400 Ｗの条件でRIE を行い、7500
Åの厚さまでエッチングしてSOG 層７をエッチングした
後、反応ガスをCF4 ＋C4H8系に切り換え、CF4 を200scc
m またC4H8を150sccm の流量で供給し、真空度10m tor
r, 消費電力400 Ｗの条件でRIE を行い、更に500Åのエ
ッチングを行い第１の絶縁層６の一部を露出させた。
【００２８】この結果、表面が平坦な絶縁層を得ること
ができ、また、電子吸光顕微鏡で調べてもＣの表面析出
は僅かであった。
ができ、また、電子吸光顕微鏡で調べてもＣの表面析出
は僅かであった。
【００２９】
【発明の効果】本発明の実施によりシリカゾル含有SOG
を用いて絶縁層を形成する場合に針状残留物がなく、ま
た表面汚染の少ない絶縁層を形成することができる。
を用いて絶縁層を形成する場合に針状残留物がなく、ま
た表面汚染の少ない絶縁層を形成することができる。
【図１】本発明の実施法を示す断面図である。
【図２】シリカゾル添加SOG 層のエッチングを示す断面
図である。
図である。
【図３】エッチバック法を説明する断面図である。
１ 被処理基板 ２，７ SOG 層 ３ 針状残留物 ５ 導体線路 ６ 第１の絶縁層
Claims (2)
- 【請求項１】 被処理基板上に絶縁層として形成したス
ピン・オン・グラス層のエッチングガスとしてCF4 ＋CH
F3＋Ar系を用いることを特徴とする半導体装置の製造方
法。 - 【請求項２】 被処理基板上に第１の絶縁層を形成した
後、該第１の絶縁層上にスピン・オン・グラス層を形成
し、該スピン・オン・グラス層をエッチバックして平坦
化する工程において、該平坦化工程の大部分をCF4 ＋CH
F3＋Ar系ガスを用いて行い、残部をCF4 ＋C4H8系ガスを
用いて行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29107691A JPH05129247A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29107691A JPH05129247A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129247A true JPH05129247A (ja) | 1993-05-25 |
Family
ID=17764124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29107691A Withdrawn JPH05129247A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129247A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814186A (en) * | 1995-08-28 | 1998-09-29 | Advanced Micro Devices, Inc. | SOG etchant gas and method for using same |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| KR100431988B1 (ko) * | 2001-06-25 | 2004-05-22 | 주식회사 하이닉스반도체 | Ｓｏｇ막의 미세 파티클 제거 방법 |
| CN100435287C (zh) * | 2006-04-03 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 去除晶片针状缺陷的方法以及电容器的制造方法 |
| CN107871813A (zh) * | 2017-11-17 | 2018-04-03 | 中电科技集团重庆声光电有限公司 | 一种温度补偿型声表面波器件的温度补偿层平坦化方法 |
-
1991
- 1991-11-07 JP JP29107691A patent/JPH05129247A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814186A (en) * | 1995-08-28 | 1998-09-29 | Advanced Micro Devices, Inc. | SOG etchant gas and method for using same |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| KR100431988B1 (ko) * | 2001-06-25 | 2004-05-22 | 주식회사 하이닉스반도체 | Ｓｏｇ막의 미세 파티클 제거 방법 |
| CN100435287C (zh) * | 2006-04-03 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 去除晶片针状缺陷的方法以及电容器的制造方法 |
| CN107871813A (zh) * | 2017-11-17 | 2018-04-03 | 中电科技集团重庆声光电有限公司 | 一种温度补偿型声表面波器件的温度补偿层平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184746B2 (ja) | 半導体デバイスおよび相互接続構造の作製方法 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| JPH0770534B2 (ja) | 半導体装置の製造方法 | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JPH0332215B2 (ja) | ||
| JPH05129247A (ja) | 半導体装置の製造方法 | |
| JPH09260384A (ja) | 平坦な誘電体層の形成方法および多層配線パターン | |
| EP0296707A1 (en) | Incorporation of dielectric layers in a semiconductor | |
| JPH04342129A (ja) | 層間絶縁膜の平坦化方法 | |
| JP3074171B1 (ja) | 層間絶縁膜の形成方法、及び半導体装置 | |
| JP4657859B2 (ja) | 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JPS63115341A (ja) | 表面平坦化方法 | |
| JPH0236529A (ja) | 層間絶縁膜の平担化法 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| CN1405859A (zh) | 一种修复低介电常数材料层的方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |