JPH05129250A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05129250A
JPH05129250A JP31318491A JP31318491A JPH05129250A JP H05129250 A JPH05129250 A JP H05129250A JP 31318491 A JP31318491 A JP 31318491A JP 31318491 A JP31318491 A JP 31318491A JP H05129250 A JPH05129250 A JP H05129250A
Authority
JP
Japan
Prior art keywords
etching
antireflection film
aluminum
interlayer insulating
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31318491A
Other languages
English (en)
Other versions
JP3160972B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Masaki Minami
正樹 南
Kiyoshi Kishimoto
喜芳 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31318491A priority Critical patent/JP3160972B2/ja
Publication of JPH05129250A publication Critical patent/JPH05129250A/ja
Application granted granted Critical
Publication of JP3160972B2 publication Critical patent/JP3160972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】チタン系反射防止膜を表面に有するアルミニウ
ム系金属配線に対する電気的な接続処理を行う際、前述
したアルミニウムクラウンの発生あるいは層間絶縁膜の
エッチング不良を防止でき、上層の配線層との電気的な
接続状態を良好なものとすることができる半導体装置の
製造方法を提供する。 【構成】(イ)チタン系反射防止膜を表面に有するアル
ミニウム系金属配線上に層間絶縁膜を形成する工程と、
(ロ)ラジカルモードのエッチングによって前記層間絶
縁膜に接続孔を開孔して、前記チタン系反射防止膜を露
出させる工程と、(ハ)イオンモードのエッチングによ
って前記接続孔の底部に露出したチタン系反射防止膜を
除去し、アルミニウム系金属配線を露出させる工程、か
ら成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アルミニウム系金属配
線の表面に反射防止膜が形成された半導体装置の製造方
法に関する。
【0002】
【従来の技術】近年、VLSIの微細化に伴い、配線幅
は益々細くなる傾向にある。そして、微細加工において
も従来にない問題が明らかになってきている。例えば、
パターンサイズが小さくなるに従い、アルミニウム系金
属配線に起因した光の反射が、フォトリソグラフィ工程
における精度を向上させる上で問題となっている。即
ち、露光時に、光がアルミニウム系金属配線によって反
射されるために、パターンの側壁に荒れを生じさせ、あ
るいは又、基板の段差部における光の反射によってパタ
ーンが予定幅よりも細くなるという問題が生じている。
【0003】これらの問題を解決するために、露光時の
光の反射を防止する反射防止膜をアルミニウム系金属配
線の表面に形成する方法が採用されつつある。反射防止
膜の材料としては、例えばアモルファスシリコン、チタ
ンオキシナイトライド(以下、TiONともいう)を挙
げることができるが、反射防止性能の観点からTiON
が主流になりつつある。
【0004】
【発明が解決しようとする課題】反射防止膜の材料とし
てTiONを使用した場合のアルミニウム系金属配線材
料のエッチング技術も開発されつつあるが、以下に詳述
するアルミニウムクラウンの発生、あるいは層間絶縁膜
のエッチング不良という問題が顕在化している。
【0005】従来の半導体装置の製造方法におけるアル
ミニウムクラウンの発生という問題を図6を参照して説
明する。シリコン基板100上に二酸化シリコン(以
下、SiO2 と略す)から成る絶縁層102を形成し、
その上にアルミニウム系金属配線104を形成する。こ
の金属配線104は、チタンオキシナイトライドをバリ
アメタルとしたバリアメタル構造を有し、チタン(以
下、Tiと略す)層、TiON層、及びSiを含有する
アルミニウム(以下、Al−Siと略す)層から成る。
【0006】この金属配線104の表面に、例えば厚さ
25μmのTiONから成る反射防止膜106を形成す
る。金属配線104及び反射防止膜106は、バリアメ
タル構造を有する金属配線層及び反射防止膜層をフォト
リソグラフィ法によってパターニングし、次いでエッチ
ングすることによって形成することができる。
【0007】次に、絶縁層102及び反射防止膜106
の上に、例えばPSGから成る層間絶縁膜108を堆積
させる。そして、その上に開孔部112が設けられたレ
ジスト110を形成する(図6の(A)参照)。レジス
ト110の開孔部112は、金属配線104に対する電
気的接続を行うための接続孔を後の工程で形成するため
に設けられている。開孔部112はフォトリソグラフィ
法にて形成することができる。
【0008】次いで、リアクティブ・イオン・エッチン
グ(以下、RIEと略す)装置を使用して、例えば、O
2/CHF3=8/75 SCCM、50 mtorr、1350W
の条件にて層間絶縁膜108のエッチングを行い接続孔
114を形成し更に反射防止膜106のエッチングを行
う(図6の(B)参照)。
【0009】このエッチング条件においては、PSGか
ら成る層間絶縁膜108のエッチングレートは50nm
/分程度であるのに対して、TiONから成る反射防止
膜106のエッチングレートは10nm/分程度であ
る。従って、反射防止膜をエッチングするために過剰な
オーバーエッチング状態となる。ウェハー内におけるエ
ッチングレート、層間絶縁膜の膜厚、あるいは反射防止
膜の膜厚が不均一であるが故に、或る程度のオーバーエ
ッチングは必要とされる。しかしながら、反射防止膜に
おいて、既にエッチングされた部分がオーバーエッチン
グされると、下地であるAl−Si層がスパッタされ、
Al−Siが接続孔114の側壁114Aやレジスト1
10の開孔部112の側壁に付着するという問題が生じ
る。この接続孔の側壁やレジストの開孔部の側壁に付着
したAl−Siをアルミニウムクラウンという。
【0010】アルミニウムクラウンが発生すると、金属
配線104と上層の配線層(図6には図示せず)とを電
気的に接続するために配線材料で接続孔114を埋め込
む際、かかる配線材料が接続孔114の側壁114Aに
も堆積し、接続孔を側壁114Aから埋める結果とな
る。それ故、金属配線104と上層の配線層と間の電気
的接続に不良が生じる。
【0011】アルミニウムクラウンの発生防止あるいは
低減のためには、イオン入射エネルギーの低いアノード
カップリング方式のエッチング装置にてエッチングを行
うことが好ましい。しかしながら、イオン入射エネルギ
ーが低いために、TiONから成る反射防止膜106の
エッチングレートが低く、反射防止膜がエッチオフされ
る迄に長時間を要する。その結果、層間絶縁膜108に
アンダーカットが発生したり、接続孔114の側壁11
4Aに凹部114Bが発生する(図6の(C)参照)と
いう、層間絶縁膜のエッチング不良問題が生じる。
【0012】従って、本発明の目的は、チタン系反射防
止膜を表面に有するアルミニウム系金属配線に対する電
気的な接続処理を行う際、前述したアルミニウムクラウ
ンの発生あるいは層間絶縁膜のエッチング不良を防止で
き、上層の配線層との電気的な接続状態を良好なものと
することができる半導体装置の製造方法を提供すること
にある。
【0013】
【課題を解決するための手段】かかる目的は、(イ)チ
タン系反射防止膜を表面に有するアルミニウム系金属配
線上に層間絶縁膜を形成する工程と、(ロ)ラジカルモ
ードを主としたエッチングによって前記層間絶縁膜に接
続孔を開孔して、前記チタン系反射防止膜を露出させる
工程と、(ハ)イオンモードを主としたエッチングによ
って前記接続孔の底部に露出したチタン系反射防止膜を
除去し、アルミニウム系金属配線を露出させる工程、か
ら成ることを特徴とする本発明の半導体装置の製造方法
によって達成される。
【0014】チタン系反射防止膜としては、TiONを
挙げることができる。
【0015】アルミニウム系金属配線としては、Siを
含有するアルミニウム合金、又は銅を含有して成るアル
ミニウム合金、あるいはTi、TiON膜等の積層構造
にされたバリアメタル構造(例えば、シリコン基板に近
い側からTi/TiON/Al−Si/TiON)を挙
げることができる。
【0016】ラジカルモードのエッチングは、アノード
カップリング方式のプラズマエッチング装置で行うこと
ができる。
【0017】イオンモードのエッチングは、カソードカ
ップリング方式のリアクティブ・イオン・エッチング装
置、マグネトロン放電を利用したマグネトロン・リアク
ティブ・イオン・エッチング装置で行うことができる。
【0018】ラジカルモードのエッチングがアノードカ
ップリング方式のエッチング装置によって行われ、イオ
ンモードのエッチングがカソードカップリング方式のリ
アクティブ・イオン・エッチング装置によって行われる
ことが望ましい。
【0019】前記アルミニウム系金属配線は、基板上に
形成された段差部上に複数形成されていてもよい。
【0020】アノードカップリング方式のエッチング装
置にて用いられる高周波の周波数は、380kHz乃至
13.56MHzであることが好ましい。
【0021】カソードカップリング方式のエッチング装
置において使用されるガス系は、フッ素、炭素並びに水
素から成るガスと、SF6 を含有するガスとの混合ガス
系から成ることが好ましい。
【0022】
【作用】本発明の半導体装置の製造方法においては、層
間絶縁膜への接続孔の開孔はラジカルモードの例えばア
ノードカップリング方式のプラズマエッチング装置にて
行われ、このとき反射防止膜はエッチングストッパーと
しての役割を果たす。そして、反射防止膜の除去はイオ
ンモードの例えばRIEにて行われる。これによって、
アルミニウムクラウンの発生を防止し且つ良好なる形状
を有する接続孔の形成を可能にする。
【0023】エッチング装置のイオン入射エネルギー
は、条件にも依るが一般にアノードカップリング方式よ
りもカソードカップリング方式の方が高い。本発明の好
ましい実施態様においては、これらの2種類のエッチン
グ装置のかかる特徴を活かす。即ち、層間絶縁膜への接
続孔の開孔は、イオン入射エネルギーが低くラジカルモ
ードを得ることができるアノードカップリング方式のエ
ッチング装置で行い、反射防止膜の除去は、イオン入射
エネルギーが高くイオンモードを得ることができるカソ
ードカップリング方式のエッチング装置で行う。
【0024】
【実施例】層間絶縁膜への接続孔の開孔に適したアノー
ドカップリング方式の典型的なプラズマエッチング装置
50の概要を図4の(A)に示す。かかる平行平板形エ
ッチング装置50は、真空チャンバ52を有する。真空
チャンバ52内には、ウェハー64を載置する下部電極
54と、高周波を印加するための上部電極56とが設け
られている。高周波が、高周波発振器58から上部電極
56に供給される。エッチングに使用されるガスはガス
導入部60から真空チャンバ52内に供給され、排気装
置(図示せず)によって真空チャンバ52の下部62か
ら排出される。高周波が上部電極56に印加されるの
で、ウェハーに入射するイオン入射エネルギーは後述す
るカソードカップリング方式のRIE装置よりも低い。
【0025】反射防止膜のエッチングに適したカソード
カップリング方式の典型的なRIE装置70の概要を図
4の(B)に示す。かかる平行平板形RIE装置70
は、真空チャンバ72を有する。真空チャンバ72内に
は、ウェハー84を載置する下部電極74と、対向電極
である上部電極76とが設けられている。高周波が、高
周波発振器78から下部電極74に供給される。エッチ
ングに使用されるガスはガス導入部80から真空チャン
バ72内に供給され、排気装置(図示せず)によって真
空チャンバ72の下部82から排出される。ウェハー8
4が高周波の印加される下部電極74上に載置されてい
るので、ウェハーに入射するイオン入射エネルギーは前
述のアノードカップリング方式のエッチング装置よりも
高い。
【0026】以下、本発明の半導体装置の製造方法の好
ましい実施例を説明する。
【0027】(実施例−1)シリコン基板10上にSi
2 から成る絶縁層12を形成し、その上にアルミニウ
ム系金属配線14を形成する。この金属配線14は、T
iONをバリアメタルとしたバリアメタル構造を有し、
Ti層(14A)、TiON層(14B)、及びAl−
Si層(14C)から成る。
【0028】この金属配線14の表面に、例えば厚さ2
5μmのTiONから成る反射防止膜16を形成する。
金属配線14及び反射防止膜16は、バリアメタル構造
を有する金属配線層及び反射防止膜層を絶縁層12上に
堆積させた後、レジストを塗布しフォトリソグラフィ法
によってレジストのパターニングを行い、次いで塩素系
ガスによってこれらの層をエッチングしレジストを除去
することにより形成することができる。
【0029】次に、絶縁層12及び反射防止膜16の上
に、厚いシリコン窒化膜18を形成し、レジストを全面
に塗布した後、シリコン窒化膜18とレジストとが等し
いエッチングレートとなるようにエッチングする、所謂
レジストエッチバックによって平滑化を行う。その後、
例えばPSG20を堆積させる。本実施例においては、
層間絶縁膜22はシリコン窒化膜18とPSG20から
構成されている。そして、その上に開孔部26を有する
レジスト24を形成する(図1の(A)参照)。レジス
ト24の開孔部26は、金属配線14に対する電気的接
続を行うための接続孔を後の工程で形成するために設け
られている。開孔部26はフォトリソグラフィ法にて形
成することができる。
【0030】次に、バッチ式のアノードカップリング方
式のプラズマエッチング装置を使用して、以下の条件に
てラジカルモードを主としたのエッチングを行う。 CHF3 =20 SCCM C26 =80 SCCM Ar =20 SCCM 圧力 =70Pa (526 mtorr) RF周波数=13.56MHz RFパワー=2.0kW
【0031】上記のエッチング条件においては、シリコ
ン窒化膜18のエッチングレートは120nm/分であ
り、PSG20のエッチングレートは98nm/分であ
る。TiONから成る反射防止膜16のエッチングレー
トは10〜20nm/分と非常に小さい。
【0032】従来技術のように、かかるエッチング条件
にて反射防止膜16がエッチングされる迄エッチングを
行うと、エッチング時間が長くなり、接続孔28の側壁
28Aには図3の(A)に示すような凹部28Bが形成
され、エッチング不良が生じる。この凹部は、後の工程
において上層の配線層との電気的接続のために配線材料
で接続孔28を埋め込む際のカバレッジ不良の原因とな
る。凹部が形成される原因は、アノードカップリング方
式によるエッチングにおける過剰なオーバーエッチング
にある。
【0033】本発明の半導体装置の製造方法において
は、層間絶縁膜22に接続孔28を形成し、反射防止膜
16が露出した状態で、アノードカップリング方式のエ
ッチング装置による層間絶縁膜22のエッチングを停止
する(図1の(B)参照)。この状態では、接続孔28
の側壁28Aには凹部が形成されることはない。反射防
止膜16はエッチングストッパーとしての役割を果た
す。
【0034】次に、イオン入射エネルギーがアノードカ
ップリング方式のエッチング装置よりも高いカソードカ
ップリング方式のRIE装置にてイオンモードを主とし
たリアクティブ・イオン・エッチングを行う。エッチン
グ条件を以下のとおりとした。 C26 =30 SCCM Ar =20 SCCM 圧力 =5Pa (38 mtorr) RF周波数=13.56MHz RFパワー=800W
【0035】上記のエッチング条件においては、TiO
Nから成る反射防止膜16のエッチングレートは11n
m/分であった。そして、エッチングを3分間以上行う
ことによって、25nmの膜厚の反射防止膜16を下地
であるAl−Si層(14C)から除去することができ
た(図1の(C)参照)。また、この時、接続孔28の
形状劣化は認められなかった。このように、カソードカ
ップリング方式のRIE装置を使用することによってエ
ッチングはイオンモードとなり、接続孔の形状劣化を招
くこと無く接続孔の加工を行うことができる。
【0036】(実施例−2)図2の(A)に示すよう
に、素子を形成したシリコン基板10上に段差部30を
形成した。尚、段差部30内には、図2の(A)には図
示されていない配線が設けられている。また、段差部3
0の表面には絶縁層(図示せず)が形成されている。か
かる絶縁層の上に実施例−1と同様の方法で、金属配線
14a及び14bを形成し更に金属配線14a,14b
の上に反射防止膜16a及び16bを形成する。
【0037】その後、実施例−1と同様の方法で、絶縁
層及び反射防止膜16a,16bの上に、厚いシリコン
窒化膜18を形成し、レジストエッチバックによって平
滑化を行う。次に、かかるシリコン窒化膜18上に、例
えばPSG20を堆積する。本実施例においても、層間
絶縁膜22はシリコン窒化膜18とPSG20から構成
されている。そして、実施例−1と同様の方法で、層間
絶縁膜22の上に開孔部26a及び26bを有するレジ
スト24を形成する(図2の(A)参照)。
【0038】次に、枚葉式のアノードカップリング方式
のプラズマエッチング装置を使用して、以下の条件にて
ラジカルモードを主としたエッチングを行った。 CF4 =70 SCCM CHF3 =30 SCCM Ar =450 SCCM 圧力 =2.3torr RF周波数=380kHz RFパワー=600W
【0039】上記のエッチング条件においては、シリコ
ン窒化膜18のエッチングレートは500nm/分であ
り、PSG20のエッチングレートは800nm/分で
あった。TiONから成る反射防止膜16a,16bの
エッチングレートは非常に小さく5nm/分であった。
それ故、膜厚の厚い層間絶縁膜22がエッチングされ、
接続孔28a及び28bは形成され得るが、膜厚の薄い
反射防止膜16a,16bは除去されず露出した状態と
なる(図2の(B)参照)。
【0040】従来技術のようにエッチングを更に行う
と、層間絶縁膜の薄い部分に位置する接続孔28aの底
部にある反射防止膜16aが、層間絶縁膜の厚い部分に
位置する接続孔28bの底部にある反射防止膜16bよ
りも先にエッチングされる。その結果、反射防止膜16
aのAl−Si層が露出したオーバーエッチング状態と
なり、アルミニウムクラウンが発生する。あるいは又、
図3の(B)に示すように、接続孔28aの側壁に凹部
が発生する。
【0041】本発明においては、次に、カソードカップ
リング方式のRIE装置にてイオンモードを主としたリ
アクティブ・イオン・エッチングを行う。エッチング条
件を以下のとおりとした。尚、SF6とCHF3の流量割
合を下記の範囲内で種々変化させた。 SF6 =3〜20 SCCM CHF3 =20〜0 SCCM He =50 SCCM 圧力 =53.5Pa (400 mtorr) RF周波数=13.56MHz RFパワー=300W
【0042】反射防止膜16、シリコン窒化膜18、層
間絶縁膜22及びレジストの各々のエッチングレート
と、SF6とCHF3の流量割合との関係を図5に示す。
図5から明らかなように、SF6 の流量を増加させると
TiONから成る反射防止膜のエッチングレートが増加
する傾向にある。図5に図示していないが、SF6 の流
量を0 SCCM、即ち、CHF3 とHeのみの混合ガス系
を使用した場合には、反射防止膜のエッチングレートは
10nm/分と非常に小さかった。そこで、図5の結果
を基にして、反射防止膜16のエッチングを以下の条件
にて行った。 SF6 =15 SCCM CHF3 =10 SCCM He =40 SCCM 圧力 =46.7Pa (350 mtorr) RF周波数=13.56MHz RFパワー=300W
【0043】反射防止膜16a,16bが露出した図2
の(B)に示す状態から上記の条件にてエッチングを開
始することによって、接続孔28a,28bの形状に劣
化を生じさせること無く、反射防止膜16a,16bを
除去することができた。また、層間絶縁膜の薄い部分に
位置する接続孔28aの底部にある反射防止膜16aの
エッチングと、層間絶縁膜の厚い部分に位置する接続孔
28bの底部にある反射防止膜16bのエッチングとが
同時に進行するために、過剰のオーバーエッチングは不
要である。その結果、アルミニウムクラウンの発生を殆
ど防止することができる。
【0044】以上、本発明の半導体装置の製造方法を好
ましい実施例に基づいて説明したが、本発明はこれらの
実施例に限定されるものではない。
【0045】絶縁層12として、SiO2 以外に、例え
ばPSG、BSG、BPSG、AsSG、シリコン窒化
膜を使用することができる。バリアメタルとして、例え
ば、TiN、TiW、W、Mo等、あるいはアルミニウ
ム層の下の金属シリサイド層を使用することができる。
層間絶縁膜として、シリコン窒化膜/PSGの組み合わ
せ以外に、シリコン窒化膜/BPSG、シリコン窒化膜
/BSG、PSG/シリコン窒化膜/PSG等を使用す
ることができる。
【0046】本発明においては、アノードカップリング
方式のエッチング装置にて使用される高周波の周波数が
13.56MHzでも380kHzでも同様のエッチン
グ効果を示す。従って、使用周波数は特に限定されな
い。
【0047】また、カソードカップリング方式のエッチ
ング装置におけるTiONのエッチングはフッ素を含有
するガス系で行うことができるが、特にSF6 を添加す
ることでTiONのエッチングレートを顕著に増加させ
ることができ、SF6 を含有するガス系でのTiONの
エッチングが極めて有効である。
【0048】
【発明の効果】従来の半導体装置の製造方法において
は、アルミニウム系金属配線上に形成された層間絶縁膜
に接続孔を形成しそして反射防止膜を除去するために1
回のみのエッチング処理が行われる。その結果、アルミ
ニウムクラウンの発生、あるいは層間絶縁膜のエッチン
グ不良といった問題が生じている。これに対して、本発
明の半導体装置の製造方法においては、ラジカルモード
のエッチングにより層間絶縁膜に接続孔を形成し、次に
イオンモードのエッチングにより反射防止膜の除去を行
う。その結果、反射防止膜が除去された後の過剰なオー
バーエッチングを防止することができ、接続孔の形状劣
化あるいはアルミニウムクラウンの発生といった問題を
効果的に解消することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法にかかる一実施
態様の工程の一部を示すための、半導体装置の模式的な
断面図である。
【図2】本発明の半導体装置の製造方法にかかる別の実
施態様の工程の一部を示すための、半導体装置の模式的
な断面図である。
【図3】従来の半導体装置の製造方法による問題点を示
す、半導体装置の模式的な断面図である。
【図4】本発明の方法の実施に適したエッチング装置の
概要を示す図である。
【図5】エッチングに使用するガスの流量割合と各種材
料のエッチングレートの関係を示す図である。
【図6】従来の半導体装置の製造方法の工程の一部を示
すための、半導体装置の模式的な断面図である。
【符号の説明】
10,100 シリコン基板 12,102 絶縁層 14,104 金属配線 16,106 反射防止膜 18 シリコン窒化膜 20 PSG膜 22,108 層間絶縁膜 24,110 レジスト 26,112 開孔部 28,114 接続孔

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】(イ)チタン系反射防止膜を表面に有する
    アルミニウム系金属配線上に層間絶縁膜を形成する工程
    と、 (ロ)ラジカルモードのエッチングによって前記層間絶
    縁膜に接続孔を開孔して、前記チタン系反射防止膜を露
    出させる工程と、 (ハ)イオンモードのエッチングによって前記接続孔の
    底部に露出したチタン系反射防止膜を除去し、アルミニ
    ウム系金属配線を露出させる工程、 から成ることを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記ラジカルモードのエッチングは、アノ
    ードカップリング方式のエッチング装置によって行わ
    れ、 前記イオンモードのエッチングはカソードカップリング
    方式のリアクティブ・イオン・エッチング装置によって
    行われることを特徴とする請求項1に記載の半導体装置
    の製造方法。
  3. 【請求項3】前記アルミニウム系金属配線が、基板上に
    形成された段差部上に形成されていることを特徴とする
    請求項1又は請求項2に記載の半導体装置の製造方法。
JP31318491A 1991-11-01 1991-11-01 半導体装置の製造方法 Expired - Fee Related JP3160972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31318491A JP3160972B2 (ja) 1991-11-01 1991-11-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31318491A JP3160972B2 (ja) 1991-11-01 1991-11-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05129250A true JPH05129250A (ja) 1993-05-25
JP3160972B2 JP3160972B2 (ja) 2001-04-25

Family

ID=18038115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31318491A Expired - Fee Related JP3160972B2 (ja) 1991-11-01 1991-11-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3160972B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
JPH1187507A (ja) * 1997-07-16 1999-03-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR100570577B1 (ko) * 2000-12-28 2006-04-13 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스 어드레싱 액정 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
JPH1187507A (ja) * 1997-07-16 1999-03-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR100570577B1 (ko) * 2000-12-28 2006-04-13 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스 어드레싱 액정 표시 장치

Also Published As

Publication number Publication date
JP3160972B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
US6372637B2 (en) Method for making semiconductor devices having gradual slope contacts
JP3027951B2 (ja) 半導体装置の製造方法
KR100451487B1 (ko) 반도체웨이퍼에칭방법
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US6268287B1 (en) Polymerless metal hard mask etching
JP3571784B2 (ja) 半導体装置の配線形成方法
US5234864A (en) Method for interconnecting layers in a semiconductor device using two etching gases
US6815334B2 (en) Method for forming multi-layer metal line of semiconductor device
JP3160972B2 (ja) 半導体装置の製造方法
JP3190830B2 (ja) 半導体装置の製造方法
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
JPH0677178A (ja) 半導体装置の製造方法
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
JP3353490B2 (ja) 積層配線のパターニング方法
JPH07193045A (ja) 半導体装置の製造方法
JPH05121378A (ja) 半導体装置の製造方法
JPH0745587A (ja) 半導体装置の製造方法
JPH07297281A (ja) 接続孔の製造方法
JPH10125680A (ja) 多層配線の形成方法
KR100336837B1 (ko) 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JP3256082B2 (ja) プラズマクリーニング方法
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH06244183A (ja) 半導体装置の製造方法
JPH09321141A (ja) 半導体装置の製造方法
JP2004327616A (ja) 金属パターンを形成する方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees