JPH05129653A - 光半導体装置用基板へのレンズ加工方法 - Google Patents
光半導体装置用基板へのレンズ加工方法Info
- Publication number
- JPH05129653A JPH05129653A JP31744591A JP31744591A JPH05129653A JP H05129653 A JPH05129653 A JP H05129653A JP 31744591 A JP31744591 A JP 31744591A JP 31744591 A JP31744591 A JP 31744591A JP H05129653 A JPH05129653 A JP H05129653A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- mask
- laminated film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 加工しようとする基板の表面に、基板のエッ
チングの際にエッチングされない材料からなるマスク層
を２層積層形成する工程と、この積層膜の上層のマスク
層を所定の形状にパターニングする工程と、ウェットエ
ッチングにより下層のマスク層をサイドエッチングする
工程と、上記積層膜をマスクとして基板をエッチングす
る工程と、上記積層膜の上層を除去する工程と、上記積
層膜の下層をマスクとして基板をエッチングする工程
と、上記積層膜の下層を除去する工程と、基板をエッチ
ングする工程とからなる。 【効果】 フォトリソグラフィ工程で用いるマスクは一
つで済むため加工精度を高める場合にもそれほどコスト
が高くならない、またセルフアラインでエッチングが繰
り返されマスクの位置ずれによる加工精度の低下がな
い。一連の処理の回数を多くすることで厚みの大きなレ
ンズの加工においても高精度に加工できる。
チングの際にエッチングされない材料からなるマスク層
を２層積層形成する工程と、この積層膜の上層のマスク
層を所定の形状にパターニングする工程と、ウェットエ
ッチングにより下層のマスク層をサイドエッチングする
工程と、上記積層膜をマスクとして基板をエッチングす
る工程と、上記積層膜の上層を除去する工程と、上記積
層膜の下層をマスクとして基板をエッチングする工程
と、上記積層膜の下層を除去する工程と、基板をエッチ
ングする工程とからなる。 【効果】 フォトリソグラフィ工程で用いるマスクは一
つで済むため加工精度を高める場合にもそれほどコスト
が高くならない、またセルフアラインでエッチングが繰
り返されマスクの位置ずれによる加工精度の低下がな
い。一連の処理の回数を多くすることで厚みの大きなレ
ンズの加工においても高精度に加工できる。
Description
【０００１】
【産業上の利用分野】本発明は、発光ダイオードや受光
ダイオードのような光半導体装置の製造方法に関し、特
に光半導体装置を構成する半導体基板に直接レンズを形
成する加工を行なう場合に利用して効果的な技術に関す
る。
ダイオードのような光半導体装置の製造方法に関し、特
に光半導体装置を構成する半導体基板に直接レンズを形
成する加工を行なう場合に利用して効果的な技術に関す
る。
【０００２】
【従来の技術】従来、直接遷移形半導体を用いた発光ダ
イオードが種々実用化されており、これらは通常レンズ
を取付けた構造で使用されている。ところで、直接遷移
形半導体を用いた発光ダイオードのうち、ＩｎＰ系の発
光ダイオードのように発光層を構成する半導体層の禁制
帯幅が基板を構成する半導体の禁制帯幅よりも小さくて
基板による光吸収量が少ないものにおいては、発光層を
下にしてワイヤボンディングを行なって基板側から光を
放出させる構造が有効とされている。この場合、基板を
直接レンズ状に加工することで光の放出効率を高める技
術が提案されている（Ｆ．Ｄ．Ｋｉｎｇ ｅｔ．ａｌ．
Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａ
ｔｅｒｉａｌｓ，ＶｏＬ．４，Ｎｏ．２ １９７５ ｐ
ｐ２４３−２５３）。
イオードが種々実用化されており、これらは通常レンズ
を取付けた構造で使用されている。ところで、直接遷移
形半導体を用いた発光ダイオードのうち、ＩｎＰ系の発
光ダイオードのように発光層を構成する半導体層の禁制
帯幅が基板を構成する半導体の禁制帯幅よりも小さくて
基板による光吸収量が少ないものにおいては、発光層を
下にしてワイヤボンディングを行なって基板側から光を
放出させる構造が有効とされている。この場合、基板を
直接レンズ状に加工することで光の放出効率を高める技
術が提案されている（Ｆ．Ｄ．Ｋｉｎｇ ｅｔ．ａｌ．
Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａ
ｔｅｒｉａｌｓ，ＶｏＬ．４，Ｎｏ．２ １９７５ ｐ
ｐ２４３−２５３）。
【０００３】
【発明が解決しようとする課題】上記レンズ一体形の光
半導体装置は、半導体製造技術の一つであるエッチング
技術を用いてレンズの加工を行なうことが可能であり、
半導体プロセスで発光ダイオードの形成工程に引き続い
てレンズ加工をすることで大幅なコストダウンの可能性
がある。しかしながら、従来提案されている基板へのレ
ンズ加工方法はいずれも加工に使用されるマスク枚数が
非常に多いか形状制御が悪いという問題点があった。
半導体装置は、半導体製造技術の一つであるエッチング
技術を用いてレンズの加工を行なうことが可能であり、
半導体プロセスで発光ダイオードの形成工程に引き続い
てレンズ加工をすることで大幅なコストダウンの可能性
がある。しかしながら、従来提案されている基板へのレ
ンズ加工方法はいずれも加工に使用されるマスク枚数が
非常に多いか形状制御が悪いという問題点があった。
【０００４】例えば、エッチングマスクの径を徐々に小
さくさせながら少しずつ繰り返し基板のエッチングを行
なっていくことで、ある程度滑らかな球面加工を施すこ
とが可能である。しかし、この方法にあっては、球面性
を良くしようとすればするほどマスクの数が多くなって
しまうとともに、マスクの位置ずれも生じ易いため加工
精度にも限界がある。
さくさせながら少しずつ繰り返し基板のエッチングを行
なっていくことで、ある程度滑らかな球面加工を施すこ
とが可能である。しかし、この方法にあっては、球面性
を良くしようとすればするほどマスクの数が多くなって
しまうとともに、マスクの位置ずれも生じ易いため加工
精度にも限界がある。
【０００５】本発明は上記のような問題点に着目してな
されたもので、その目的とするところは、少ないマスク
で比較的精度の高いレンズ加工が可能な光半導体装置用
基板へのレンズ加工技術を提供することにある。
されたもので、その目的とするところは、少ないマスク
で比較的精度の高いレンズ加工が可能な光半導体装置用
基板へのレンズ加工技術を提供することにある。
【０００６】
【課題を解決するための手段】この発明は、加工しよう
とする基板の表面に、基板のエッチングの際にエッチン
グされない材料からなるマスク層を２層積層形成する工
程と、この積層膜の上層のマスク層を所定の形状にパタ
ーニングする工程と、ウェットエッチングにより下層の
マスク層をサイドエッチングする工程と、上記積層膜を
マスクとして基板をエッチングする工程と、上記積層膜
の上層を除去する工程と、上記積層膜の下層をマスクと
して基板をエッチングする工程と、上記積層膜の下層を
除去する工程と、基板をエッチングする工程とからなる
一連の処理で基板表面を凸状に加工した後、上記一連の
工程を少なくとも一度以上繰り返すことで基板表面を所
望のレンズ形状に加工するようにしたものである。
とする基板の表面に、基板のエッチングの際にエッチン
グされない材料からなるマスク層を２層積層形成する工
程と、この積層膜の上層のマスク層を所定の形状にパタ
ーニングする工程と、ウェットエッチングにより下層の
マスク層をサイドエッチングする工程と、上記積層膜を
マスクとして基板をエッチングする工程と、上記積層膜
の上層を除去する工程と、上記積層膜の下層をマスクと
して基板をエッチングする工程と、上記積層膜の下層を
除去する工程と、基板をエッチングする工程とからなる
一連の処理で基板表面を凸状に加工した後、上記一連の
工程を少なくとも一度以上繰り返すことで基板表面を所
望のレンズ形状に加工するようにしたものである。
【０００７】
【作用】上記した手段によれば、フォトリソグラフィ工
程で用いるマスクは一つで済むため加工精度を高める場
合にもそれほどコストが高くならないとともに、セルフ
アラインでエッチングが繰り返されマスクの位置ずれに
よる加工精度の低下がないため、複数のエッチング工程
の繰返しからなる一連の処理の回数を多くすることで厚
みの大きなレンズの加工すなわちエッチング量の多いレ
ンズ加工においても高精度に加工することができる。
程で用いるマスクは一つで済むため加工精度を高める場
合にもそれほどコストが高くならないとともに、セルフ
アラインでエッチングが繰り返されマスクの位置ずれに
よる加工精度の低下がないため、複数のエッチング工程
の繰返しからなる一連の処理の回数を多くすることで厚
みの大きなレンズの加工すなわちエッチング量の多いレ
ンズ加工においても高精度に加工することができる。
【０００８】
【実施例】以下、図面を用いて本発明を発光ダイオード
用ＩｎＰ基板の加工に適用した場合の一実施例のプロセ
スを工程順に説明する。先ず、エピタキシャル成長法に
より表面にＩｎＧａＡｓＰ層１１とＩｎＰ層１２が積層
されてなるＩｎＰ基板１の裏面全面に、金層２を１００
０Å程度の厚みに蒸着してからその上にフォトレジスト
膜３を塗付する。この際、フォトレジストとしてはヨウ
化カリウム水溶液に解けない性質のものを使用する。そ
して、フォトリソグラフィ技術により上記フォトレジス
ト膜３をパターニングして円形状（例えば２００μｍ
φ）に残す（図１参照）。
用ＩｎＰ基板の加工に適用した場合の一実施例のプロセ
スを工程順に説明する。先ず、エピタキシャル成長法に
より表面にＩｎＧａＡｓＰ層１１とＩｎＰ層１２が積層
されてなるＩｎＰ基板１の裏面全面に、金層２を１００
０Å程度の厚みに蒸着してからその上にフォトレジスト
膜３を塗付する。この際、フォトレジストとしてはヨウ
化カリウム水溶液に解けない性質のものを使用する。そ
して、フォトリソグラフィ技術により上記フォトレジス
ト膜３をパターニングして円形状（例えば２００μｍ
φ）に残す（図１参照）。
【０００９】次に、上記基板１をヨウ化カリウム水溶液
中に約４５分間浸漬してフォトレジスト膜３をマスクに
して上記金層２をウェットエッチングし、ＩｎＰ基板１
の裏面を露出させるとともに、金層２をサイドエッチン
グして上記フォトレジスト膜３よりも一回り小さな金パ
ターンを残す（図２参照）。そして、これらの積層膜を
マスクとして上記基板１を、臭化水素系水溶液（ＨＢ
ｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入ったエッチン
グ槽内に約１８分間浸漬してＩｎＰ基板表面をエッチン
グする（図３参照）。
中に約４５分間浸漬してフォトレジスト膜３をマスクに
して上記金層２をウェットエッチングし、ＩｎＰ基板１
の裏面を露出させるとともに、金層２をサイドエッチン
グして上記フォトレジスト膜３よりも一回り小さな金パ
ターンを残す（図２参照）。そして、これらの積層膜を
マスクとして上記基板１を、臭化水素系水溶液（ＨＢ
ｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入ったエッチン
グ槽内に約１８分間浸漬してＩｎＰ基板表面をエッチン
グする（図３参照）。
【００１０】それから、上記基板１を臭化水素系水溶液
より引き上げてレジストを除去する（図４参照）。その
後、再び上記基板１を臭化水素系水溶液の入ったエッチ
ング槽内に約１２分間浸漬してＩｎＰ基板表面をエッチ
ングする（図５参照）。次に、上記基板１を再びヨウ化
カリウム水溶液の入ったエッチング槽内に約１分間浸漬
してマスクとなった金層２を除去してから、基板１を臭
化水素系水溶液の入ったエッチング槽内に約１０分間浸
漬する。すると、基板表面の段差がとれて滑らかな凸状
にされる（図６参照）。
より引き上げてレジストを除去する（図４参照）。その
後、再び上記基板１を臭化水素系水溶液の入ったエッチ
ング槽内に約１２分間浸漬してＩｎＰ基板表面をエッチ
ングする（図５参照）。次に、上記基板１を再びヨウ化
カリウム水溶液の入ったエッチング槽内に約１分間浸漬
してマスクとなった金層２を除去してから、基板１を臭
化水素系水溶液の入ったエッチング槽内に約１０分間浸
漬する。すると、基板表面の段差がとれて滑らかな凸状
にされる（図６参照）。
【００１１】本実施例においては、上記一連の工程から
なる処理を各工程の時間のみ替えてそっくり繰り返すよ
うにした。すなわち、先ずＩｎＰ基板１の裏面全面に、
金層２を１０００Å程度の厚みに蒸着してからその上に
フォトレジスト膜３を塗付する。そして、フォトリソグ
ラフィ技術により上記フォトレジスト膜３をパターニン
グして上記凸状部の上に円形のマスクパターンを残す
（図７参照）。
なる処理を各工程の時間のみ替えてそっくり繰り返すよ
うにした。すなわち、先ずＩｎＰ基板１の裏面全面に、
金層２を１０００Å程度の厚みに蒸着してからその上に
フォトレジスト膜３を塗付する。そして、フォトリソグ
ラフィ技術により上記フォトレジスト膜３をパターニン
グして上記凸状部の上に円形のマスクパターンを残す
（図７参照）。
【００１２】次に、上記基板１をヨウ化カリウム水溶液
中に約３０分間浸漬してフォトレジスト膜３をマスクに
して上記金層２をウェットエッチングし、ＩｎＰ基板１
の裏面を露出させるとともに、金層２をサイドエッチン
グして上記フォトレジスト膜３よりも一回り小さな金パ
ターンを残す（図８参照）。そして、これらの積層膜を
マスクとして上記基板１を、臭化水素系水溶液の入った
エッチング槽内に約１５分間浸漬してＩｎＰ基板表面を
エッチングする（図９参照）。
中に約３０分間浸漬してフォトレジスト膜３をマスクに
して上記金層２をウェットエッチングし、ＩｎＰ基板１
の裏面を露出させるとともに、金層２をサイドエッチン
グして上記フォトレジスト膜３よりも一回り小さな金パ
ターンを残す（図８参照）。そして、これらの積層膜を
マスクとして上記基板１を、臭化水素系水溶液の入った
エッチング槽内に約１５分間浸漬してＩｎＰ基板表面を
エッチングする（図９参照）。
【００１３】それから、上記基板１を臭化水素系水溶液
より引き上げてレジストを除去する（図１０参照）。そ
の後、再び上記基板１を臭化水素系水溶液の入ったエッ
チング槽内に約５分間浸漬してＩｎＰ基板表面をエッチ
ングする（図１１参照）。次に、上記基板１を再びヨウ
化カリウム水溶液の入ったエッチング槽内に約１分間浸
漬してマスクとなった金層２を除去してから、基板１を
臭化水素系水溶液の入ったエッチング槽内に約１５分間
浸漬する。すると、基板表面の段差がとれて滑らかなレ
ンズ形状４にされる（図１２参照）。
より引き上げてレジストを除去する（図１０参照）。そ
の後、再び上記基板１を臭化水素系水溶液の入ったエッ
チング槽内に約５分間浸漬してＩｎＰ基板表面をエッチ
ングする（図１１参照）。次に、上記基板１を再びヨウ
化カリウム水溶液の入ったエッチング槽内に約１分間浸
漬してマスクとなった金層２を除去してから、基板１を
臭化水素系水溶液の入ったエッチング槽内に約１５分間
浸漬する。すると、基板表面の段差がとれて滑らかなレ
ンズ形状４にされる（図１２参照）。
【００１４】なお、上記実施例では、図１〜図６に示さ
れている一連の処理を２回繰り返すことでレンズ形状を
得ているが、上記一連の処理を３回以上繰り返すように
しても良い。さらに、上記実施例ではレンズ加工のため
のエッチングマスクとなる積層膜を円形に残すようにし
ているが、楕円形状や長円形状その他の形状に残すよう
にしても良い。また、上記実施例は、ＩｎＰ発光ダイオ
ードの製造プロセスを例にとって説明したが、ＧａＡｓ
発光ダイオードや受光ダイオードその他光半導体装置用
の基板へのレンズ加工一般に適用することができる。
れている一連の処理を２回繰り返すことでレンズ形状を
得ているが、上記一連の処理を３回以上繰り返すように
しても良い。さらに、上記実施例ではレンズ加工のため
のエッチングマスクとなる積層膜を円形に残すようにし
ているが、楕円形状や長円形状その他の形状に残すよう
にしても良い。また、上記実施例は、ＩｎＰ発光ダイオ
ードの製造プロセスを例にとって説明したが、ＧａＡｓ
発光ダイオードや受光ダイオードその他光半導体装置用
の基板へのレンズ加工一般に適用することができる。
【００１５】
【発明の効果】以上説明したようにこの発明は、加工し
ようとする基板の表面に、基板のエッチングの際にエッ
チングされない材料からなるマスク層を２層積層形成す
る工程と、この積層膜の上層のマスク層を所定の形状に
パターニングする工程と、ウェットエッチングにより下
層のマスク層をサイドエッチングする工程と、上記積層
膜をマスクとして基板をエッチングする工程と、上記積
層膜の上層を除去する工程と、上記積層膜の下層をマス
クとして基板をエッチングする工程と、上記積層膜の下
層を除去する工程と、基板をエッチングする工程とから
なる一連の処理で基板表面を凸状に加工した後、上記一
連の工程を少なくとも一度以上繰り返すことで基板表面
を所望のレンズ形状に加工するようにしたので、フォト
リソグラフィ工程で用いるマスクは一つで済むため加工
精度を高める場合にもそれほどコストが高くならないと
ともに、セルフアラインでエッチングが繰り返されマス
クの位置ずれによる加工精度の低下がないため、複数の
サイドエッチング工程の繰返しからなる一連の処理の回
数を多くすることで厚みの大きなレンズの加工すなわち
エッチング量の多いレンズ加工においても高精度に加工
することができるという効果がある。
ようとする基板の表面に、基板のエッチングの際にエッ
チングされない材料からなるマスク層を２層積層形成す
る工程と、この積層膜の上層のマスク層を所定の形状に
パターニングする工程と、ウェットエッチングにより下
層のマスク層をサイドエッチングする工程と、上記積層
膜をマスクとして基板をエッチングする工程と、上記積
層膜の上層を除去する工程と、上記積層膜の下層をマス
クとして基板をエッチングする工程と、上記積層膜の下
層を除去する工程と、基板をエッチングする工程とから
なる一連の処理で基板表面を凸状に加工した後、上記一
連の工程を少なくとも一度以上繰り返すことで基板表面
を所望のレンズ形状に加工するようにしたので、フォト
リソグラフィ工程で用いるマスクは一つで済むため加工
精度を高める場合にもそれほどコストが高くならないと
ともに、セルフアラインでエッチングが繰り返されマス
クの位置ずれによる加工精度の低下がないため、複数の
サイドエッチング工程の繰返しからなる一連の処理の回
数を多くすることで厚みの大きなレンズの加工すなわち
エッチング量の多いレンズ加工においても高精度に加工
することができるという効果がある。
【図１】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第１工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第１工程を
示す断面図である。
【図２】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第２工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第２工程を
示す断面図である。
【図３】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第３工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第３工程を
示す断面図である。
【図４】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第４工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第４工程を
示す断面図である。
【図５】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第５工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第５工程を
示す断面図である。
【図６】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの最終工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの最終工程を
示す断面図である。
【図７】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の２回目のプロセスの第１工程を
示す断面図である。
ズ加工に適用した場合の２回目のプロセスの第１工程を
示す断面図である。
【図８】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の２回目のプロセスの第２工程を
示す断面図である。
ズ加工に適用した場合の２回目のプロセスの第２工程を
示す断面図である。
【図９】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の２回目のプロセスの第３工程を
示す断面図である。
ズ加工に適用した場合の２回目のプロセスの第３工程を
示す断面図である。
【図１０】本発明をＩｎＰ発光ダイオード用基板へのレ
ンズ加工に適用した場合の２回目のプロセスの第４工程
を示す断面図である。
ンズ加工に適用した場合の２回目のプロセスの第４工程
を示す断面図である。
【図１１】本発明をＩｎＰ発光ダイオード用基板へのレ
ンズ加工に適用した場合の２回目のプロセスの第５工程
を示す断面図である。
ンズ加工に適用した場合の２回目のプロセスの第５工程
を示す断面図である。
【図１２】本発明をＩｎＰ発光ダイオード用基板へのレ
ンズ加工に適用した場合の２回目のプロセスの最終工程
を示す断面図である。
ンズ加工に適用した場合の２回目のプロセスの最終工程
を示す断面図である。
１ 基板 ２ マスク層下層（金層） ３ マスク層上層（フォトレジスト膜）
Claims (1)
- 【請求項１】 加工しようとする基板の表面に、基板の
エッチングの際にエッチングされない材料からなるマス
ク層を２層積層形成する工程と、この積層膜の上層のマ
スク層を所定の形状にパターニングする工程と、ウェッ
トエッチングにより下層のマスク層をサイドエッチング
する工程と、上記積層膜をマスクとして基板をエッチン
グする工程と、上記積層膜の上層を除去する工程と、上
記積層膜の下層をマスクとして基板をエッチングする工
程と、上記積層膜の下層を除去する工程と、基板をエッ
チングする工程とからなる一連の処理で基板表面を凸状
に加工した後、上記一連の工程を少なくとも一度以上繰
り返すことで基板表面を所望のレンズ形状に加工するよ
うにしたことを特徴とする光半導体装置用基板へのレン
ズ加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744591A JPH05129653A (ja) | 1991-11-05 | 1991-11-05 | 光半導体装置用基板へのレンズ加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744591A JPH05129653A (ja) | 1991-11-05 | 1991-11-05 | 光半導体装置用基板へのレンズ加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129653A true JPH05129653A (ja) | 1993-05-25 |
Family
ID=18088301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31744591A Pending JPH05129653A (ja) | 1991-11-05 | 1991-11-05 | 光半導体装置用基板へのレンズ加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141556A (ja) * | 2000-09-12 | 2002-05-17 | Lumileds Lighting Us Llc | 改良された光抽出効果を有する発光ダイオード |
-
1991
- 1991-11-05 JP JP31744591A patent/JPH05129653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141556A (ja) * | 2000-09-12 | 2002-05-17 | Lumileds Lighting Us Llc | 改良された光抽出効果を有する発光ダイオード |
| US9583683B2 (en) | 2000-09-12 | 2017-02-28 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
| US10312422B2 (en) | 2000-09-12 | 2019-06-04 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6250987B2 (ja) | ||
| JPH1093191A (ja) | レーザダイオードの製造方法 | |
| JPH05129653A (ja) | 光半導体装置用基板へのレンズ加工方法 | |
| US5362674A (en) | Method of producing a mesa embedded type optical semiconductor device including an embedded layer at its side wall | |
| JP2828628B2 (ja) | レーザダイオード製造方法 | |
| CN116093213A (zh) | 一种dbr倒装芯片的制造方法 | |
| JPH0537007A (ja) | 光半導体装置の製造方法 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH05183193A (ja) | 光半導体装置用基板へのレンズ加工方法 | |
| US7501327B2 (en) | Fabricating method of semiconductor optical device for flip-chip bonding | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JPH0541539A (ja) | 光半導体装置の製造方法 | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| JPH0282679A (ja) | 半導体発光装置の製造方法 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| KR100372768B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH07249682A (ja) | 半導体装置 | |
| JPH05267717A (ja) | 半導体装置の製造方法 | |
| JP2000269588A (ja) | 半導体レーザモジュールの製造方法 | |
| JP3142343B2 (ja) | マスクパターン形成方法 | |
| US20030147447A1 (en) | Method for manufacturing diffraction grating of Laser Diode | |
| JPS63187632A (ja) | 半導体素子の製造方法 | |
| JP2002270946A (ja) | 半導体光集積素子の製造方法 | |
| KR100340111B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH02138751A (ja) | 半導体装置の製造方法 |