JPH05130562A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 特殊再生時にも、誤り訂正処理した良質な再
生画像を得る。 【構成】 通常再生時に、誤り訂正処理回路４６は記録
再生処理回路３８から記録再生用バス４０上に送出され
るデータを誤り訂正し、訂正データ及び修正フラグをバ
ス４０を介して記録再生用メモリ４８に書き込む。スロ
ー再生時には、入出力用メモリ３６を書き込み禁止に
し、データ転送制御回路５０は記録再生用メモリ４８の
データを読み出し、スイッチ５８を介して誤り訂正処理
回路４６に印加する。誤り訂正データ及び修正フラグは
記録再生用バス４０を介して記録再生用メモリ４８に供
給される。データ転送制御回路５０は、符号誤りの訂正
が終了したフレームの画像データを記録再生用メモリ４
８から入出力用メモリ３６に転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル・データ
を、第１の形式（例えば、画像表示用の表示フォーマッ
ト）と第２の形式（例えば、記録媒体への記録フォーマ
ット）で取り扱う画像処理装置に関する。

【０００２】

【従来の技術】近年、画像データをディジタル伝送（記
録再生を含む。）する装置が開発され、Ｓ／Ｎ劣化の無
い画像伝送や、経時変化の無い記録再生が実現されてい
る。このようなディジタル画像処理装置で取り扱う画像
信号のフォーマットとしては、例えば、モニタ出力又は
カメラ入力のように、画素信号（及び映像同期信号）が
走査方向順に並ぶ表示フォーマット（又は、基準入出力
フォーマット）、磁気記録媒体の記録フォーマット、及
び、伝送路の個々の伝送規約に従った送受信フォーマッ
トなどがあり、必要に応じて、これらフォーマット間の
変換を行なわれる。

【０００３】なお、画像の送信や記録の際には、データ
のシャフリングが行なわれ、誤り訂正符号が付加され、
データ・ブロックでは、同期コードＳＹＮＣや識別コー
ドＩＤ化なども付加される。図４（Ａ）は、各画素デー
タが水平走査及び垂直走査の順で並ぶフォーマット（基
本フォーマット）を示し、同（Ｂ）は、ディジタルＶＴ
Ｒでの磁気テープの記録フォーマットを示す。図４
（Ａ）に示す基本フォーマットは、映像モニタにおける
水平・垂直走査に対応している。

【０００４】またディジタル画像処理装置では、処理対
象の画像データを一時記憶するデータ・メモリが装備さ
れているのが普通である。従来のディジタル画像処理装
置では、ハードウエアを節約する目的で、入出力回路、
記録再生回路、データ・メモリなどの回路ブロックをバ
ス結合し、１つのデータ・メモリを共通に利用できる回
路構成を採用している。このようなディジタル画像処理
装置の一つにディジタル・ビデオ・テープ・レコーダ
（ＶＴＲ）がある。

【０００５】図５は、従来のディジタルＶＴＲの基本構
成ブロック図を示す。１０は公衆電話回線網、ディジタ
ル回線網などの伝送路、ＴＶカメラ、画像モニタ装置、
伝送路インターフェース装置などに接続する入出力端
子、１２はＡ／Ｄ変換器、Ｄ／Ａ変換器、及び所定のイ
ンターフェース回路などからなる画像信号の入出力回
路、１４は、磁気テープ１６に画像データをディジタル
記録するための記録処理、及び磁気テープ１６に記録さ
れる信号を再生処理する記録再生処理回路である。

【０００６】１８は記録再生に伴う外符号及び内符号の
誤り訂正符号化及び復号化を行なう符号化復号化回路、
２０は記録再生処理回路１４による記録再生、符号化復
号化回路１８による誤り訂正符号化復号化、及び入出力
回路１２による入出力処理に利用されるデータ・メモ
リ、２２は回路１２，１４，１８，２０を相互に接続す
るデータ・バスである。

【０００７】データ・バス２２を介したデータの遣り取
りを図６に示す。入出力回路１２からデータ・メモリ２
０へのデータの書き込みは、基本フォーマットで行なわ
れる。符号化復号化回路１８は基本フォーマット（又は
独自のフォーマット）でデータ・メモリ２０にアクセス
して、誤り訂正符号化する。記録再生処理回路１４は、
データ・メモリ２０のデータを記録フォーマットで読み
出し、同期ブロック化して磁気テープ１６に記録する。

【０００８】

【発明が解決しようとする課題】上記従来例では、１つ
のデータ・バスに対して入出力が頻発し、データ・バス
及びデータ・メモリのアクセス・レートが高くなるとい
う問題点がある。特に、ビデオ信号をリアルタイム処理
する場合には、より速い処理速度が要求される。

【０００９】同一のデータ・メモリの読み書きを例えば
基本フォーマットと記録フォーマットというように異な
るフォーマットで行なう場合には、そのメモリ・アドレ
スの管理又は制御が複雑になる。これを容易化するの
は、データ・バスに接続する全ての処理回路に個別に、
対応するフォーマットに応じたメモリ・アドレス発生回
路を持たせなければならず、回路の大規模化は避けえな
い。

【００１０】更には、例えばＶＴＲでスローやサーチ等
の特殊再生を行なうためには、バス及びメモリのアクセ
ス・レートを大幅に向上させなければならない。例え
ば、スロー再生では、データ・メモリに対する再生デー
タの書き込みアドレスは離散的且つ重複しており、１フ
レーム（又はフィールド）分のデータが蓄積されない
と、再生画像として読み出すことができず、その間は、
別のフレーム・メモリに蓄積された画像を繰り返し読み
出す方式をとるのが一般的である。

【００１１】また、一般に記録データには多重積符号に
よる誤り訂正符号が含まれている。通常再生の際には再
生データの連続性が保証されているので、データ・メモ
リへの書き込みと並列にリアルタイムで積符号の内符号
及び外符号のシンドロームを計算できる。しかし、スロ
ー再生の場合には、再生データの連続性が保証されない
ので、一旦、符号化ブロック以上のデータをメモリに蓄
積した後、符号化の際と同じ順序で連続的に読み出して
シンドロームを計算しなければならない。即ち、スロー
再生の場合、メモリ及びバスのアクセス・レートは、外
符号のみを用いて訂正を行なうとしても、通常再生に比
べ約３／２倍以上でなければならない。

【００１２】本発明は、これらの問題点を解決する画像
処理装置を提示することを目的とする。

【００１３】

【課題を解決するための手段】本発明に係る画像処理装
置は、第１の伝送フォーマットでデータを記憶し、第１
のデータ・バスに入出力する第１のメモリと、当該第１
の伝送フォーマットとは異なる第２の伝送フォーマット
でデータを記憶し、第２のデータ・バスに入出力する第
２のメモリと、当該第１のメモリと第２のメモリとの間
でデータを転送するデータ転送制御手段と、誤り訂正符
号化及び復号化を行ない、誤り訂正符号及び誤り訂正後
の符号を当該第２のデータ・バスを介して当該第２のメ
モリに書き込む誤り訂正処理手段と、当該第１のメモリ
と当該第２のメモリとの間の転送データ、及び当該第２
のデータ・バス上のデータの何れか一方を選択的に誤り
訂正処理手段に供給するスイッチ手段とからなることを
特徴とする。

【００１４】

【作用】上記手段により、１つのメモリには基本的に同
じフォーマットでアクセスすることになり、メモリ・ア
ドレスの管理が簡単になる。メモリ・アクセスが相対的
に少なくなるので、メモリ及びバスのアクセス・レート
を下げることができる。

【００１５】また、第２のメモリに記録媒体からの誤り
訂正符号を含む再生データが格納されるとすると、例え
ば、ＶＴＲのスロー再生時等には、第２のメモリから第
１のメモリへのデータ転送路に読み出したデータを当該
スイッチ手段により当該誤り訂正処理手段に入力するこ
とにより、表示に必要な全データが第２のメモリに格納
されるまでに、誤ったデータの訂正及び補間を同時に行
なえる。これにより、メモリ量を増すことなしに、ま
た、メモリ及びバスのアクセス・レートを高めなくて
も、誤り訂正処理した良質な画像を得ることができる。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１７】図１は、ディジタルＶＴＲに適用した本発
明の一実施例の基本構成ブロック図を示す。３０は基本
フォーマットでアナログ画像信号が入出力する入出力端
子、３２は、入出力用バス３４上の画像データをアナロ
グ信号に変換して入出力端子３０に出力し、入出力端子
３０に入力する画像信号をディジタル化して入出力用バ
ス３４に出力する入出力回路、３６は入出力用バス３４
を介して入出力回路３２と接続する入出力用メモリであ
る。入出力用バス３４上では、画像データは図４（Ａ）
の基本フォーマットで流れる。

【００１８】３８は、記録再生用バス４０から記録フォ
ーマットの順序で入力するデータを同期ブロック化して
磁気ヘッド４２により磁気テープ４４に記録し、また、
磁気ヘッド４２の出力を再生処理する記録再生処理回路
である。

【００１９】４６は、記録時に、２重積符号のような誤
り訂正符号化を行ない、再生時に誤り訂正符号により符
号誤り訂正を行なう誤り訂正処理回路である。４８は、
記録再生用バス４０を介して記録再生処理回路３８及び
誤り訂正処理回路４６と記録フォーマットで接続する記
録再生用メモリである。

【００２０】入出力用メモリ３６と記録再生用メモリ４
８とはデータ転送制御回路５０を介して相互に接続して
いる。データ転送制御回路５０は、転送基準のアドレス
を発生するアドレス発生回路５２と、当該アドレス発生
回路５２の発生するアドレスを入出力用メモリ３６のア
ドレスに変換するアドレス変換回路５４と、当該アドレ
ス発生回路５２の発生するアドレスを記録再生用メモリ
４８のアドレスに変換するアドレス変換回路５６とから
なる。データ転送制御回路５０でのアドレス操作によ
り、転送と同時に、シャフリング又はデシャフリングが
行なわれる。

【００２１】５８は、記録時には、ａ接点に接続して、
入出力用メモリ３６から記録再生用メモリ４８に転送さ
れるデータを誤り訂正処理回路４６に入力し、再生時に
は、ｂ接点に接続して記録再生用バス４０上のデータを
誤り訂正処理回路４６に入力する切換えスイッチであ
る。

【００２２】６０は全体を制御する制御回路であり、ア
ドレス変換回路５４，５６には、記録、再生、スロー再
生、サーチ等の動作モードを示すモード信号を出力す
る。このモード信号により、アドレス変換回路５４，５
６の変換テーブルが選択される。制御回路６０はまた、
記録／再生に応じて切換えスイッチ５８を上述のように
切り換え、画像メモリ３６を制御する。

【００２３】本実施例の動作を説明する。

【００２４】記録時には、画像入出力回路３２は入出力
端子３０から入力する画像信号をディジタル化し、入出
力用バス３４を介して、図４（Ａ）に示す基本フォーマ
ットで入出力用メモリ３６に書き込む。

【００２５】データ転送制御回路５０は、アドレス変換
回路５４から入出力用メモリ３６に読み出しアドレスを
印加し、アドレス変換回路５６から記録再生用メモリ４
６に書き込みアドレスを印加する。ここでのアドレス操
作により、入出力用メモリ３６に基本フォーマットに従
う順序で格納されている画像データがシャフリングされ
て読み出されると共に、記録再生用メモリ４８に記録再
生用フォーマットに従う順序で格納される。

【００２６】記録時には、スイッチ５８はａ接点に接続
しており、入出力用メモリ３６から記録再生用メモリ４
８に転送されるのと同じデータが誤り訂正処理回路４６
にも印加される。誤り訂正処理回路４６はリアルタイム
に、例えばリードソロモン符号を用いた２重積符号化に
より誤り訂正のパリティを算出し、記録再生用バス４０
を介して記録再生用メモリ４８に書き込む。即ち、入出
力用メモリ３６から記録再生用メモリ４８へのデータ転
送中に、データ・シャフリング、基本フォーマットから
記録フォーマットへの変換、及び誤り訂正符号化が同時
に行なわれる。

【００２７】記録再生用メモリ４６に書き込まれた画像
データ（誤り訂正のパリティを含む。）は、図４（Ｂ）
に示す記録フォーマットの順序で読み出され、記録再生
用バス４０を介して記録再生処理回路３８に印加され
る。記録再生処理回路３８は、同期コード及びＩＤを付
加して所定の同期ブロックを形成し、磁気ヘッド４２に
より磁気テープ４４に記録する。

【００２８】記録時のデータの流れを図３に示す。

【００２９】通常再生時には、磁気ヘッド４２により磁
気テープ４４の記録信号を電気信号に変換し、記録再生
処理回路３８は磁気ヘッド４２の出力を、同期ブロック
の同期コード及びＩＤに従い再生処理し、パリティを含
む再生データを記録再生用バス４０を介して記録再生用
メモリ４８に書き込む。

【００３０】再生時に制御回路６０はスイッチ５８をｂ
接点に切り換えており、記録再生処理回路３８から記録
再生用バス４０に出力される再生データが、誤り訂正処
理回路５８にも印加される。誤り訂正処理回路４６はリ
アルタイムに誤り訂正のシンドロームを計算し、計算結
果に基づく訂正アドレス及び誤りパターンを記録再生用
バス４０を介して記録再生用メモリ４８に供給し、符号
誤りの訂正を実行する。訂正能力を越える誤りに対して
は、記録再生用メモリ４８のフラグ・エリアに修正フラ
グを書き込む。

【００３１】符号誤りの訂正及びフラグの書き込みが終
了したら、データ転送制御回路５０は、アドレス発生回
路５２及びアドレス変換回路５４，５６のアドレス操作
により、記録再生用メモリ４８から入出力用メモリ３６
にデータを転送する。この転送に際して、記録フォーマ
ットから基本フォーマットへの変換、及びデータ・デシ
ャフリングが行なわれる。

【００３２】入出力回路３２は入出力用バス３４を介し
て入出力用メモリ３６にアクセスし、画像復号処理及び
修正フラグの立っているデータに対する補間処理を行な
い、基本フォーマットの順序でアナログ信号に変換し
て、入出力端子３０から外部モニタ装置などに出力す
る。

【００３３】次に、スロー再生時の動作を説明する。図
３は１／４倍スロー再生のタイミング図を示す。通常再
生時と同様に、記録再生処理回路３８は同期ブロックの
ＩＤに従い再生データを記録再生用メモリ４８に書き込
んでいく。このときの書き込みアドレスは離散的であ
り、且つ重複する可能性がある。図３（ａ）は、書き込
みアドレスと時間との関係を示す。縦軸はアドレス、横
軸は時間を示す。斜線部分は、記録再生処理回路３８が
記録再生用メモリ４８に再生データを書き込むアドレス
が発生し得る範囲を示している。この範囲の中で、アド
レッシングが離散的に行なわれ、同一アドレスへの書き
込みが行なわれることがあり、１フレームのデータを書
き込むのに通常再生に比べ４倍の時間がかかる。記録再
生用メモリ４８は２フレーム分の記憶容量を具備し、完
全に次のフレームの書き込みに移行した時点で、１フレ
ームの全データが格納されたことになる。

【００３４】スロー再生時には、制御回路６０はスイッ
チ５８をａ接点に接続する。制御回路６０は、図３
（ｃ）に示すタイミング、即ち、記録再生用メモリ４８
の１フレームの全データが格納された時点で、入出力用
メモリ３６を書き込み禁止（又は更新禁止）状態にし
て、データ転送制御回路５０が、記録再生用メモリ４８
からデータを読み出す。読み出されたデータはスイッチ
５８を介して誤り訂正処理回路４６に印加される。誤り
訂正処理回路４６は、スイッチ５８からのデータを用い
て、通常再生時と同様にシンドロームを計算し、記録再
生用バス４０を介して記録再生用メモリ４８にアクセス
し符号誤りの訂正を行なうと共に修正フラグを書き込
む。

【００３５】１フレームの訂正処理が終了すると、制御
回路６０は入出力用メモリ３６の書き込み禁止を解除
し、データ転送制御回路５０は、図３（ｂ）に示すタイ
ミングで、通常再生と同様に、記録再生用メモリ４８
の、訂正処理の終了した１フレームのデータを読み出
し、入出力用メモリ３６に書き込む。

【００３６】これらの、誤り訂正と入出力用メモリ３６
への転送を図３に示すように周期的に行なうことによ
り、訂正処理した画像データが入出力用メモリ３６に書
き込まれる。入出力回路３２は、通常再生のときと同様
に、入出力用メモリ３６にアクセスし、基本フォーマッ
ト順で読み出された画像データをアナログ信号に変換し
て、入出力端子３０に出力する。

【００３７】本実施例に関するデータ・フローを示す図
２と、従来例のデータ・フローを示す図６を比較すれば
分かるように、本実施例では、バス３４，４０のアクセ
ス・レートを従来例のバス２２のアクセス・レートより
低くできる。また、各バスを流れるデータのフォーマッ
トが統一されているので、メモリ・アドレス管理が簡単
になる。更には、誤り訂正処理回路４６に対し、スイッ
チ５８により２方向から入力できるようにしたので、特
殊再生時、特にスロー再生時にも、処理速度を低下させ
ることなしに誤り訂正処理を完全に実行できる。なお、
１／４倍スロー再生を例に説明したが、１／２倍以下の
スロー再生でも倍率によらず同様の効果を得ることがで
きる。

【００３８】上述の実施例では、ディジタル画像記録装
置を例に説明したが、本発明はかかる装置に限らず、他
の装置、例えば光ファイリング装置や画像データ伝送装
置にも適用できる。

【００３９】

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、メモリやデータ・バスのアクセス
・レートを下げることができる。また、バスを伝送する
データのフォーマットが統一されるので、メモリのアド
レス管理が簡単になるという利点があり、回路規模を小
さくできる。また、ＶＴＲの特殊再生のように、必要な
画像データが離散的にしか得られない場合にも、メモリ
の容量を増したり、処理速度を低下させることなしに、
完全に誤り訂正処理を行なえ、良好な画像を得ることが
できる。

【図面の簡単な説明】

【図１】 本発明の一実施例の基本構成ブロック図であ
る。

【図２】 本実施例の記録時のデータ・フローの説明図
である。

【図３】 本実施例の１／４倍スロー再生時のタイミン
グ図である。

【図４】 ２種類の伝送フォーマットの例である。

【図５】 従来例の構成ブロック図である。

【図６】 従来例のデータ・フローの説明図である。

【符号の説明】

１０：入出力端子 １２：入出力回路 １４：記録再生
処理回路 １６：磁気テープ １８：符号化復号化回路
２０：データ・メモリ ３０：入出力端子 ３２：入
出力回路 ３４：入出力用バス ３６：入出力用メモリ
３８：記録再生処理回路 ４０：記録再生用バス ４
２：磁気ヘッド ４４：磁気テープ ４６：誤り訂正処
理回路 ４８：記録再生用メモリ ５０：データ転送制
御回路 ５２：アドレス発生回路 ５４，５６：アドレ
ス変換回路 ５８：切換えスイッチ ６０：制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下郡山 信 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 星 秀典 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 田中 貢 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 田中 康之 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の伝送フォーマットでデータを記憶
   し、第１のデータ・バスに入出力する第１のメモリと、
   当該第１の伝送フォーマットとは異なる第２の伝送フォ
   ーマットでデータを記憶し、第２のデータ・バスに入出
   力する第２のメモリと、当該第１のメモリと第２のメモ
   リとの間でデータを転送するデータ転送制御手段と、誤
   り訂正符号化及び復号化を行ない、誤り訂正符号及び誤
   り訂正後の符号を当該第２のデータ・バスを介して当該
   第２のメモリに書き込む誤り訂正処理手段と、当該第１
   のメモリと当該第２のメモリとの間の転送データ、及び
   当該第２のデータ・バス上のデータの何れか一方を選択
   的に誤り訂正処理手段に供給するスイッチ手段とからな
   ることを特徴とする画像処理装置。