JPH0513092Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、テレビジヨン受信機等の映像出力
機器において映像信号を遅延することにより電源
投入時映像に発生する帰線を除去するための映像
出力遅延回路に関するものである。

〔従来の技術〕

第２図は従来の映像出力遅延回路（三菱電機
(株)、フランス向けカラーテレビジヨン受像機商品
名CT−2228FMに内蔵）であり、図において、
１はRGB入力の切替え、およびCRTの立上り電
圧を検出することによりCRTのカセツトオフ電
圧の決定を行うオートカツトオフ用のIC、１ａ
はIC１内に設けられ映像信号を出力するか否か
を切替えるスイツチング回路、２はIC１内のス
イツチング回路１ａを動作させるための時定数回
路、３はIC１より送られるカソード電流を受け
て映像を出力するCRT（映像表示用デバイス）で
ある。

なお２７はスイツチング回路１ａのオンオフ制
御用端子であり、該端子２７電圧が所定電位に達
した時にスイツチング回路１ａが動作して映像信
号が出力される。従つて該端子２７と接地（基準
電位）間にコンデンサＣ２からなる時定数回路２
を設け、該端子２７より流れ出る漏れ電流をコン
デンサＣ２に充電することにより、該端子２７
を、映像信号の出力開始を電源投入時より一定時
間遅らせるための遅延端子として機能させること
ができるものである。

次に動作について説明する。IC１内のスイツ
チング回路１ａ及び時定数回路２は動作上第４図
のような等価回路として示される。第４図におい
て、IC１内の抵抗Ｒ２を通つて端子２７より流
れ出る電流は時定数回路２のコンデンサＣ２に充
電され、端子２７電圧が一定レベルに達すると
IC１内のスイツチング回路１ａがオンされ、こ
れによりカソード電流がIC１からCRT３に送ら
れて、映像が出力される。従つて映像は電源オン
時から端子２７電圧が一定レベルに達するまで遅
延されて出力される。

ここでIC１内の帰線消去回路は電源投入後直
ちに動作しないために、こうした映像出力遅延回
路が設けられていないと、画面に帰線が現れるこ
ととなるが、時定数回路のコンデンサＣ２とIC
１内の抵抗Ｒ２とで決まる時定数だけ映像信号を
遅延させて出力することにより、帰線のない映像
が得られるものである。

なお電源オフ時には、時定数回路２のコンデン
サＣ２に充電された電荷がIC１内のダイオード
Ｄ２を通つて放電され、IC１の端子２７電圧が
所定レベルに迄下がるとIC１内のスイツチング
回路１ａがオフされ、カソード電流がオフされて
映像が消える。

〔考案が解決しようとする問題点〕

従来の映像出力遅延回路は以上のように構成さ
れており、時定数回路のコンデンサＣ２が充電さ
れなければならず、従つて端子２７電圧は第５図
ｂに示すように電源オン時には立上りが遅く、電
源オフ時には立下りが早いために、電源をオフし
た後再び電源をオンする迄が短時間であつても映
像が現れるのに多く時間がかかつた。そこで立上
りを早くするためにコンデンサＣ２を小さくする
と第５図ｃのように振動が発生して、画面に帰線
が出る等の問題点があつた。なお第５図ｂのは場
合コンデンサＣ２は22μF、第５図ｃの場合コン
デンサＣ２は2.2μFである。この考案は、上記の
ような問題点を解決するためになされたもので、
帰線の映像が出ず、かつ、繰返し電源投入時の映
像立上りの良い映像出力遅延回路を得ることを目
的とする。

〔問題点を解決するための手段〕

この考案に係る映像出力遅延回路は、抵抗とダ
イオードとを並列接続しこの並列接続体にコンデ
ンサを直列接続してなる外付け回路を、スイツチ
ング回路の遅延端子と基準電位間に接続されたコ
ンデンサと並列に接続するようにしたものであ
る。

〔作用〕

この考案においては、電源オン時にダイオード
がオンするから、遅延端子と基準電位間に接続さ
れたコンデンサと外付け回路内のコンデンサとが
並列に接続され該両コンデンサの和の容量がオン
時の容量となる。また電源オフ時にはダイオード
がオフとなるから、上記遅延端子と基準電位間に
設けられたコンデンサが該電源オフ時に瞬時に放
電された後も外付け回路のコンデンサはその容量
と上記抵抗とで決まる時定数で放電を続け遅延端
子を所定時間所定電圧以上に保つ。

〔実施例〕

以下、この考案の一実施例を図について説明す
る。第１図は本考案の一実施例による映像出力遅
延回路を示し、図において、１はIC、２はコン
デンサＣ２からなり、IC１内のスイツチング回
路１ａを動作させるための時定数回路、２ａは電
源オフ時に遅延端子２７の電位を所定時間所定電
圧以上に保つための外付け回路であり、該回路２
ａにおいて、Ｒ１は抵抗、Ｄ１はダイオード、Ｃ
１はコンデンサである。また３はIC１よりカソ
ード電流を受けて映像を出力するCRTである。

また第３図は第１図の等価回路である。

次に動作について説明する。

第３図において、IC１の端子２７より流れ出
している漏れ電流が時定数回路２内のコンデンサ
Ｃ１及びＣ２に、Ｒ２（Ｃ１＋Ｃ２）の時定数で
充電されてゆき、ダイオードＤ１の両端の電位差
が0.7V以下になつた時点からは、（Ｒ１＋Ｒ２）
Ｃ１の時定数で充電される。そして端子２７電圧
が一定値に達すると、スイツチング回路１ａがオ
ンされる。次に電源回路をオフにすると、コンデ
ンサＣ２の充電電圧はダイオードＤ２を通つて一
瞬に放電されるが、電源オフ時にタイオードＤ１
はオフされるためにコンデンサＣ１の充電電圧は
Ｒ１・Ｃ１の時定数で徐々に放電される。よつ
て、端子電圧の降下はある一定値からは遅くなる
（第５図ａ参照）。

従つて視聴者の誤操作等により電源がオフされ
た時に直ぐに電源をオンしても早く映像が現れる
という効果がある。また電源オン時の容量が従来
のものに比しコンデンサＣ１分だけ増加している
ので、該Ｃ１，Ｃ２を適切な値とすることによ
り、電源オン時の立上り波形の振動をなくすこと
ができ、この振動による帰線の発生を防止するこ
とができる。なおこの実施例では抵抗Ｒ１は
1MΩ，コンデンサＣ１は22μF，コンデンサＣ２
は2.2μFとした。

〔考案の効果〕

以上のように、この考案に係る映像出力遅延回
路によれば、電源オフ時に遅延端子を所定時間所
定電圧以上に保つ外付け回路をもうけたので、繰
り返し電源投入時の映像立上りがよく、また帰線
の出ることのないものが得られる効果がある。

【図面の簡単な説明】

第１図はこの考案の一実施例による映像出力遅
延回路を示す図、第２図は従来の映像出力遅延回
路を示す図、第３図は第１図の回路の等価回路を
示す図、第４図は第２図の等価回路を示す図、第
５図はIC１の端子２７を測定箇所としたときの
第１図、第２図の回路の電圧特性を示す図であ
る。 図において、１はIC、１ａはスイツチング回
路、２ａは外付け回路、２７は遅延端子、Ｃ１，
Ｃ２はコンデンサ、Ｄ１はダイオード、Ｒ１は抵
抗である。なお図中、同一符号は同一又は相当部
分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 映像出力機器に設けられ電源投入時に映像の
   出力を遅延するための回路であつて、 映像出力機器の映像表示用デバイスへの映像
   信号の送出を制御するためのスイツチング回路
   と、 該スイツチング回路に設けられこれに電源投
   入時の遅延を与えるための遅延端子と、 該遅延端子と基準電位間に接続されたコンデ
   ンサと、 電源オフ時に上記遅延端子を所定時間所定電
   圧以上に保持する外付け回路とを備えたことを
   特徴とする映像出力遅延回路。 (2) 上記コンデンサは、電源オン時に上記スイツ
   チング回路より上記遅延端子を介して流入する
   該スイツチング回路の漏れ電流を充電し、該ス
   イツチング回路は該充電電圧が所低値に達した
   時オン状態となり、上記遅延端子は電源オフ時
   上記コンデンサを短時間に放電するものである
   ことを特徴とする実用新案登録請求の範囲第１
   項記載の映像出力遅延回路。 (3) 上記外付け回路は、上記遅延端子にアノード
   が接続されたダイオードと、該ダイオードに並
   列に接続された抵抗と、上記ダイオードのカソ
   ードと上記基準電位間に接続されたコンデンサ
   とからなるものであることを特徴とする実用新
   案登録請求の範囲該１項または第２項記載の映
   像出力遅延回路。