JPH0513376B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法、特に層間絶
縁膜にコンタクトホールを形成する方法の改良に
関する。

〔従来技術とその問題点〕

半導体装置の製造過程において絶縁膜にコンタ
クトホールを形成する従来技術としては、おおよ
そ次の三種類が挙げられる。

第１の方法は反応性イオンエツチング（以下
RIEという）による典型的な方法である。第３図
に示されるように、シリコン基板１上の層間絶縁
膜２の上にマスク用レジスト膜３を形成した後
（同図ａ）、絶縁膜２とレジスト膜３との選択比を
大としたエツチング条件でRIEを基板表面に施し
て、絶縁膜２にコンタクトホール２ａを開ける
（同図ｂ）。

しかし、異方性のエツチング法であるRIEのみ
を用いたこの方法では、コンタクトホール２ａが
絶縁膜２の表面にほぼ垂直に開孔されるために、
次にアルミ電極４を形成した際に（同図ｃ）、ア
ルミがコンタクトホール２ａの内壁に十分にまわ
り込まず、この内壁のアルミ膜が薄くなり過ぎ、
場合によつては断ち切れることがあるという問題
がある。

第２の方法はアルミ電極のステツプカバレージ
を向上させるためにコンタクトホールにテーパを
付けるようにした方法である。第４図に示される
ように、絶縁膜２上にレジスト膜３を形成した後
（同図ａ）、このレジスト膜３をマスクとして絶縁
膜２にウエツト・エツチングやケミカル・ドラ
イ・エツチングなどの等方性エツチングを施して
比較的径の大きい穴２ｂを掘り（同図ｂ）その後
にRIEによりコンタクトホール２ａを垂直に開孔
する（同図ｃ）。こうすることによつて、コンタ
クトホール２ａにテーパが付き、その内壁にアル
ミ電極が付着し易くなる。

しかし、この方法においては、等方性エツチン
グにウエツト・エツチングを用いると、このエツ
チングの特性から素子の微細化に適さなくなる。
実際、コンタクトホールの直径を1.5μｍ以下にす
ることは、ウエツト・エツチングでは極めて困難
である。

一方、ケミカル・ドライ・エツチングを用いれ
ばそのような問題が生じない。しかし、このエツ
チングはPSG（リンドープトシリコンガラス）や
BPSG（ボロンリンド−プトシリコンガラス）と
いつた不純物を含有する絶縁膜に対しては好適で
あるが、純粋な二酸化シリコンに対しては不適で
あり、またエツチング速度が比較的遅いので処理
に長時間を要してしまう。しかも、エツチングを
長時間行なつていると、その間にマスクに使用し
たホトレジストの硬化が進み、これを後で除去す
ることが困難となる。このようなことから、この
第２の方法は製造ラインには不適である。

第３の方法はより容易にテーパの付いたコンタ
クトホールを形成する方法である。第５図に示さ
れるように、絶縁膜２上にレジスト膜３を形成し
た後（同図ａ）、ベーキング処理を加えて、レジ
スト膜３の断面形状をなだらかな曲線形状に整形
する（同図ｂ）。次に、レジスト膜３と絶縁膜２
との選択比を小さくしたエツチング条件でRIEを
基板表面に施し、レジスト膜３と絶縁膜２とをほ
ぼ均等な速度で除去して行く。これにより、レジ
スト膜３の断面形状がそのまま下方へ平行移動す
るようにエツチングが進み、適度にテーパの付い
たコンタクトホール２ａが絶縁膜２に形成される
（同図ｃ）。

しかし、この方法においては、テーパを付ける
必要からRIEによるレジスト膜３のエツチング速
度を絶縁膜２のそれと近い程度に高めてあるの
で、下地にヒロツク等が存在してレジスト膜３が
薄くなつている部分があると、その薄いレジスト
膜３に孔が開きその下の絶縁膜２にRIEが及んで
しまい欠陥の原因となるという問題がある。

更に、レジスト膜３のエツチング速度を高める
条件とはシリコン基板１のエツチング速度を高め
る条件でもあるので、シリコン基板１へのオーバ
ーエツチングを防止するために、基板１の地肌が
露出する前にエツチング条件を通常のRIEの条件
に戻してやる必要がある。しかし、絶縁膜２の厚
みは一様とは限らないので、エツチング条件を戻
す時期の制御が非常に難しいという問題もある。

〔発明の目的〕

本発明は上記に鑑みなされたもので、層間絶縁
膜にテーパの付いたコンタクトホールを形成する
にあたり、コンタクトホール以外の領域にまでエ
ツチングが及んで欠陥の原因となるといつた副次
的な問題が生じることがなく、かつ近年の高集積
化に適合しうる微細なコンタクトホールを形成す
ることが可能な半導体装置の製造方法を提供する
ことを目的とする。

〔発明の概要〕

上記目的を達成するために本発明は、層間絶縁
膜の上に、所定の等方性ドライ・エツチングには
エツチングされ易くかつ所定の異方性ドライ・エ
ツチングにはエツチングされ難い性質をもつ物質
の薄膜を形成する工程と、この薄膜上に所定のエ
ツチング窓を有するレジスト膜を形成する工程
と、前記窓を含む基板表面領域に前記等方性ドラ
イエツチングを施して、前記窓の下の前記薄膜に
の径より大きい径の開口を開ける工程と、この工
程後に前記窓を含む基板表面領域に前記異方性ド
ライ・エツチングを施して、前記窓の下の前記絶
縁膜にコンタクトホールを形成する工程と、この
工程と同時又はその後に前記薄膜の開口を含む基
板表面領域にエツチバツクを施して前記コンタク
トホールにテーパを付ける工程とを備えたもので
ある。そして、テーパを付けるためのエツチバツ
クは、前記薄膜によりその下の層間絶縁膜がエツ
チバツクから保護され得るように、前記薄膜に対
するエツチング速度がレジスト膜や層間絶縁膜に
対するエツチング速度より十分低くなる条件下で
行われる。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

第１図は本発明に係る製造方法の一実施例を工
程順に示した断面図である。

まず、プラズマCVD法や通常のCVD法でシリ
コン基板１の上に形成された二酸化シリコンの層
間絶縁膜２（厚みが10000Å前後）の上に、例え
ばプラズマCVD法を用いて厚みが2000〜3000Å
位の窒化シリコンの薄膜（以下、Ｐ−SiN膜とい
う）１０を形成する（第１図ａ）。この窒化シリ
コンは、ケミカル・ドライ・エツチングにより比
較的高い速度でエツチングすることができると共
に、RIEによる場合にはそのエツチング条件の選
択によつてエツチング速度を二酸化シリコンやレ
ジストのそれに比較して低い値に抑えることがで
きる性質をもつものである。

次に、所定のエツチング窓３ａを有するマスク
用レジスト膜３をＰ−SiN膜１０の上に形成する
（同図ｂ）。

次に、所定のケミカル・ドライ・エツチング装
置を用いて、窒化シリコンに適した条件のケミカ
ル・ドライ・エツチングを基板表面全域に施す。
これにより、主としてエツチング窓３ａの下のＰ
−SiN膜１０のみが等方的に除去され、ここに窓
３ａより径の拡大した穴１０ａが形成される（同
図ｃ）。この穴１０ａの径方向の拡大量は後の工
程でコンタクトホールにテーパを付ける際の逃げ
となるものであるため、これが少なくとも絶縁膜
２の厚み（10000Å前後）にほぼ等しくなる程度
まで上記エツチングを行なつておくことが望まし
い。

次に、絶縁膜２にコンタクトホールを開孔す
る。それには、絶縁膜２の選択的にエツチングす
る場合の通常のRIEの条件、つまりレジストのエ
ツチング速度は低く二酸化シリコンのそれは高く
なるような条件で、RIEを基板表面全域に施す。
これにより、主としてエツチング窓３ａの直下の
絶縁膜２のみが異方的にエツチングされ、その結
果、ここに窓３ａとほぼ同径のコンタクトホール
２ａが開孔される（同図ｄ）。尚、この時のRIE
条件においては、シリコンに対するエツチング速
度は比較的低いので、下地のシリコン基板１にオ
ーバーエツチングとなる危険は少ない。

次に、このようにして形成されたコンタクトホ
ール２ａにエツチバツク技術を用いてテーパを付
ける。

それにはまず、マスク用レジスト膜３を除去し
た後、基板表面全域にエツチバツク用レジスト膜
１１を塗布する（同図ｅ）。エツチバツク用レジ
スト膜１１とは、図示のようにその膜面形状がコ
ンタクトホール２ａのところでなだらかな曲線を
描いて適度に凹むように、塗布時においてその粘
度を適度に調整された（通常、マスク用レジスト
膜３より低い）ものである。その粘度の大小によ
つてコンタクトホール２ａに付けられるテーパの
形状が調節される。

次に、レジストと二酸化シリコンの各エツチン
グ速度がほぼ等しくなるようなエツチング条件
で、RIEを基板表面全域に施す。一般に、反応ガ
ス中の酸素量を増せば、レジストのエツチング速
度が高まつて二酸化シリコンとの選択比が低下す
る。かかる条件でのRIEにより、エツチバツク用
レジスト膜１１のゆるやかな膜面形状がそのまま
下方へ平行移動するようにエツチングが進み、コ
ンタクトホール２ａに適度なテーパが付けられる
（同図ｆ）。尚、この時のRIE条件においては、シ
リコンに対するエツチング速度も高くなるので、
シリコン基板１へのオーバーエツチングを防止す
るために、RIEはシリコン基板１に達する少し手
前で停止される。

また、この時のRIEにおいては、上記のエツチ
ング条件に加え窒化シリコンのエツチング速度が
レジストや二酸化シリコンのそれに比較してかな
り低くなるようにも条件設定がなされている。そ
のために、もしシリコン基板１のヒロツク等を原
因としてエツチバツク用レジスト膜１１に厚みの
特に薄い部分が存在していても、Ｐ−SiN膜１０
がRIEに対する保護膜として作用するので、上記
薄い部分に穴が開いてもその下の絶縁膜２には
RIEは及ばず、コンタクトホール２ａ以外の領域
は完全に保護される。

最後に、エツチバツク用レジスト膜１１を除去
した後（同図ｇ）、コンタクトホール２ａを含む
所定の基板表面領域にアルミ電極４を形成する
（同図ｈ）。この時、コンタクトホール２ａには適
度なテーパが付いているのでアルミはよくまわり
込み、アルミ電極４のステツプカバレージは良好
になる。尚、Ｐ−SiN膜１０は残しておいても構
わないが、これが残存することによつて素子の電
気的特性に何らかの影響が生じる可能性が無いと
は言えないので、特に下地の基板１がシリコンで
なく第一層目のアルミ配線である場合には、アル
ミ配線へのオーバーエツチングはそれ程問題とは
ならないため、レジスト除去後に更にケミカル・
ドライ・エツチングを施してＰ−SiN膜１０を除
去し、その後に第二層目のアルミ電極４を形成す
る。

以上の工程においてはドライ・エツチングのみ
を用い、ウエツト・エツチングを用いていないの
で、微細なコンタクトホールを形成することが可
能である。また、Ｐ−SiN膜１０の開孔工程にお
いてはこの膜１０が薄膜であるために、そしてコ
ンタクトホール２ａの形成およびこれにテーパを
付ける工程においてはRIEが比較的高速のエツチ
ングであるために、各エツチングに要する時間は
それ程長時間ではなく、よつてその間にレジスト
が硬化し過ぎその除去が困難になる危険は少な
い。第２図は本発明の別の実施例をその工程順に
示した断面図である。

この実施例は、コンタクトホールにテーパを付
ける技術として、第６図は従来技術を用いた点が
前記実施例と異なつている。

まず、シリコン基板１上の層間絶縁膜２の上に
薄いＰ−SIN膜１０を形成し、その上に所定のエ
ツチング窓３ａを有するマスク用レジスト膜３を
形成する。その後、150〜180℃で５分間位のベー
キング処理を加えてマスク用レジスト膜３の断面
形状をなだらかな曲線形状に整形する（第５図
ａ）。

次に、第４図ｃの工程と同様のエツチング条件
でケミカル・ドライ・エツチングを行なつて、窓
３ａの下のＰ−SiN膜１０に窓３ａより径の大き
い穴１０ａを形成する（第５図ｂ）。

次に、第４図ｆのエツチバツクと同様のエツチ
ング条件で、RIEを基板表面全域に施す。これに
より、マスク用レジスト膜３のなだらかな断面形
状に対応した形のテーパの付いたコンタクトホー
ル２ａが絶縁膜２に形成される（第５図ｃ）。そ
の際、Ｐ−SiN膜１０がRIEに対する保護膜とし
て作用するので、コンタクトホール２ａ以外の領
域はRIEから完全に保護される。

本実施例では、このように従来技術を利用して
コンタクトホール形成と同時にこれにテーパを付
けるようにしているので、オーバーエツチング防
止のためにRIEの条件を切り換える時期の制御性
の問題は残るものの、前記実施例に比較して短時
間で全工程が終了できるという利点がある。な
お、素子の微細化およびコンタクトホール以外の
領域の保護の点については前記実施例と同様の効
果が得られる。

尚、上記両実施例においては、等方性および異
方性のドライ・エツチング法として、ケミカル・
ドライ・エツチングおよびRIEを用い、これら両
エツチング法に対し特定の性質をもつ物質として
窒化シリコンを用いたが、これらは好ましい一例
を示したものであつて本発明は上記実施例に限定
されるものではないことは勿論である。

〔発明の効果〕

以上説明したように、本発明によれば、層間絶
縁膜にテーパの付いたコンタクトホールを形成す
るにあたり、予め層間絶縁膜上にこれをエツチン
グから守る保護膜を形成しているので、その上の
レジスト膜の厚みが不均一であつても、コンタク
トホール以外の領域に欠陥の原因となるような穴
が開いたりする虞れがなく、半導体装置の歩留ま
り向上に寄与できる。さらに、コンタクトホール
に付けたテーパに広がりが上記保護膜の開口の径
により制限されるので、テーパが過度に広がつて
しまう虞がない。また、エツチング法にドライ・
エツチングのみを用い、ウエツト・エツチングを
用いていないので、素子の微細化にも適応でき
る。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の
一実施例を工程順に示す断面図、第２図は本発明
の他の実施例を工程順に示す断面図、第３図、第
４図および第５図は従来の代表的製造方法をそれ
ぞれ工程順に示す断面図である。 １……シリコン基板、２……層間絶縁膜、２ａ
……コンタクトホール、３……マスク用レジスト
膜、３ａ……エツチング窓、４……アルミ電極、
１０……Ｐ−SiN膜、１１……エツチバツク用レ
ジスト膜。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に形成された層間絶縁膜の上
   に、所定の等方性ドライ・エツチングにはエツチ
   ングされ易くかつ所定の異方性ドライ・エツチン
   グにはエツチングされ難い性質をもつ所定の物質
   の薄膜を形成する工程と、この薄膜上にエツチン
   グ窓を有するレジスト膜を形成する工程と、前記
   窓を含む基板表面領域に前記レジスト膜をマスク
   として前記等方性ドライエツチングを施して、前
   記窓の下の前記薄膜に前記窓よりも径の大きい開
   口を開ける工程と、この工程の後に前記窓を含む
   基板表面領域に前記異方性ドライ・エツチングを
   施して、前記窓の下の前記層間絶縁膜にコンタク
   トホールを形成する工程と、この工程と同時又は
   その後に前記薄膜の開口を含む基板表面領域にエ
   ツチバツクを施して前記コンタクトホールにテー
   パを付ける工程とを備え、 前記エツチバツクは、前記薄膜によりその下の
   前記層間絶縁膜が前記エツチバツクから保護され
   得るように、前記薄膜に対するエツチング速度が
   前記レジスト膜及び前記層間絶縁膜に対するエツ
   チング速度に比して十分低い条件下で行われるこ
   とを特徴とする半導体装置の製造方法。 ２ 前記等方性ドライ・エツチングは、ケミカ
   ル・ドライ・エツチングであることを特徴とする
   特許請求の範囲第１項記載の半導体装置の製造方
   法。 ３ 前記異方性ドライ・エツチングは、反応性イ
   オンエツチングであることを特徴とする特許請求
   の範囲第１項記載の半導体装置の製造方法。 ４ 前記等方性ドライ・エツチングはケミカル・
   ドライ・エツチングであり、前記異方性ドライ・
   エツチングは反応性イオンエツチングであり、前
   記物質は窒化シリコンであることを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方
   法。 ５ 前記テーパを付ける工程は、前記コンタクト
   ホール形成工程後に、前記レジスト膜を除去し、
   その後に前記コンタクトホールを含む基板表面領
   域上に、所望の曲線断面形状をもつレジスト膜を
   形成し、その後にその基板表面領域に前記エツチ
   バツクを施す工程であることを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。 ６ 前記レジスト膜は所望の曲線断面形状を有
   し、前記テーパを付ける工程は、前記コンタクト
   ホール形成工程に含まれており、前記コンタクト
   ホール形成工程において、前記レジスト膜の曲線
   断面形状に従つて前記異方性ドライ・エツチング
   が前記エツチバツクとして前記絶縁膜膜に進行し
   ていくことにより、前記コンタクトホールの形成
   と同時にこのコンタクトホールに前記テーパが付
   けられることを特徴とする特許請求の範囲第１項
   記載の半導体装置の製造方法。