JPH0652712B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0652712B2
JPH0652712B2 JP61048471A JP4847186A JPH0652712B2 JP H0652712 B2 JPH0652712 B2 JP H0652712B2 JP 61048471 A JP61048471 A JP 61048471A JP 4847186 A JP4847186 A JP 4847186A JP H0652712 B2 JPH0652712 B2 JP H0652712B2
Authority
JP
Japan
Prior art keywords
semiconductor device
stripe
layer
film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61048471A
Other languages
English (en)
Other versions
JPS62206819A (ja
Inventor
和之 須賀原
正 西村
茂 楠
靖朗 井上
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP61048471A priority Critical patent/JPH0652712B2/ja
Priority to DE8787103146T priority patent/DE3779672T2/de
Priority to EP87103146A priority patent/EP0235819B1/en
Priority to US07/022,717 priority patent/US4822752A/en
Publication of JPS62206819A publication Critical patent/JPS62206819A/ja
Priority to US07/587,500 priority patent/US5371381A/en
Publication of JPH0652712B2 publication Critical patent/JPH0652712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置、特に、絶縁体上に半導体単結晶
膜を形成し、この単結晶膜を基板としてトランジスタを
形成する構造の半導体装置において、絶縁体層上に高品
質かつ大面積の単結晶半導体層を形成することのできる
半導体装置に関する。
[従来の技術] 半導体装置の高速化,高密度化を実現するため、回路素
子を誘電体で電気的に分離して浮遊容量の少ない半導体
集積回路を製造する試み、また回路素子を立体的に積層
するいわゆる3次元回路素子を製造する試みがなされて
おり、その一方法として絶縁体層上に半導体単結晶層を
形成し、この半導体単結晶層内に回路素子を構成する方
法がある。この半導体単結晶層を形成する方法の1つと
して、絶縁体上に多結晶または非晶質の半導体層を堆積
し、その表面にレーザ光,電子線などのエネルギー線を
照射することによって表面層の半導体層のみを加熱し、
非晶質または多結晶の半導体層を溶融,再結晶化させる
ことにより単結晶の半導体層を形成する方法がある。
第3A図ないし第3C図は従来の、絶縁体膜上に単結晶
半導体膜を製造する方法を示すための図であり、第3A
図は従来の半導体装置の平面構造を示し、第3B図は第
3A図のI−I線に沿った断面構造およびレーザ走査方
向を示す図であり、第3C図は第3A図のII−II線に沿
った断面構造を示す図である。以下、第3A図ないし第
3C図を参照して従来の半導体装置の構成および絶縁体
膜上へ単結晶半導体を製造する方法について説明する。
従来の半導体装置は、{100}面((001)面また
はその等価な結晶面)を主面とするシリコンからなる単
結晶半導体基板11と、単結晶シリコン基板11の主面
上に、その一部に長手状開口部23を有する厚い二酸化
シリコンからなる絶縁膜である酸化膜12と、酸化膜1
2上および開口部23上に形成され、レーザ光15によ
って溶融されるべき多結晶シリコン膜13と、多結晶シ
リコン膜13上に、その長さ方向がシリコン単結晶基板
11の(001)面上の<110>方向(正確には<1
0>方向)に設定され、幅約5μm、間隔約10μm
で周期的にストライプ状に形成されるたとえばシリコン
窒化膜からなる反射防止膜41とから構成される。酸化
膜12に設けられた長手状開口部23は、シリコン単結
晶基板11の(001)面上の<110>方向に設けら
れ、この部分において、単結晶シリコン基板11の主面
は酸化膜12表面まで露出する。反射防止膜41は、レ
ーザ光15照射時に多結晶シリコン膜13内の温度分布
を制御して一方方向の結晶成長(開口部23を通じた下
地基板単結晶を種とするエピタキシャル成長)のみを実
現するために厚さ約550ÅにCVD法などを用いて形
成される。多結晶シリコン13を溶融するためのレーザ
光15は第3B図の矢印X方向、すなわち単結晶シリコ
ン基板11の(001)主面上の<110>方向に走査
される。次に第3A図ないし第3C図を参照して多結晶
シリコン層13を単結晶化する方法について説明する。
長手状開口部23上および厚い酸化膜12上の多結晶シ
リコン膜13をレーザ光15の照射により溶融させ、さ
らにこの溶融を長手状開口部23の下地単結晶シリコン
基板11の表面まで及ばせることにより、溶融部30が
固化,再結晶化する際に、長手状開口部23の下地単結
晶シリコン基板11を種とするエピタキシャル成長が生
じ多結晶シリコン膜13が単結晶化する。ここで多結晶
シリコン膜13上に設けられたストライプ状のシリコン
窒化膜からなる反射防止膜41は、レーザ光の走査方向
(矢印X方向)に対し横方向の温度を上昇させ、溶融部
30が固化,再結晶化する際に、多結晶シリコン膜13
に存在する雑多な結晶核を種とする結晶成長を抑制し多
結晶シリコン膜13の溶融部30の結晶成長が必ず開口
部23の下地の多結晶シリコン基板を種とするエピタキ
シャル成長のみが生じるように、その幅,間隔および膜
厚が設定されている。したがって、レーザ光15で多結
晶シリコン膜13を照射しながら矢印X方向に走査する
と、多結晶シリコン膜13が溶融されて溶融部30が形
成され、この溶融部30から走査方向、すなわち矢印X
方向にエピタキシャル成長が連続して生じ、絶縁膜とし
ての酸化膜12上まで下地単結晶シリコン基板の有する
面方位をなぞった単結晶膜14を成長させることができ
る。レーザ光15の照射後、すなわち全ての多結晶シリ
コン膜13を単結晶シリコン膜14に成長させた後、シ
リコン窒化膜からなる反射防止膜41は除去され、単結
晶化したシリコン膜14上にトランジスタ等の素子が作
成される。
[発明が解決しようとする問題点] しかし、上述のような従来の半導体装置の構造において
は、下地単結晶シリコン基板上で<110>方向に設け
られた長手状開口部23からこの長手状開口部23に垂
直な<110>(正確には<10>)方向にレーザ光
15を走査しているので、開口部20の下地単結晶シリ
コン基板11を種とするエピタキシャル結晶成長方向は
レーザ光15の走査方向、すなわち<110>方向とな
る。しかし、<110>方向へのこの結晶面固有の結晶
成長速度が小さいため、処理速度(スループット)を考
慮してレーザ光の走査速度を速くすると、単結晶エピタ
キシャル成長がレーザ光の走査に追随することができ
ず、積層欠陥などの結晶欠陥が発生し開口部端から10
0〜200μm程度の距離でエピタキシャル成長が止ま
ってしまい、それ以後は他の結晶軸をもった結晶が成長
してしまうなどの問題点があった。
それゆえ、この発明の目的は、上述のような問題点を除
去し、速いレーザ光走査速度においても単結晶成長距離
を長くすることができ、絶縁体膜上に大面積の下地基板
と同一の結晶軸を有する単結晶半導体層を得ることので
きる半導体装置を提供することである。
[問題点を解決するための手段] この発明にかかる半導体装置は、多結晶または非晶質半
導体(シリコン)膜上に、エネルギー線照射時に所望の
温度分布を与えるためのストライプ状に形成される反射
防止膜または反射膜のストライプの長さ方向を下地単結
晶基板の{100}面の主面における[110]方向、
[10]方向、[10]方向、および[0]方
向のうちの一方向から反時計方向に20度以上60度以
下の範囲内の角度をなすようにしたものである。
[作用] エピタキシャル成長は、ほぼストライプの長さ方向に沿
って生じる。この結晶面の固有の成長速度は(001)
主面における[110]方向、[10]方向、[1
0]方向、および[0]方向のうちの一方向から反
時計方向に20度以上60度以下の範囲内の角度をなす
方向で大きいので比較的速い走査速度でレーザ光を走査
しても結晶成長がレーザ光の走査に追随することがで
き、絶縁体膜上に形成される単結晶半導体層の成長距離
を長くすることができ、大面積で結晶欠陥のない良品質
な半導体単結晶膜を得ることができる。
[発明の実施例] 以下、この発明の一実施例について図面を参照して説明
する。なお以下の実施例の説明において従来の技術の説
明と重複する部分については適宜その説明を省略する。
第1A図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁体膜上に単結晶膜を形成する工程を
説明するための図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す図であり、第1B
図は第1A図のI−I線に沿った断面構造およびレーザ
光の走査方向を示し、第1C図は第1A図のII−II線に
沿った断面構造を示す図である。第1A図ないし第1C
図において、この発明の特徴として長手状開口部23の
長手方向および膜厚550ÅのCVD法で形成された窒
化シリコン膜からなるストライプ状の反射防止膜41の
ストライプの長さ方向が共に<110>方向またはその
等価な方向に対し33゜の角度をなす方向、すなわち<
510>方向に設けられている点を除いて、第3A図な
いし第3C図に示される従来の半導体装置の構成と同一
である。多結晶シリコン層13の単結晶化は以下のよう
に行なわれる。たとえば連続発振のアルゴンレーザから
なる予め定められたパワー密度を有するレーザ光15の
ビーム径を100μmに調節して、第1B図に示される
矢印Y方向、すなわち<510>方向へ走査速度10cm
/秒で走査しながら照射する。レーザ光15の1回の走
査が終了すると、レーザ光15を走査方向に対し垂直方
向に40μm移動させた後、再び矢印Y方向に走査す
る。次に多結晶シリコン層13の単結晶化の機構につい
て詳細に説明する。
レーザ光は通常、そのパワーが中心部で高く周辺部で低
いいわゆるガウス型の強度分布を有している。しかし、
多結晶シリコン膜13上にはシリコン窒化膜からなる反
射防止膜41がストライプ状にパターニングされている
ため、シリコン窒化膜41下部の多結晶シリコン膜13
の温度は、シリコン窒化膜41のない領域下部の多結晶
シリコン膜13の温度より高く保たれる。これによりレ
ーザ光10の照射領域では、ストライプが形成されてい
る周期とほぼ同様の周期を有する温度分布が多結晶シリ
コン13内に形成されて、レーザ光15のガウス型の強
度分布を補償することができる。すなわち反射防止膜4
1下の温度が高くかつストライプとストライプの間隔部
分の温度が低い温度分布が周期的に繰返される温度分布
を多結晶シリコン膜13内に与える。溶融した多結晶シ
リコン30は、反射防止膜(シリコン窒化膜)41の効
果により、温度の低いシリコン窒化膜41が形成されて
いない領域の中心部から温度の高いシリコン窒化膜41
が形成されている領域へ向かって固化,再結晶化する。
このとき、多結晶シリコン膜13は開口部23を通じて
基板単結晶シリコン11に接しているため、開口部23
から下地単結晶シリコン基板11を種とするエピタキシ
ャルな結晶成長のみがストライプの長さ方向に沿って、
窒化シリコン膜41が形成されていない領域に向かって
連続的に生じる。このとき窒化シリコン膜41のストラ
イプの長さ方向はシリコン結晶の固有の結晶成長速度が
大きい<510>方向にパターニングされているため、
多結晶シリコン膜13が再結晶化する際の単結晶エピタ
キシャル成長はレーザ光15の走査に追随することがで
き、それにより積層欠陥等の結晶欠陥が少なく、かつそ
の結晶面が下地単結晶シリコン基板11と同一の(00
1)面である良質かつ大面積の単結晶層を得ることがで
きる。
なお、上記実施例においては、反射防止膜ストライプの
長さ方向を単結晶シリコン基板11の主面上の<510
>方向としているが他の方向たとえば<410>,<2
10>,<100>方向にストライプを形成してもほぼ
同様の効果が得られる。すなわち、反射防止膜のストラ
イプの長さ方向が下地単結晶シリコン基板11の主面上
の<110>方向またはその等価な方向に対し20゜な
いし60゜の角度をなす方向、すなわち主面における
[110]方向、[10]方向、[10]方向、お
よび[0]方向のうちの一方向から反時計方向に2
0度以上60度以下の角度をなす方向にストライプを形
成するようにすれば開口部23端部からのエピタキシャ
ル結晶成長距離を大幅に増大させることができる。
ここで、〈110〉方向としてはオリエンテーションフ
ラット面と最小の角度をなす方向をとると配置が実際的
となる。通常のウエハではオリエンテーションフラット
面は実質的に(110)面に一致するので、ストライプ
の長さ方向はオリエンテーションフラット面とウエハ主
面の交線から20゜ないし60゜の範囲内の角度をなす
方向に設定されてもよい。
さらに、上記実施例においては、反射防止膜として膜厚
550Åのシリコン窒化膜を使用しているが、溶融され
るべき多結晶シリコン膜中に所望の温度分布を作るよう
な膜の構成であればどのような構成でもよく、たとえば
多結晶シリコン膜13上に1600Åのシリコン酸化膜
をCVD法を用いて堆積し、このシリコン酸化膜上に膜
厚550Åのシリコン窒化膜をストライプ状にパターニ
ングした2層構造の絶縁体反射防止膜であっても同様の
効果が得られる。さらに、膜厚2000ÅのCVD法を
用いて形成したシリコン酸化膜上にストライプ状のパタ
ーニングをした多結晶シリコン膜を設ける構成であって
もよい。この場合はこのストライプ状に形成された多結
晶シリコン膜がレーザ光を吸収するため、ストライプ状
の多結晶シリコン膜が形成されている領域の下の溶融さ
れるべき多結晶シリコン膜13の温度はストライプ状の
多結晶シリコン膜が形成されていない領域よりも低くな
る。さらに溶融されるべき多結晶シリコン膜上にシリコ
ン酸化膜とたとえばタングステン膜からなる高融点金属
を堆積しこの高融点金属をストライプ状にパターニング
してもよい。このとき高融点金属膜をレーザ光を反射す
るため、その高融点金属の機能は反射防止膜と反対の反
射膜となる。
さらに上記実施例においてはたとえば連続発振のアルゴ
ンレーザを用いる場合を説明しているが、他のレーザ光
を用いてもよく、また電子線などのエネルギ線を用いて
も同様の効果が得られる。
またさらに、3次元回路素子のように下地半導体基板主
面上に構造が形成されていてもよく、たとえば第2A
図,第2B図に示されるように、下地単結晶シリコン基
板11の主面上にトランジスタなどの素子30を形成し
た後で厚い絶縁物層12を介して多結晶シリコン13、
および反射防止膜41を形成しても同様の効果が得られ
る。ここで、第2A図は上述の3次元回路素子を実現す
るための半導体装置の構成の一例を示す図であり、第2
A図はその平面配置を示す図であり、第2B図はその断
面構造を示す図である。第2A図および第2B図におい
て、下地単結晶シリコン基板11の主面上には、回路素
子を電気的に分離するための厚い絶縁膜すなわち分離酸
化膜12′と、MOSトランジスタの動作を制御するた
めのゲート電極31と、各回路素子を相互接続するため
のたとえば高融点金属で構成される配線32とからなる
1層目の回路素子30が形成される。1層目の回路素子
30上には厚い絶縁膜である酸化膜12が形成され、厚
い酸化膜12の一部には下地単結晶シリコン基板11の
主面に達する開口部23が長手状に設けられる。厚い絶
縁膜である酸化膜12上および開口部23上には溶融さ
れるべき多結晶シリコン膜13が形成され、多結晶シリ
コン膜13上には、そのストライプの長さ方向がたとえ
ば<510>方向に設定された反射防止膜41が予め定
められた幅および間隔を有してストライプ状に形成され
る。このような構成においても開口部23の多結晶シリ
コン膜13をレーザ光を用いて溶融させ、この溶融を単
結晶シリコン基板11の主面にまで及ばせることにより
この開口部23の多結晶シリコン膜13をエピタキシャ
ル成長させ、この開口部23の下地単結晶シリコン基板
11の結晶面方位を拾ってエピタキシャル成長した単結
晶膜を種結晶として、絶縁体である酸化膜12上の多結
晶シリコン膜13上へのエピタキシャル成長をレーザ光
の走査により実現することができ、結晶成長速度の大き
い<510>方向に沿って長い距離の単結晶成長を実現
することができる。
さらに上記実施例においては、溶融されるべき半導体膜
として多結晶シリコン膜を用いた場合について説明して
いるが、非晶質シリコン膜を用いた場合においても同様
の効果が得られる。
[発明の効果] 以上のようにこの発明によれば、(001)面またはそ
の等価な結晶面を主面とする単結晶半導体基板と、この
基板主面上に形成され、少なくともその一部分に単結晶
半導体基板主面が露出する長手状開口部を有する絶縁膜
と、この絶縁膜上および長手状開口部上に形成される、
エネルギー線照射により溶融されるべき多結晶または非
晶質半導体膜とから構成される基体となる半導体装置に
おいて、エネルギー線照射時に多結晶または非晶質半導
体膜内に所望の温度分布を与えるための反射膜または反
射防止膜を下地単結晶半導体基板の主面における[11
0]方向、[10]方向、[10]方向、および
[0]方向のうちの一方向から反時計方向に20度
以上60度以下の範囲内の角度をその長さ方向が有する
ストライプ状に形成したので、絶縁体膜上に高品質かつ
大面積の単結晶半導体層を短時間で形成することができ
る。
【図面の簡単な説明】
第1A図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁膜上に単結晶半導体層を形成するた
めの工程を示す図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す図であり、第1B
図は第1A図の線I−Iに沿った断面構造およびエネル
ギー線照射および走査方向を示す図であり、第1C図は
第1A図のII−II線に沿った断面構造を示す図である。
第2A図および第2B図はこの発明の他の実施例である
半導体装置の構成を示す図であり、第2A図はその平面
配置を示し、第2B図は第2A図のI−I′線に沿った
断面構造を示す図である。第3A図ないし第3C図は従
来の半導体装置の構成および絶縁体膜上に単結晶半導体
層を形成するための製造工程を示すための図であり、第
3A図は従来の半導体装置の平面配置を示す図であり、
第3B図は第3A図のI−I線に沿った断面構造および
エネルギー線照射走査方向を示す図であり、第3C図は
第3A図のII−II線に沿った断面構造を示す図である。 図において、11は(001)面またはその等価な結晶
面を主面とする単結晶半導体基板、12は絶縁膜である
酸化シリコン膜、13は溶融されるべき多結晶または非
晶質シリコン膜、14は再結晶化シリコン膜、23は長
手状開口部、30は1層目の回路素子、41は反射防止
膜である。 なお、図中、同符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−108313(JP,A) 特開 昭58−93221(JP,A)

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】実質的に(001)面の結晶面を主面とす
    る半導体単結晶の基板と、 前記基板の前記主面上に形成され、少なくともその一部
    分に前記基板主面に達する開口部を有する第1の絶縁層
    と、 前記第1の絶縁層上および前記開口部上に形成され、エ
    ネルギ線の照射を受けて溶融し、単結晶化された第1の
    半導体層と、 前記第1の半導体層上に形成されて、予め定められた幅
    および間隔を有するストライプが周期的に繰返されるス
    トライプ状の膜厚分布を有し、前記エネルギ線に対しス
    トライプ状の反射率変化を与えるストライプ層とを備え
    る半導体装置において、前記ストライプ層のストライプ
    の長さ方向が前記基板の主面における[110]方向、
    [10]方向、[10]方向、および[0]方
    向のうちの一方向から反時計方向に20度以上60度以
    下の範囲内の角度θをなすように形成されたことを特徴
    とする半導体装置。
  2. 【請求項2】前記基板はシリコンからなり、かつ前記第
    1の絶縁層は二酸化シリコンからなる特許請求の範囲第
    1項記載の半導体装置。
  3. 【請求項3】前記ストライプ層は、ストライプ状に形成
    される第2の絶縁層一層のみで構成される特許請求の範
    囲第1項または第2項記載の半導体装置。
  4. 【請求項4】前記第2の絶縁層は、シリコン窒化膜で構
    成される特許請求の範囲第3項記載の半導体装置。
  5. 【請求項5】前記ストライプ層は、前記第1の半導体層
    上に形成される第2の絶縁層と、前記第2の絶縁層上に
    前記ストライプ状に形成される第3の絶縁層とから構成
    される特許請求の範囲第1項または第2項に記載の半導
    体装置。
  6. 【請求項6】前記第2の絶縁層は、二酸化シリコンから
    なり、かつ前記第3の絶縁層は、シリコン窒化膜からな
    る特許請求の範囲第5項記載の半導体装置。
  7. 【請求項7】前記ストライプ層は、前記第1の半導体層
    上に形成される第2の絶縁層と、前記第2の絶縁層上に
    ストライプ状に形成される非単結晶の第2の半導体層か
    ら構成される特許請求の範囲第1項または第2項の記載
    の半導体装置。
  8. 【請求項8】前記第2の絶縁層は、二酸化シリコンから
    なり、かつ前記第2の半導体層は、多結晶シリコンを用
    いて構成される特許請求の範囲第7項記載の半導体装
    置。
  9. 【請求項9】前記ストライプ層は、前記ストライプ状に
    形成される高融点金属層を含む特許請求の範囲第1項記
    載の半導体装置。
  10. 【請求項10】前記高融点金属層は、タングステンで構
    成される特許請求の範囲第9項記載の半導体装置。
  11. 【請求項11】前記エネルギ線は、連続発振レーザ光ビ
    ームである特許請求の範囲第1項記載の半導体装置。
  12. 【請求項12】前記エネルギ線は、電子線である特許請
    求の範囲第1項記載の半導体装置。
  13. 【請求項13】前記基板と前記第1の絶縁層との間には
    トランジスタ回路素子が形成される特許請求の範囲第1
    項記載の半導体装置。
JP61048471A 1986-03-07 1986-03-07 半導体装置 Expired - Lifetime JPH0652712B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61048471A JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置
DE8787103146T DE3779672T2 (de) 1986-03-07 1987-03-05 Verfahren zum herstellen einer monokristallinen halbleiterschicht.
EP87103146A EP0235819B1 (en) 1986-03-07 1987-03-05 Process for producing single crystal semiconductor layer
US07/022,717 US4822752A (en) 1986-03-07 1987-03-06 Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US07/587,500 US5371381A (en) 1986-03-07 1990-09-24 Process for producing single crystal semiconductor layer and semiconductor device produced by said process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048471A JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS62206819A JPS62206819A (ja) 1987-09-11
JPH0652712B2 true JPH0652712B2 (ja) 1994-07-06

Family

ID=12804291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048471A Expired - Lifetime JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH0652712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090188A (ko) * 2017-11-30 2020-07-28 이스카 엘티디. 재료 체적 비율에 대한 높은 공극 체적을 갖는 단면 3-웨이 인덱서블 밀링 인서트 및 이의 인서트 밀

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250620A (ja) * 1990-02-27 1991-11-08 Mitsubishi Electric Corp 半導体装置の製造方法
TW280037B (en) 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JP4969024B2 (ja) * 2003-01-21 2012-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090188A (ko) * 2017-11-30 2020-07-28 이스카 엘티디. 재료 체적 비율에 대한 높은 공극 체적을 갖는 단면 3-웨이 인덱서블 밀링 인서트 및 이의 인서트 밀

Also Published As

Publication number Publication date
JPS62206819A (ja) 1987-09-11

Similar Documents

Publication Publication Date Title
EP0235819B1 (en) Process for producing single crystal semiconductor layer
US4870031A (en) Method of manufacturing a semiconductor device
US4861418A (en) Method of manufacturing semiconductor crystalline layer
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS62206819A (ja) 半導体装置
JPH0611025B2 (ja) 半導体単結晶膜の製造方法
JPH0652711B2 (ja) 半導体装置
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPH0461491B2 (ja)
JPH0523492B2 (ja)
JPS58180019A (ja) 半導体基体およびその製造方法
JP2566663B2 (ja) 半導体単結晶膜の製造方法
JPS59154016A (ja) 薄膜結晶形成法
JPH0799734B2 (ja) 単結晶成長方法
JPH0693429B2 (ja) 多層半導体基板の製造方法
JPS6320011B2 (ja)
JPH0410212B2 (ja)
JPS60191090A (ja) 半導体装置の製造方法
JPS629212B2 (ja)
JPH0157491B2 (ja)
JPS62208620A (ja) 半導体装置の製造方法
JPH0368532B2 (ja)
JPS62130509A (ja) 半導体基体の製造方法
JPS60105217A (ja) 半導体装置の製造方法
JPS60164318A (ja) ビ−ムアニ−ル方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term