JPH0513490A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0513490A
JPH0513490A JP3161239A JP16123991A JPH0513490A JP H0513490 A JPH0513490 A JP H0513490A JP 3161239 A JP3161239 A JP 3161239A JP 16123991 A JP16123991 A JP 16123991A JP H0513490 A JPH0513490 A JP H0513490A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
resin
electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3161239A
Other languages
English (en)
Inventor
Toru Takizawa
徹 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3161239A priority Critical patent/JPH0513490A/ja
Publication of JPH0513490A publication Critical patent/JPH0513490A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】樹脂封止型半導体装置において、半導体素子の
中心部に電極が配置された場合でも、ワイヤと半導体素
子の接触及び封止時のワイヤ流れを発生させずに組立が
可能な構造を提供する。 【構成】半導体素子３上に、半導体素子の電極４を露出
させる形状でかつ、半導体素子の電極４と接続される第
１の電極７と、インナーリード２と接続される第２の電
極８と、第１の電極７と第２の電極８を接続する配線９
を有する絶縁フィルム６を貼付けて、半導体素子をアイ
ランドにダイボンディングし、電極４と第１の電極７お
よび第２の電極８とインナーリード２をワイヤボンディ
ングし、樹脂封止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子をリードフ
レームに取りつけ、樹脂封止した半導体装置に関し、特
に半導体素子の小型化に対応する樹脂封止型半導体装置
に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、図３
（ａ），（ｂ）に示す様に、半導体素子３を取りつける
アイランド１と、その周辺にインナーリード２が配置さ
れたリードフレームを使用し、半導体素子３をアイラン
ド１にダイボンディングし、半導体素子の電極４とその
周辺のインナーリード２との間をワイヤ５にて接続し、
樹脂１１で封止したものである。
【０００３】この従来の樹脂封止型半導体装置では、一
般的に半導体素子の電極４は、半導体素子上の周辺に配
置されている。また、電極４とインナーリード２をワイ
ヤ５にて接続したときに、ワイヤ５と半導体素子３の接
触を防止する為にアイランド１をディプレスして半導体
素子３とインナーリード２のボンディング面の高さの差
を小さくすること、およびワイヤ５のループ形状が制御
できるワイヤボンダーを使用すること等の方法が用いら
れている。
【０００４】
【発明が解決しようとする課題】ところで、近年、メモ
リーの様な半導体素子では、メモリー容量の増加に伴い
素子サイズが大きくなる傾向にあるが、一方では、半導
体装置を小型化する上で半導体素子サイズの小型化が必
要である。しかし、従来の様な樹脂封止型半導体装置で
は、電極を半導体素子上の周辺部に配置する必要がある
ため、半導体素子の縮小の障害となっている。
【０００５】上記問題に対し、電極が半導体素子の内部
に配置された場合は、ワイヤボンダーのループコントロ
ール機能でワイヤ形状を台形型にすることにより、ワイ
ヤと半導体素子の接触を防止する様にしてきたが、こう
した方法では、電極の位置が、半導体素子の端から、６
００〜７００μｍ内部の場合が限界であるという問題が
あった。
【０００６】本発明は、上記課題を解決し、半導体素子
の中心に電極が配置されても組立可能な樹脂封止型半導
体装置を提供するものである。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体素子上に、電極部分を露出させる形状
の絶縁フィルムを接触し、さらにその絶縁フィルム上
に、半導体素子の電極と接続された第１の電極と、リー
ドフレームのインナーリードと接続された第２の電極
と、第１の電極と第２の電極間を接続する配線を備えて
えいる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ）はそれぞれ本発明の一実施例の
平面図および断面図である。
【０００９】本実施例の樹脂封止型半導体装置は、電極
４が中央部に設けられた半導体素子３に対し、外形が半
導体素子３とほぼ等しく、中央部が電極４を露出せしめ
る様にくり抜かれた絶縁フィルム６を接着剤１０で半導
体素子表面に貼付けている。さらに絶縁フィルム６上に
は、半導体素子の電極４の配置に対応して形成された第
１の電極７と、インナーリード２の配置に対応して形成
された第２の電極８と、第１の電極７と第２の電極を接
続する配線９が設けられている。半導体素子の電極４と
第１の電極７およびインナーリードと第２の電極８はそ
れぞれワイヤ５にて接続された後、樹脂１１で封止され
る。
【００１０】図２は、本発明の他の実施例の平面図であ
る。本実施例では実施例１に加えて、絶縁フィルム６を
分割し、さらに絶縁フィルム上の配線９が形成されない
領域に貫通穴１２を複数設けてある。このため、絶縁フ
ィルム６の収縮により発生する応力を緩和し、樹脂クラ
ックの発生を防止できる。また、貫通穴１２に樹脂１１
が入り込み、絶縁フィルム６と樹脂９の密着性を向上さ
せることができる。
【００１１】
【発明の効果】以上説明したように本発明は、半導体素
子の電極を露出させる形状でかつ半導体素子の電極と接
続する第１の電極と、リードフレームのインナーリード
と接続する第２の電極と、第１の電極と第２の電極とを
接続する配線を有した絶縁フィルムを半導体素子に貼付
けることにより、半導体素子の中心部に電極が配置され
ても、ワイヤと半導体素子の接触や樹脂封止時のワイヤ
の流れの問題を起こすことなく、組立てが可能となる。
よって、半導体素子の電極レイアウトによる制約がなく
なるため、半導体素子のサイズの縮小に寄与できる効果
がある。
【図面の簡単な説明】
【図１】本発明の一実施例の平面図および断面図。
【図２】本発明の他の実施例の平面図。
【図３】従来の樹脂封止型半導体装置の平面図および断
面図。
【符号の説明】 １ アイランド ２ インナーリード ３ 半導体素子 ４ 半導体素子の電極 ５ ワイヤ ６ 絶縁フィルム ７ 第１の電極 ８ 第２の電極 ９ 配線 １０ 接着剤 １１ 樹脂 １２ 貫通穴

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 半導体素子を樹脂封止してなる半導体装
    置において、半導体素子上に、絶縁フィルムが接着さ
    れ、前記絶縁フィルムは、前記半導体素子の電極部分を
    露出させる形状で、かつ、前記絶縁フィルム上に、半導
    体素子の電極と接続された第１の電極と、リードフレー
    ムのインナーリードと接続された第２の電極と、前記第
    １および第２の電極間を接続する配線が設けられている
    ことを特徴とする樹脂封止型半導体装置。
JP3161239A 1991-07-02 1991-07-02 樹脂封止型半導体装置 Pending JPH0513490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3161239A JPH0513490A (ja) 1991-07-02 1991-07-02 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3161239A JPH0513490A (ja) 1991-07-02 1991-07-02 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0513490A true JPH0513490A (ja) 1993-01-22

Family

ID=15731292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3161239A Pending JPH0513490A (ja) 1991-07-02 1991-07-02 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0513490A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836010B2 (en) 2002-07-24 2004-12-28 Oki Electric Industry Co., Ltd. Semiconductor device include relay chip connecting semiconductor chip pads to external pads
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836010B2 (en) 2002-07-24 2004-12-28 Oki Electric Industry Co., Ltd. Semiconductor device include relay chip connecting semiconductor chip pads to external pads
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
KR100199262B1 (ko) 반도체장치 및 그 제조방법
JPH0778911A (ja) 樹脂封止型半導体装置
JP3494901B2 (ja) 半導体集積回路装置
JPH0794627A (ja) 半導体装置
JP2881733B2 (ja) ボトムリード型半導体パッケージ
JPH05335474A (ja) 樹脂封止半導体装置
JP2908350B2 (ja) 半導体装置
JPH0513490A (ja) 樹脂封止型半導体装置
JPS6347351B2 (ja)
JP2788011B2 (ja) 半導体集積回路装置
KR20030083561A (ko) 수지밀봉형 반도체장치
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JP3702152B2 (ja) 半導体装置
JP3169072B2 (ja) 半導体装置
JP2551354B2 (ja) 樹脂封止型半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
JP2524967Y2 (ja) ワイヤボンデイング実装体
JPH0142346Y2 (ja)
US4918512A (en) Semiconductor package having an outwardly arced die cavity
JP2968769B2 (ja) 樹脂封止型半導体装置
JP2562773Y2 (ja) 半導体集積回路素子