JPS6347351B2 - - Google Patents

Info

Publication number
JPS6347351B2
JPS6347351B2 JP57119312A JP11931282A JPS6347351B2 JP S6347351 B2 JPS6347351 B2 JP S6347351B2 JP 57119312 A JP57119312 A JP 57119312A JP 11931282 A JP11931282 A JP 11931282A JP S6347351 B2 JPS6347351 B2 JP S6347351B2
Authority
JP
Japan
Prior art keywords
lead
gnd
island
pellet
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57119312A
Other languages
English (en)
Other versions
JPS5910249A (ja
Inventor
Koichi Takegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57119312A priority Critical patent/JPS5910249A/ja
Publication of JPS5910249A publication Critical patent/JPS5910249A/ja
Publication of JPS6347351B2 publication Critical patent/JPS6347351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置用リードフレーム及びワイ
ヤーボンデイング方法の改良に関するものであ
る。
通常の樹脂封止形半導体装置は、半導体素子
（ペレツト）をリードフレームのペレツト搭載部
（アイランド）に固定するペレツトボンデイング
工程と、このペレツト上の電極（パツド）とリー
ドフレームの内部リードとを金等の金属細線（ワ
イヤー）で結ぶワイヤーボンデイング工程と、上
記ペレツト、ワイヤー、リードフレームとをエポ
キシ樹脂等で封止し、リードフレームの外部リー
ドを露呈させる工程とを備えている。
ここで、ペレツト基板と外部端子（外部リー
ド）とをリードフレームで接続する場合、例えば
最低電位（GNDまたはアース）をペレツト基板
からとる場合は、第１図に示す如くあらかじめ
GNDリード５の一部とアイランド２の支持リー
ド７とを接続したリードフレーム３を用意し、ペ
レツト１を導電性ろう材６でアイランドに固着
し、ペレツトのGNDパツド４とアイランド支持
リードをワイヤーで接続するアースボンデイング
により実施することができる。
上記のようなGNDリードとアイランド支持リ
ードとを接続したリードフレームの構造上、一般
にペレツトのGNDパツドはペレツト上でアイラ
ンド支持リード近傍に配置されることが多い。
ところで、一部の品種においてはGNDパツド
に多くの電流を必要とするものがあり、このよう
なGNDパツド位置の制限はGNDパツドへの配線
をその抵抗を考慮して必要以上に大きくとらなく
てはらないという不都合を生じる。このような不
都合はGNDパツド位置の制限を無くすこと、即
ちGNDパツドをペレツト周辺上の任意の位置に
任意の数を配置することができれば解決するもの
である。しかしながらGNDパツドの位置制限を
無くすことは以下に示すような不都合を生じるこ
とになる。
即ち、ペレツトのGNDパツドがペレツト上で
アイランド支持リード近傍にない場合は、第２図
に示す如くGNDリード５を直接アイランド２に
接続したリードフレーム３を用い、GNDリード
とGNDパツド４とをワイヤーボンデイングする
ことにより、アースボンデイングを実施すること
ができるが、一般にGNDパツドはアイランド支
持リード７の近傍に配置されるため、上記のリー
ドフレームは、その特定のペレツトの専用リード
フレームとなり、他のペレツトを搭載できないと
いう不都合が生じる。また、GNDリードが例え
ば一般的なアイランド支持リードの隣接リードの
一つにあらかじめ指定されている場合において、
GNDパツドがアイランド支持リード近傍にない
場合、またはGNDパツドがペレツト上の２ケ所
以上に配置され、かつそのうちの１ケ所以上がア
イランド支持リード近傍にない場合等について
は、GNDパツド近傍のリードを必要な本数分ア
イランドに直接接続し、かつアイランド支持リー
ドの隣接リード即ちGNDリードをアイランド支
持リードと接続したリードフレームを用い、
GNDパツドとアイランドと接続されたリードと
をワイヤーボンデイングすることによりアースボ
ンデイングを実施することができるが、この場合
は前記のリードフレームが特定ペレツトの専用に
なるという不都合の他、GNDリード以外に使用
できるリード数が減少するという不都合が生じ
る。
上記以外の方法として、GNDパツドとアイラ
ンドとを直接ワイヤーボンデイングする方法また
は、アイランドに導電性の中継部材を設け、
GNDパツドと中継部材をワイヤーボンデイング
する方法等により上記の不都合なくアースボンデ
イングを実施することができるが、前者の場合
は、アイランド上にペレツト固着のためのろう材
が広がつているため、通常の熱圧着または超音波
等によるワイヤーボンデイングではワイヤーが接
着せず実際上不可能であり、後者の場合は、中継
部材をアイランドに設けるためによつて生じる製
造費、材料費の増加と歩留の低下等の不都合があ
る。
従つて、特にGNDパツドに多くの電流を必要
とする品種等において、GNDパツドの位置をア
イランド支持リード近傍に配置するという制限
は、GNDパツドへの配線をその抵抗を考慮して
必要以上に大きくとらなくてはならない等の不都
合があるにもかかわらず、多くの場合上記のよう
な不都合のためにパツド位置制限を無くすること
は通常は行なわれていない。
本発明は、あらかじめリードフレームのGND
パツド近傍のアイランドに凸部を設け、凸部とペ
レツト上のGNDパツドとをワイヤーボンデイン
グすることによつて、従来のGNDパツド位置を
アイランド支持リード近傍にするという制限を無
くし、この制限により生じていた種々の不都合を
解決することを目的とするものである。
すなわち本発明は、ペレツト搭載部を支持する
一対のアイランド支持リードのうちの一方の前記
アイランド支持リードとGNDリードとが接続さ
れている半導体装置用リードフレームにおいて、
前記GNDリードと離隔した前記ペレツト搭載部
の周縁の所定領域に、ワイヤボンデイングにより
ペレツトのGNDパツドに接続される外方に平面
的に突出した凸部を設け、これにより前記凸部を
介してペレツトのGNDパツドと前記GNDリード
とが接続されることを特徴とする。
以下に図面を用いて本発明の実施例を詳細な説
明を行なう。
本発明によるアースボンデイング方法は、第３
図に示す如く、あらかじめペレツト１のGNDパ
ツド４近傍のアイランド２に凸部８を設けかつ指
定されたGNDリード５とアイランド支持リード
７とを接続したリードフレーム３を用い、GND
パツドと凸部をワイヤーボンデイングすることに
よつて実施することを特徴とするものである。
尚、本発明は、従来直接アイランドにアースボン
デイングすることは、ペレツト固着用ろう材が広
がつていることにより不可能であつたものを、ア
イランドに凸部を設けろう材の広がらない部分を
設け、ここにワイヤーボンデイングすることによ
り、直接アイランドにアースボンデイングするの
と同様の効果を期待したものであるが、第４図及
び第５図に示したように、さらに、アイランド２
と凸部８との接続部に溝９を設けるか、接続部を
細くしてＴ字形にするか平面的に設けられた凸部
をさらに立体的に凸とするか、またはアイランド
と凸部の表面メツキ材質を違わせる等によつて両
者の表面状態を異なつたものとする等によりろう
材の広がりをより完全に防止することができる。
また本発明によるリードフレームはあらかじめア
イランドに凸部のある形状に製造しておけばよ
く、アイランドと凸部との接続部の溝等について
も従来のハーフエツチングによる製造方法等で可
能でありその他についてもリードフレーム製造上
特に問題無い上に、前記のアイランドに導電性の
中継部材を設ける方法等とは異なり、製造費・材
料費の増加や歩留の低下等の不都合も無い。
以上の如く、本発明によれば、リードフレーム
及び半導体装置製造上における製造費、材料費等
の増加や歩留の低下及びその他問題点等が無いま
まで、従来GNDパツド位置がアイランド近傍に
ないことによつて生じる問題点、即ち、GNDパ
ツド近傍のリードをアイランドと直接接続するこ
とによる特定ペレツトのリードフレーム専用化及
びGNDリード以外の有効リード数の減少等が解
決されることになり、従つて従来のGNDパツド
の位置及び数の制限を無くすことができ、これに
よつて、従来一部品種おける必要以上に大きくし
ていたGNDパツドへの配線を最小巾にすること
ができる等の効果やペレツト設計の容易化等をは
かることができる。
尚、上記実施例は、GNDパツドについて記し
たがGNDパツド以外のパツドとペレツト基板と
をリードフレームでワイヤーボンデイングする必
要のある場合についても応用することができる。
また、最近のリードフレームにおいては、ワイヤ
ーループの形成を容易にするため、アイランドの
みを下に下げたDPリードフレーム（Dimple
Punchリードフレーム）が一般的になりつつある
が、このDPリードフレームに本発明を応用する
場合は、同様にアイランドに凸部を設けるのみで
もよいが、第６図及び第７図に示した如く、凸部
の途中から上へ変形させ、凸部先端のワイヤーボ
ンデイング部を他のリードと同位置にすることに
よつても実施することができる。
【図面の簡単な説明】
第１図および第２図は、従来のワイヤーボンデ
イング済リードフレームの一例を示す平面図、第
３図は本発明による一実施例を示すワイヤーボン
デイング済リードフレームの平面図である。第４
図、第５図は第３図のＡ−A′断面図であり、
各々本発明による実施例のうち、凸部とアイラン
ドとの接合部に溝を設けたもの及び平面的に設け
られた凸部を立体的に凸にしたものを示す。第６
図、第７図は本発明のDPリードフレームへの応
用例を示したもので、第６図は平面図、第７図は
第６図のＢ−B′断面図を示す。 尚、図において、１……半導体素子（ペレツ
ト）、２……アイランド、３……リードフレーム、
４……GNDパツド、５……GNDリード、６……
ろう材、７……アイランド支持リード、８……ア
イランドに設けられた凸部、９……アイランドと
凸部との接合部に設けられた溝、１０……GND
リード、アイランド支持リード以外のリードであ
る。

Claims (1)

    【特許請求の範囲】
  1. １ ペレツト搭載部を支持する一対のアイランド
    支持リードのうちの一方の前記アイランド支持リ
    ードとGNDリードとが接続されている半導体装
    置用リードフレームにおいて、前記GNDリード
    と離隔した前記ペレツト搭載部の周縁の所定領域
    に、ワイヤボンデイングによりペレツトのGND
    パツドに接続される外方に平面的に突出した凸部
    を設け、これにより前記凸部を介してペレツトの
    GNDパツドと前記GNDリードとが接続されるこ
    とを特徴とする半導体装置用リードフレーム。
JP57119312A 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム Granted JPS5910249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57119312A JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57119312A JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5910249A JPS5910249A (ja) 1984-01-19
JPS6347351B2 true JPS6347351B2 (ja) 1988-09-21

Family

ID=14758316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57119312A Granted JPS5910249A (ja) 1982-07-09 1982-07-09 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5910249A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137436U (ja) * 1984-02-23 1985-09-11 日本電気株式会社 半導体集積回路装置
DE3680265D1 (de) * 1985-02-28 1991-08-22 Sony Corp Halbleiterschaltungsanordnung.
JPS62178543U (ja) * 1986-04-30 1987-11-12
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JP2547272B2 (ja) * 1990-07-09 1996-10-23 本田技研工業株式会社 乗用作業機
JP2520527Y2 (ja) * 1990-09-29 1996-12-18 ミツミ電機株式会社 リードフレーム
JP2527530B2 (ja) * 1994-03-14 1996-08-28 株式会社日立製作所 半導体装置
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724555A (en) * 1980-07-22 1982-02-09 Nec Kyushu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS5910249A (ja) 1984-01-19

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US5557842A (en) Method of manufacturing a semiconductor leadframe structure
US5072280A (en) Resin sealed semiconductor device
JPH08116016A (ja) リードフレーム及び半導体装置
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US5308797A (en) Leads for semiconductor chip assembly and method
KR100804341B1 (ko) 반도체장치 및 그 제조방법
JPH0238446Y2 (ja)
JPS6347351B2 (ja)
JP2716405B2 (ja) 半導体装置およびその製造方法
JP3148604B2 (ja) 半導体装置
JPS6141246Y2 (ja)
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
JPH01286342A (ja) 面実装超薄形半導体装置
US4918512A (en) Semiconductor package having an outwardly arced die cavity
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR200295664Y1 (ko) 적층형반도체패키지
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
JPH0366150A (ja) 半導体集積回路装置
KR100460072B1 (ko) 반도체패키지
JPH0513490A (ja) 樹脂封止型半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置