JPH05135482A - 並列記憶制御装置 - Google Patents
並列記憶制御装置Info
- Publication number
- JPH05135482A JPH05135482A JP3321183A JP32118391A JPH05135482A JP H05135482 A JPH05135482 A JP H05135482A JP 3321183 A JP3321183 A JP 3321183A JP 32118391 A JP32118391 A JP 32118391A JP H05135482 A JPH05135482 A JP H05135482A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- bits
- bit
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 記憶装置の台数の増加を防いで、よりコンパ
クトなハードウェア構成とする。 【構成】 データ変換回路１２３は１バイトデータ１１
０を上位４ビットと下位４ビットとに二分し、４ビット
データ１１１をデータ選択回路１２４に出力する。ここ
で、パリティ生成回路１２２は４ビットデータ１１１が
入力されるごとにパリティを生成し、４ビットシフトレ
ジスタ１２１はパリティビットが４ビット生成されるま
でシフトしながら順次格納する。データ選択回路１２４
は４列分の４ビットデータ１１１を磁気ディスク１０１
から磁気ディスク１０４に書き、その後の５列目におい
て、パリティ列１１２を選択して磁気ディスク１０１か
ら磁気ディスク１０４に書き込む。
クトなハードウェア構成とする。 【構成】 データ変換回路１２３は１バイトデータ１１
０を上位４ビットと下位４ビットとに二分し、４ビット
データ１１１をデータ選択回路１２４に出力する。ここ
で、パリティ生成回路１２２は４ビットデータ１１１が
入力されるごとにパリティを生成し、４ビットシフトレ
ジスタ１２１はパリティビットが４ビット生成されるま
でシフトしながら順次格納する。データ選択回路１２４
は４列分の４ビットデータ１１１を磁気ディスク１０１
から磁気ディスク１０４に書き、その後の５列目におい
て、パリティ列１１２を選択して磁気ディスク１０１か
ら磁気ディスク１０４に書き込む。
Description
【０００１】
【産業上の利用分野】本発明は、並列記憶制御装置に関
し、特に、データ列を当該データ列を構成するビットご
とに別々の記憶装置に記憶せしめる並列記憶制御装置に
関する。
し、特に、データ列を当該データ列を構成するビットご
とに別々の記憶装置に記憶せしめる並列記憶制御装置に
関する。
【０００２】
【従来の技術】従来、この種の並列記憶制御装置とし
て、磁気ディスクを記憶装置として使用する図２に示す
構成のものが知られている。同図に示す構成において、
データ列を当該データ列を構成するビットごとに別々の
記憶装置に記憶せしめるときに、データ変換回路２２１
は４ビットのデータ列をパラレルのビット列に変換して
各ビットを磁気ディスク２０１〜２０４に記憶せしめ、
パリティ演算回路２２０は当該データ列についてのパリ
ティを演算し、演算したパリティビットをさらに他の磁
気ディスク２０５に記憶するようにしている。
て、磁気ディスクを記憶装置として使用する図２に示す
構成のものが知られている。同図に示す構成において、
データ列を当該データ列を構成するビットごとに別々の
記憶装置に記憶せしめるときに、データ変換回路２２１
は４ビットのデータ列をパラレルのビット列に変換して
各ビットを磁気ディスク２０１〜２０４に記憶せしめ、
パリティ演算回路２２０は当該データ列についてのパリ
ティを演算し、演算したパリティビットをさらに他の磁
気ディスク２０５に記憶するようにしている。
【０００３】
【発明が解決しようとする課題】上述した従来の並列記
憶制御装置においては、パリティビットの記憶のために
更にもう一台の記憶装置が必要であり、記憶装置の台数
が多くなって実装が困難になることがあるという課題が
あった。
憶制御装置においては、パリティビットの記憶のために
更にもう一台の記憶装置が必要であり、記憶装置の台数
が多くなって実装が困難になることがあるという課題が
あった。
【０００４】本発明は、上記課題にかんがみてなされた
もので、よりコンパクトなハードウェア構成でデータ列
を構成するビットごとに別々の記憶装置に記憶せしめる
ことが可能な並列記憶制御装置の提供を目的とする。
もので、よりコンパクトなハードウェア構成でデータ列
を構成するビットごとに別々の記憶装置に記憶せしめる
ことが可能な並列記憶制御装置の提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、データ列を当該データ列
を構成するビットごとに別々の記憶装置に記憶せしめる
並列記憶制御装置において、一のデータ列についてのパ
リティを求めるパリティ演算手段と、このパリティ演算
手段にて演算されたパリティを当該データ列を構成する
ビット数だけ順次記憶する一時記憶手段と、この一時記
憶手段にデータ列を構成するビット数だけパリティを記
憶されたときに当該一時記憶手段に記憶されたパリティ
を上記ビットごとの記憶と同様に別々の記憶装置に記憶
せしめるパリティ記憶制御手段とを備えた構成としてあ
る。
め、請求項１にかかる発明は、データ列を当該データ列
を構成するビットごとに別々の記憶装置に記憶せしめる
並列記憶制御装置において、一のデータ列についてのパ
リティを求めるパリティ演算手段と、このパリティ演算
手段にて演算されたパリティを当該データ列を構成する
ビット数だけ順次記憶する一時記憶手段と、この一時記
憶手段にデータ列を構成するビット数だけパリティを記
憶されたときに当該一時記憶手段に記憶されたパリティ
を上記ビットごとの記憶と同様に別々の記憶装置に記憶
せしめるパリティ記憶制御手段とを備えた構成としてあ
る。
【０００６】
【作用】上記のように構成した請求項１にかかる発明に
おいては、パリティ演算手段が一のデータ列についての
パリティを求めると、一時記憶手段はこのパリティ演算
手段にて演算されたパリティを当該データ列を構成する
ビット数だけ順次記憶し、この一時記憶手段にデータ列
を構成するビット数だけパリティを記憶されたときにパ
リティ記憶制御手段が当該一時記憶手段に記憶されたパ
リティを上記ビットごとの記憶と同様に別々の記憶装置
に記憶せしめる。
おいては、パリティ演算手段が一のデータ列についての
パリティを求めると、一時記憶手段はこのパリティ演算
手段にて演算されたパリティを当該データ列を構成する
ビット数だけ順次記憶し、この一時記憶手段にデータ列
を構成するビット数だけパリティを記憶されたときにパ
リティ記憶制御手段が当該一時記憶手段に記憶されたパ
リティを上記ビットごとの記憶と同様に別々の記憶装置
に記憶せしめる。
【０００７】
【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図１は、本発明の一実施例にかかる並列記憶制
御装置のブロック図である。本実施例では、１バイト幅
のデータを４ビット幅に二分して４台の磁気ディスク１
０１〜１０４に記憶するようにしている。
明する。図１は、本発明の一実施例にかかる並列記憶制
御装置のブロック図である。本実施例では、１バイト幅
のデータを４ビット幅に二分して４台の磁気ディスク１
０１〜１０４に記憶するようにしている。
【０００８】同図において、２２進カウンタ１２０はデ
ータ選択回路１２４が磁気ディスク１０１〜１０４に対
してデータを書き込むごとにカウントアップし、そのカ
ウント結果を同データ選択回路１２４に出力する。
ータ選択回路１２４が磁気ディスク１０１〜１０４に対
してデータを書き込むごとにカウントアップし、そのカ
ウント結果を同データ選択回路１２４に出力する。
【０００９】データ選択回路１２４にはデータ変換回路
１２３と４ビットシフトレジスタ１２１，１２５が接続
されており、同データ選択回路１２４は２２進カウンタ
１２０のカウント結果に基づいていずれかの出力ビット
列を選択して磁気ディスク１０１〜１０４に書き込む。
１２３と４ビットシフトレジスタ１２１，１２５が接続
されており、同データ選択回路１２４は２２進カウンタ
１２０のカウント結果に基づいていずれかの出力ビット
列を選択して磁気ディスク１０１〜１０４に書き込む。
【００１０】データ変換回路１２３は１バイトデータ１
１０を４ビットデータ１１１の二列に変換して順次デー
タ選択回路１２４とパリティ生成回路１２２に出力す
る。パリティ生成回路１２２は４ビットのデータ列につ
いてのパリティを演算し、４ビットシフトレジスタ１２
１，１２５に出力する。ここで、４ビットシフトレジス
タ１２１は順次入力されるパリティビットをシフトしな
がら記憶し、４ビット入力されたときにデータ選択回路
１２４とパリティ生成回路１２２に出力する。
１０を４ビットデータ１１１の二列に変換して順次デー
タ選択回路１２４とパリティ生成回路１２２に出力す
る。パリティ生成回路１２２は４ビットのデータ列につ
いてのパリティを演算し、４ビットシフトレジスタ１２
１，１２５に出力する。ここで、４ビットシフトレジス
タ１２１は順次入力されるパリティビットをシフトしな
がら記憶し、４ビット入力されたときにデータ選択回路
１２４とパリティ生成回路１２２に出力する。
【００１１】一方、４ビットシフトレジスタ１２５は、
４ビットシフトレジスタ１２１の出力をパリティ生成回
路１２２が入力してパリティビットを演算した場合に当
該パリティビットを順次シフトしながら記憶し、４ビッ
ト入力されたときにデータ選択回路１２４に出力する。
４ビットシフトレジスタ１２１の出力をパリティ生成回
路１２２が入力してパリティビットを演算した場合に当
該パリティビットを順次シフトしながら記憶し、４ビッ
ト入力されたときにデータ選択回路１２４に出力する。
【００１２】次に、上記構成からなる本実施例の動作を
説明する。データ変換回路１２３は１バイトデータ１１
０を上位４ビットと下位４ビットとに二分し、４ビット
データ１１１をデータ選択回路１２４に出力する。そし
て、２２進カウンタ１２０はデータ選択回路１２４が４
ビット選択データ１１４を出力するごとにカウントをイ
ンクリメントする。ここで、パリティ生成回路１２２は
４ビットデータ１１１の入力ごとにパリティを生成す
る。４ビットシフトレジスタ１２１はそのパリティを２
２進カウンタ１２０の値が３になるまで（パリティビッ
トが４ビット生成されるまで）シフトしながら順次格納
する。
説明する。データ変換回路１２３は１バイトデータ１１
０を上位４ビットと下位４ビットとに二分し、４ビット
データ１１１をデータ選択回路１２４に出力する。そし
て、２２進カウンタ１２０はデータ選択回路１２４が４
ビット選択データ１１４を出力するごとにカウントをイ
ンクリメントする。ここで、パリティ生成回路１２２は
４ビットデータ１１１の入力ごとにパリティを生成す
る。４ビットシフトレジスタ１２１はそのパリティを２
２進カウンタ１２０の値が３になるまで（パリティビッ
トが４ビット生成されるまで）シフトしながら順次格納
する。
【００１３】この間、データ選択回路１２４は４ビット
データ１１１を選択し、４ビットデータ１１１をそのま
ま磁気ディスク１０１から磁気ディスク１０４に書く。
続いて、２２進カウンタ１２０が４になるまでデータ選
択回路１２４はパリティ列１１２を選択し、磁気ディス
ク１０１から磁気ディスク１０４に書き込む。そして、
４ビットシフトレジスタ１２５はパリティ列１１２を生
成するごとにシフトしながらパリティ列１１２のパリテ
ィを格納する。この動作を２２進カウンタ１２０の値が
１９になるまで（パリティ列１１２のパリティが４ビッ
ト生成されるまで）繰り返す。
データ１１１を選択し、４ビットデータ１１１をそのま
ま磁気ディスク１０１から磁気ディスク１０４に書く。
続いて、２２進カウンタ１２０が４になるまでデータ選
択回路１２４はパリティ列１１２を選択し、磁気ディス
ク１０１から磁気ディスク１０４に書き込む。そして、
４ビットシフトレジスタ１２５はパリティ列１１２を生
成するごとにシフトしながらパリティ列１１２のパリテ
ィを格納する。この動作を２２進カウンタ１２０の値が
１９になるまで（パリティ列１１２のパリティが４ビッ
ト生成されるまで）繰り返す。
【００１４】２２進カウンタ１２０が２１になるまでデ
ータ選択回路１２４はパリティ列１１３を選択する。２
２進カウンタ１２０が２０のときと２１のときでは、４
ビットシフトレジスタ１２５の内容は１ビットシフトさ
れている。従って、４ビットデータ１１１を４列書くご
とにパリティ列１１２を一列、そしてデータ２０列ごと
にパリティ列１１３を二列書くことになる。
ータ選択回路１２４はパリティ列１１３を選択する。２
２進カウンタ１２０が２０のときと２１のときでは、４
ビットシフトレジスタ１２５の内容は１ビットシフトさ
れている。従って、４ビットデータ１１１を４列書くご
とにパリティ列１１２を一列、そしてデータ２０列ごと
にパリティ列１１３を二列書くことになる。
【００１５】パリティをシフトレジスタでシフトして磁
気ディスクに書いているのは、どれか一台の磁気ディス
クが故障しても故障した磁気ディスクのデータを復旧す
るために必要なパリティが故障していない磁気ディスク
に存在するようにしたためである。
気ディスクに書いているのは、どれか一台の磁気ディス
クが故障しても故障した磁気ディスクのデータを復旧す
るために必要なパリティが故障していない磁気ディスク
に存在するようにしたためである。
【００１６】例えば、磁気ディスク１０１が故障したと
すると、磁気ディスク１０１に書かれているパリティＰ
Ｐ１，ＰＰ２を使うことはできないが、磁気ディスク１
０２からパリティＰＰ２、磁気ディスク１０４からパリ
ティＰＰ１を使うことができる。他の磁気ディスクが故
障したときについてもパリティの存在が保証されてい
る。このパリティＰＰ１〜ＰＰ４を用いてパリティＰ１
〜Ｐ６を求め、データを修復することができる。
すると、磁気ディスク１０１に書かれているパリティＰ
Ｐ１，ＰＰ２を使うことはできないが、磁気ディスク１
０２からパリティＰＰ２、磁気ディスク１０４からパリ
ティＰＰ１を使うことができる。他の磁気ディスクが故
障したときについてもパリティの存在が保証されてい
る。このパリティＰＰ１〜ＰＰ４を用いてパリティＰ１
〜Ｐ６を求め、データを修復することができる。
【００１７】なお、上述した実施例では、記憶装置とし
て磁気ディスクを使用しているが、光ディスクなどの他
の記憶装置を使用することもできる。
て磁気ディスクを使用しているが、光ディスクなどの他
の記憶装置を使用することもできる。
【００１８】
【発明の効果】以上説明したように本発明は、パリティ
ビットをまとめてデータ列を記憶する記憶装置に記憶す
るようにしているため、記憶装置の台数の増加を防いで
よりコンパクトなハードウェア構成とすることが可能な
並列記憶制御装置を提供することができる。
ビットをまとめてデータ列を記憶する記憶装置に記憶す
るようにしているため、記憶装置の台数の増加を防いで
よりコンパクトなハードウェア構成とすることが可能な
並列記憶制御装置を提供することができる。
【図１】本発明の一実施例にかかる並列記憶制御装置の
ブロック図である。
ブロック図である。
【図２】並列記憶制御装置のブロック図である。
１０１〜１０４…磁気ディスク １２０…２２進カウンタ １２１，１２５…４ビットシフトレジスタ １２２…パリティ生成回路 １２３…データ変換回路 １２４…データ選択回路
Claims (1)
- 【請求項１】 データ列を当該データ列を構成するビッ
トごとに別々の記憶装置に記憶せしめる並列記憶制御装
置において、 一のデータ列についてのパリティを求めるパリティ演算
手段と、 このパリティ演算手段にて演算されたパリティを当該デ
ータ列を構成するビット数だけ順次記憶する一時記憶手
段と、 この一時記憶手段にデータ列を構成するビット数だけパ
リティを記憶されたときに、当該一時記憶手段に記憶さ
れたパリティを上記ビットごとの記憶と同様に別々の記
憶装置に記憶せしめるパリティ記憶制御手段とを具備す
ることを特徴とする並列記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321183A JPH05135482A (ja) | 1991-11-08 | 1991-11-08 | 並列記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321183A JPH05135482A (ja) | 1991-11-08 | 1991-11-08 | 並列記憶制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05135482A true JPH05135482A (ja) | 1993-06-01 |
Family
ID=18129718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321183A Pending JPH05135482A (ja) | 1991-11-08 | 1991-11-08 | 並列記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05135482A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331524A (ja) * | 2005-05-25 | 2006-12-07 | Ricoh Co Ltd | 変調装置、変調方法、変調プログラム及び記録媒体 |
| US7447972B2 (en) | 2004-08-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Methods and apparatus for constructing low-density parity check (LDPC) matrix |
-
1991
- 1991-11-08 JP JP3321183A patent/JPH05135482A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447972B2 (en) | 2004-08-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Methods and apparatus for constructing low-density parity check (LDPC) matrix |
| JP2006331524A (ja) * | 2005-05-25 | 2006-12-07 | Ricoh Co Ltd | 変調装置、変調方法、変調プログラム及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250735B2 (ja) | 多目的誤り訂正システム | |
| US5966389A (en) | Flexible ECC/parity bit architecture | |
| US5856987A (en) | Encoder and decoder for an SEC-DED-S4ED rotational code | |
| JPS6122826B2 (ja) | ||
| US5537423A (en) | Modular multiple error correcting code system | |
| US7028248B2 (en) | Multi-cycle symbol level error correction and memory system | |
| JPH10207726A (ja) | 半導体ディスク装置 | |
| JPS5864844A (ja) | 同期検出方式 | |
| JPH0338125A (ja) | データ単位群のバッファ装置 | |
| EP0288989B1 (en) | Address generating circuit | |
| KR100305618B1 (ko) | 다목적에러교정계산회로 | |
| JPS6114540B2 (ja) | ||
| CN1264032B (zh) | 数据错误纠正装置 | |
| KR100509137B1 (ko) | 에러 정정 장치 | |
| EP0584864B1 (en) | A hardware-efficient method and device for encoding BCH codes and in particular Reed-Solomon codes | |
| US5099483A (en) | Device for correcting errors by a long-distance code | |
| KR100200810B1 (ko) | 오류 정정부호화 방법 및 장치 | |
| JP3972503B2 (ja) | 情報記録装置 | |
| JP2797569B2 (ja) | ユークリッドの互除回路 | |
| JPH10215187A (ja) | 誤り検出符号化復号装置および方法 | |
| JP2781658B2 (ja) | アドレス生成回路とそれを用いたｃｄ―ｒｏｍ装置 | |
| JPS58143500A (ja) | インタ−リ−ブ可能な記憶装置 | |
| JPH05341920A (ja) | パラレルディスク装置 | |
| JPH0516740Y2 (ja) | ||
| JPH0743959B2 (ja) | 誤り訂正機能付半導体メモリ |