JPH05135573A - 直交メモリ - Google Patents

Abstract

(57)【要約】 【目的】 直交メモリセルに行および列データ入出力用
のメモリをそれぞれ付加することにより、ピン数の制限
を暖和しつつ高速にデータ入出力を行う。 【構成】 データを保持する直交メモリセル１１と、１
行分のデータを保持することができる行メモリ１２、お
よび１列分のデータを保持することができる列メモリ１
６を集積する。直交メモリセル１１と行メモリ１２間
は、行転送回路１４を通じて１行分のデータを一度に転
送することができ、直交メモリセル１１と列メモリ１６
間は、行転送回路１８を通じて１列分のデータを一度に
転送することができる。また、行メモリ１２および列メ
モリ１６は、それぞれ行メモリ入出力回路１５および列
メモリ入出力回路１９を通じて、外部とデータを端から
順に連続的に入出力できる。

Description

【発明の詳細な説明】

【産業上の利用分野】本発明は、画像等のデータを保存
する直交メモリに関する。

【従来の技術】画像などのデータを保存するメモリに
は、多量のデータを高速に入出力する機能が要求され
る。そこで、図１０に示すようなビデオメモリないしフ
ィールドメモリと呼ばれるメモリがある。これは、通常
のメモリセル１０１の横に高速にアクセス可能なシリア
ルアクセスメモリ１０２を併置し、たとえばデータ出力
時には、外部から行アドレスを指定し１行のデータを一
度にメモリセル１０１からシリアルアクセスメモリ１０
２に転送した後、シリアルアクセスメモリ１０２から１
行のデータを端から順に連続的に高速に出力する技術で
ある。また、データ入力時には、シリアルアクセスメモ
リ１０２へ１行のデータを端から順に連続的に高速に入
力した後、外部から行アドレスを指定し１行のデータを
一度にシリアルアクセスメモリ１０２からメモリセル１
０１に転送する。この方式については、たとえば米国
の、１９８５ アイトリプルイー インターナショナル
ソリッドステート サーキッツ コンファレンス、ダ
イジェスト オブ テクニカル ペーパーズ（１９８５
ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ
−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃ
ｅ、Ｄｉｇｅｓｔ ｏｆＴｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ）、論文番号ＷＡＭ３．１、３８〜３９ページに記
載されている。また、２次元データを処理する場合、行
方向に高速にデータを入出力する必要のある処理と、列
方向に高速にデータを入出力する必要のある処理とがあ
る。そこで、図１１に示すような直交メモリと呼ばれる
メモリがある。これは、外部と直交メモリセル１１１と
のデータ入出力を、行方向にも列方向にも一度に行える
技術である。この方式については、たとえば、電気学会
電子デバイス研究会資料、ＥＤＤ−８５、３６−４０
番、１３〜２０ページに記載されている。

【発明が解決しようとする課題】従来の方法では、図１
０に示すようなメモリの場合、画像の行のデータは端か
ら順に連続的な入出力は高速に行えるが、列のデータは
高速な入出力が行えないという問題点があった。また、
図１１に示すようなメモリの場合、画像の行方向にも列
方向にもメモリセルの幅分のデータを並列に、高速に入
出力できるという特徴はあるが、メモリセルのメモリセ
ルの容量を増やすと入出力信号線が増えてしまい、ピン
数の制約のために１チップに納めることが困難であっ
た。本発明の目的は、このような問題点を解決し、行方
向にも列方向にも高速にデータの入出力を行うことので
きるメモリを提供することである。

【課題を解決するための手段】第１の発明の直交メモリ
は、メモリ上のデータを行方向および列方向に読み出す
ことのできる直交メモリにおいて、データ保存し、列方
向および行方向に、一度にそのビット幅分だけのデータ
を転送することのできる直交メモリセルと、直交メモリ
セルの１行分のデータを保存することができる行メモリ
と、外部から入力された行アドレスをデコードし、直交
メモリセル上の１行を選択する手段と、直交メモリセル
上の選択された１行分のデータを一度に行メモリへ転送
したり、行メモリ上の１行分のデータを一度に直交メモ
リセル上の選択された行へ転送する手段と、行メモリ上
のデータを端から順に連続的に出力したり、行メモリ上
へデータを端から順に連続的に入力する手段と、直交メ
モリセルの１列分のデータを保持することができる列メ
モリと、外部から入力された列アドレスをデコードし、
直交メモリセル上の１列を選択する手段と、直交メモリ
セル上の選択された１列分のデータを一度に列メモリへ
転送したり、列メモリ上の１列分のデータを一度に直交
メモリセル上の選択された列へ転送する手段と、列メモ
リ上のデータを端から順に連続的に出力したり、列メモ
リ上へデータを端から順に連続的に入力する手段とを有
することを特徴とする。第２の発明の直交メモリは、第
１の発明の直交メモリにおいて、行メモリ上のデータを
列メモリに端から順に連続的に転送したり、列メモリ上
のデータを行メモリに端から順に連続的に転送する手段
を有することを特徴とする。第３の発明の直交メモリ
は、第１の発明の直交メモリにおいて、行メモリ、列メ
モリを複数持ち、任意の行メモリ上のデータを任意の列
メモリに端から順に連続的に転送したり、任意の列メモ
リ上のデータを任意の行メモリに端から順に連続的に転
送することを、複数の行メモリ、列メモリ間で並列に行
う手段を有することを特徴とする。第４の発明の直交メ
モリは、第１の発明の直交メモリにおいて、直交メモリ
セル上の選択された１行分のデータを一度に列メモリへ
転送したり、列メモリ上の１列分のデータを一度に直交
メモリセル上の選択された行へ転送したり、直交メモリ
セル上の選択された１列分のデータを一度に行メモリへ
転送したり、行メモリ上の１行分のデータを一度に直交
メモリセル上の選択された列へ転送する手段を有するこ
とを特徴とする。第５の発明の直交メモリは、メモリ上
のデータを行方向および列方向に読み出すことのできる
直交メモリにおいて、データ保持し、列方向および行方
向に、一度にそのビット幅分だけのデータを転送するこ
とのできる直交メモリセルと、直交メモリセルの複数行
分のデータを保存することができるワード行メモリと、
外部から入力された行アドレスをデコードし、直交メモ
リセル上の１行を選択する手段と、直交メモリセル上の
選択された１行分のテータを一度にワード行メモリへ転
送したり、ワード行メモリ上の１行分のデータを一度に
直交メモリセル上の選択された行へ転送する手段と、ワ
ード行メモリ上のデータをワード単位に端から順に連続
的に出力したり、ワード行メモリ上へデータをワード単
位に端から順に連続的に入力する手段と、直交メモリセ
ルの複数列分のデータを保持することができるワード列
メモリと、外部から入力された列アドレスをデコード
し、直交メモリセル上の１列を選択する手段と、直交メ
モリセル上の選択された１列分のデータを一度にワード
列メモリへ転送したり、ワード列メモリ上の１列分のデ
ータを一度に直交メモリセル上の選択された列へ転送す
る手段と、ワード列メモリ上のデータをワード単位に端
から順に連続的に出力したり、ワード列メモリ上へデー
タをワード単位に端から順に連続的に入力する手段とを
有することを特徴とする。第６の発明の直交メモリは、
第５の発明の直交メモリにおいて、ワード行メモリ上の
データをワード列メモリにワード単位に端から順に連続
的に転送したり、ワード列メモリ上のデータをワード行
メモリにワード単位に端から順に連続的に転送する手段
を有することを特徴とする。第７の発明の直交メモリ
は、第５の発明の直交メモリにおいて、ワード行メモ
リ、ワード列メモリを複数持ち、任意のワード行メモリ
上のデータを任意のワード列メモリにワード単位に端か
ら順に連続的に転送したり、任意のワード列メモリ上の
データを任意のワード行メモリに端から順に連続的に転
送することを、複数のワード行メモリ、ワード列メモリ
間で並列に行う手段を有することを特徴とする。第８の
発明の直交メモリは、第５の発明の直交メモリにおい
て、直交メモリセル上の選択された１行分のデータを一
度にワード列メモリへ転送したり、ワード列メモリ上の
１行分のデータを一度に直交メモリセル上の選択された
行へ転送したり、直交メモリセル上の選択された１列分
のデータを一度にワード行メモリへ転送したり、ワード
行メモリ上の１行分のデータを一度に直交メモリセル上
の選択された列へ転送する手段を有することを特徴とす
る。第９の発明の直交メモリは、第１、２、３、４、
５、６、７又は８の発明の直交メモリにおいて、外部か
ら与えられた行アドレスと列アドレスによって指定され
るメモリ要素とデータを入出力する手段を有することを
特徴とする。

【実施例】次に本発明の実施例について図面を用いて説
明する。図１は、第１の発明の直交メモリの一実施例の
構成を示すブロック図である。この直交メモリは、デー
タを保持する直交メモリセル１１、直交メモリセルの１
行分のデータ保存することができる行メモリ１２を１つ
以上、外部から入力された行アドレスをデコードし、直
交メモリセル上の１行を選択する行デコーダ１３、直交
メモリセル上の選択された１行分のデータを一度に行メ
モリへ転送したり、行メモリ上の１行分のデータを一度
に直交メモリセル上の選択された行へ転送する行転送回
路１４、行メモリ上のデータを端から順に連続的に出力
したり、行メモリ上へデータを端から順に連続的に入力
する行メモリ入出力回路１５、直交メモリセルの１列分
のデータを保持することができる列メモリ１６を１つ以
上、外部から入力された列アドレスをデコードし、直交
メモリセル上の１列を選択する列デコーダ１７、直交メ
モリセル上の選択された１列分のデータを一度に列メモ
リへ転出したり、列メモリ上の１列分のデータを一度に
直交メモリセル上の選択された列へ転送する列転送回路
１８、列メモリ上のデータを端から順に連続的に出力し
たり、列メモリ上へデータを端から順に連続的に入力す
る列メモリ入出力回路１９から構成されている。このよ
うな構成の直交メモリにおいて、直交メモリセル１１上
のある行のデータを端から順に連続的に出力する場合、
まず、外部から与えられた行アドレスを行デコーダ１３
がデコードし、直交メモリセル１１上の１行を選択す
る。つぎに、選択された１行のデータを行転送回路１４
が行メモリ１２の１つに転送する。そして、行メモリ１
２上のデータを行メモリ入出力回路１５が端から順に連
続的に出力する。外部から１行のデータを端から順に連
続的に入力し、直交メモリセル１１上のある行に格納す
る場合、まず、行メモリ入出力回路１５が外部よりデー
タを入力し、行メモリ１２の１つに格納する。つぎに、
外部から与えられた行アドレスを行デコーダ１３がデコ
ードし、直交メモリセル１１上の１行を選択し、行メモ
リ１２上のデータを行転送回路１４が選択された１行に
転送する。直交メモリセル１１上のある列のデータを端
から順に連続的に出力する場合、まず、外部から与えら
れた列アドレスを列デコーダ１７がデコードし、直交メ
モリセル１１上の１列を選択する。つぎに、選択された
１列のデータを列転送回路１８が列メモリ１６の１つに
転送する。そして、列メモリ１６上のデータを列メモリ
入出力回路１９が端から順に連続的に出力する。外部か
ら１列のデータを端から順に連続的に入力し、直交メモ
リセル１１上のある列に格納する場合、まず、列メモリ
入出力回路１９が外部よりデータを入力し、列メモリ１
６の１つに格納する。つぎに、外部から与えられた列ア
ドレスを列デコーダ１７がデコードし、直交メモリセル
１１上の１行を選択し、列メモリ１６上の列データ転送
回路１８が選択された１列に転送する。行メモリ入出力
回路１５による行メモリ１２のデータ入出力や、列メモ
リ入出力回路１９による列メモリ１６のデータ入出力
は、直交メモリチップ上の他の部分の動作状態とは全く
独立に行えるので、直交メモリセル１１へのアクセスが
競合しない限り、複数の行メモリ１２と複数の列メモリ
１６によるデータの入出力は、全て並列に行うことがで
きる。図２は、第２の発明の直交メモリの一実施例の構
成を示すブロック図である。この直交メモリは、図１の
構成に加えて、行メモリ１２と列メモリ１６の間でデー
タを端から順に連続的に転送するための行列間データ転
送回路２１を備えている。このような構成の直交メモリ
において、直交メモリセル１１から１列のデータを列メ
モリ１６に転送した後、行列間データ転送回路２１によ
って行メモリ１２に転送し、次にそのデータを直交メモ
リセル１１に格納することによって、直交メモリセル１
１上の２次元データの列データを行データに変換でき
る。また、直交メモリセル１１から１行のデータを行メ
モリ１２に転送した後、行列間データ転送回路２１によ
って列メモリ１６に転送し、次にそのデータを直交メモ
リセル１１に格納することによって、直交メモリセル１
１上の２次元データの行データを列データに変換でき
る。行列間データ転送回路２１によってデータの転送が
行われている行メモリ１２や列メモリ１６は、行メモリ
入出力回路１５や列メモリ入出力回路１９によるデータ
の入出力は禁止される。ただし、転送中のデータを、行
メモリ入出力回路１５や列メモリ入出力回路１９に、転
送と同時に出力することは可能である。また、行メモリ
入出力回路１５や列メモリ入出力回路１９によって、行
メモリ１２や列メモリ１６にデータを入力するのと同時
に、行列間データ転送回路２１によってデータを列メモ
リ１６や行メモリ１２に転送することも可能である。図
３は、第３の発明の直交メモリセルの一実施例の構成を
示すブロック図である。この直交メモリは、行メモリ１
２および列メモリ１６をそれぞれ複数持っており、図１
の構成に加えて、行メモリ１２と列メモリ１６の間でデ
ータを端から順に連続的に転送するための行列間データ
転送回路３１を備えている。このような構成の直交メモ
リにおいて、行列間データ転送回路３１はクロスバスイ
ッチによって構成されており、任意の行メモリ１２と列
メモリ１６の間でデータを転送することができる。直交
メモリセル１１から１列のデータを列メモリ１６に転送
した後、行列間データ転送回路３１によって外部から指
定された列メモリ１６から行メモリ１２にデータを転送
し、次にそのデータを直交メモリセル１１に格納するこ
とによって、直交メモリセル１１上の２次元データの列
データを行データに変換できる。直交メモリセル１１か
ら１行のデータを行メモリ１２に転送した後、行列間デ
ータ転送回路３１によって外部から指定された行メモリ
１２から列メモリ１６にデータを転送し、次にそのデー
タを直交メモリセル１１に格納することによって、直交
メモリセル１１上の２次元データの行データを列データ
に変換できる。図４は、第４の発明の直交メモリの一実
施例の構成を示すブロック図である。この直交メモリ
は、図１の構成に加えて、直交メモリセル１１上の選択
された１行分のデータを列メモリ１６へ転送したり、列
メモリ１６上の１行分のデータを直交メモリセル１１上
の選択された行へ転送したり、直交メモリセル１１上の
選択された１列分のデータを行メモリ１２へ転送した
り、行メモリ１２上の１行分のデータを直交メモリセル
１１上の選択された列へ転送するための行列間並列デー
タ転送回路４１を備えている。このような構成の直交メ
モリにおいて、行列間並列データ転送回路４１は、直交
メモリセル１１のビット幅分の信号線を持っており、直
交メモリセル１１の上に配線を通すことによって実現し
ている。図２、図３で示した直交メモリが行と列の間で
データを変換するのに逐次的にデータを転送していたの
に対して、行列間並列データ転送回路４１は、一度に並
列にデータを転送することができる。また、行列間並列
データ転送回路４１によって行と列の間で高速にデータ
転送が行えるので、列メモリ１６、列データ転送回路１
８、列メモリ入出力回路１９の機能を、行メモリ１２、
行データ転送回路１４、行メモリ入出力回路１５によっ
て実現することができ、ピン数やチップサイズを削減す
ることができる。図５は、第５の発明の直交メモリの一
実施例の構成を示すブロック図である。この直交メモリ
は、データを保持する直交メモリセル１１、直交メモリ
セル１１の複数行分のデータを保持することができるワ
ード行メモリ５１を１つ以上、外部から入力された行ア
ドレスをデコードし、直交メモリセル１１上の１行を選
択する行デコーダ１３、直交メモリセル１１上の選択さ
れた１行分のデータを一度にワード行メモリ５１へ転送
したり、ワード行メモリ５１上の１行分のデータを一度
に直交メモリセル１１上の選択された行へ転送する行転
送回路５２、ワード行メモリ５１上のデータをワード単
位に端から順に連続的に出力したり、ワード行メモリ５
１上へデータをワード単位に端から順に連続的に入力す
るワード行メモリ入出力回路５３、直交メモリセル１１
の複数列分のデータを保持することができるワード列メ
モリ５４を１つ以上、外部から入力された列アドレスを
デコードし、直交メモリセル１１上の１列を選択する列
デコーダ１７、直交メモリセル１１上の選択された１列
分のデータを一度にワード列メモリ５４へ転送したり、
ワード列メモリ５４上の１列分のデータを一度に直交メ
モリセル１１上の選択された列へ転送する列転送回路５
５、ワード列メモリ５４上のデータをワード単位に端か
ら順に連続的に出力したり、ワード列メモリ５４上へデ
ータをワード単位に端から順に連続的に入力するワード
列メモリ入出力回路５６から構成されている。このよう
な構成の直交メモリにおいて、直交メモリセル１１とワ
ード行メモリ５１およびワード列メモリ５４のビットの
対応例を図１２に示す。図１２は、１６ビット×１６ビ
ットの構成の直交メモリセル１２１と８ワード構成のワ
ード行メモリ１２２およびワード列メモリ１２３のビッ
トの構成を説明するための図である。ただし、１ワード
は４ビットであるとしている。図１２に示すように、直
交メモリセル１２１上を２ビット×２ビットごとに区切
り、その４ビットを１つのワードに割り当てている。ワ
ード内のビットの順番は、図１２の直交メモリセル１２
１上に書き込まれたの順序で割り当てられてい
るとする。このような構成の直交メモリにおいて、外部
からワード行メモリ１２２上に入力されたデータを直交
メモリセル１２１に転送する方法を説明する。まず、ワ
ード行メモリ１２２上の全てのワードのビットのと
のデータを、直交メモリセル１２１上でとのデータ
に割り当てられている１行に一度に転送する。つぎに、
ワード行メモリ１２２上の全てのワードのビットのと
のデータを、直交メモリセル１２１上で先ほど転送し
た行の次の行、すなわちとのデータに割り当てられ
ている１行に一度に転送する。このように、２回の行の
転送によってワード行メモリ１２２上の全てのワードの
データを直交メモリセル１２１上に転送できる。つぎ
に、直交メモリセル１２１上に格納されたデータをワー
ド行メモリ１２２に転送する方法を説明する。まず、直
交メモリセル１２１の、これからワード行メモリ１２２
に転送するデータを保持する２列のうち、とのビッ
トを保持している行のデータをワード行メモリ１２２に
一度に転送し、ワード行メモリ１２２上のとの位置
に格納する。つぎに、とのビットを保持している行
のデータをワード行メモリ１２２に一度に転送し、ワー
ド行メモリ１２２上のとの位置に格納する。このよ
うに、２回の行の転送によって直交メモリセル１２１上
のデータをワード行メモリ１２２に転送できる。つぎ
に、外部からワード列メモリ１２３上に入力されたデー
タを直交メモリセル１２１に転送する方法を説明する。
まず、ワード列メモリ１２３上の全てのワードのビット
のとのデータを、直交メモリセル１２１上でと
のデータに割り当てられている１列に一度に転送する。
つぎに、ワード列メモリ１２３上の全てのワードのビッ
トのとのデータを、直交メモリセル１２１上で先ほ
ど転送した列の次の列、すなわちとのデータに割り
当てられている１列に一度に転送する。このように、２
回の列の転送によってワード列メモリ１２３上の全ての
ワードのデータを直交メモリセル１２１上に転送でき
る。つぎに、直交メモリセル１２１上に格納されたデー
タをワード列メモリ１２３に転送する方法を説明する。
まず、直交メモリセル１２１の、これからワード列メモ
リ１２３に転送するデータを保持する２列のうち、と
のビットを保持している列のデータをワード列メモリ
１２３に一度に転送し、ワード列メモリ１２３上のと
の位置に格納する。つぎに、とのビットを保持し
ている列のデータをワード列メモリ１２３に一度に転送
し、ワード列メモリ１２３上のとの位置に格納す
る。このように、２回の列の転送によって直交メモリセ
ル１２１上のデータをワード列メモリ１２３に転送でき
る。ワード行メモリ入出力回路５３およびワード列メモ
リ入出力回路５６は、図１２に示したようなワード行メ
モリ１２２およびワード列メモリ１２３上のデータをワ
ード単位に端から順に連続的に出力したり、外部からデ
ータをワード単位に端から順に連続的に入力する。図６
は、第６の発明の直交メモリの一実施例の構成を示すブ
ロック図である。この直交メモリは、図５の構成に加え
て、ワード行メモリ５１とワード列メモリ５４の間でデ
ータをワード単位に端から順に連続的に転送するための
行列間データ転送回路６１を備えている。このような構
成の直交メモリにおいて、直交メモリセル１１から複数
列のデータをワード列メモリ５４に転送した後、行列間
データ転送回路６１によってワード行メモリ５１に転送
し、次にそのデータを直交メモリセル１１に格納するこ
とによって、直交メモリセル１１上のワード構成の２次
元データの列データを行データに変換できる。また、直
交メモリセル１１から複数行のデータをワード行メモリ
５１に転送した後、行列間データ転送回路６１によって
ワード列メモリ５４に転送し、次にそのデータを直交メ
モリセル１１に格納することによって、直交メモリセル
１１上のワード構成の２次元データの行データを列デー
タに変換できる。図７は、第７の発明の直交メモリの一
実施例の構成を示すブロック図である。この直交メモリ
は、ワード行メモリ５１およびワード列メモリ５４をそ
れぞれ複数持っており、図５の構成に加えて、ワード行
メモリ５１とワード列メモリ５４の間でワード単位にデ
ータを端から順に連続的に転送するための行列間データ
転送回路７１を備えている。このような構成の直交メモ
リにおいて、行列間データ転送回路７１はクロスバスイ
ッチによって構成されており、任意のワード行メモリ５
１とワード列メモリ５４の間でデータを転送することが
できる。直交メモリセル１１から複数列のデータをワー
ド列メモリ５４に転送した後、行列間データ転送回路７
１によって外部から指定されたワード列メモリ５４から
ワード行メモリ５１にデータを転送し、次にそのデータ
を直交メモリセル１１に格納することによって、直交メ
モリセル１１上のワード構成の２次元データの列データ
を行データに変換できる。直交メモリセル１１から複数
行のデータをワード行メモリ５１に転送した後、行列間
データ転送回路７１によって外部から指定されたワード
行メモリ５１からワード行メモリ５４にデータを転送
し、次にそのデータを直交メモリセル１１に格納するこ
とによって、直交メモリセル１１上のワード構成の２次
元データの行データを列データに変換できる。図８は、
第８の発明の直交メモリの一実施例の構成を示すブロッ
ク図である。この直交メモリは、図５の構成に加えて、
直交メモリセル１１上の選択された１行分のデータをワ
ード列メモリ５４へ転送したり、ワード列メモリ５４上
の１行分のデータを直交メモリセル１１上の選択された
行へ転送したり、直交メモリセル１１上の選択された１
列分のデータをワード行メモリ５１上へ転送したり、ワ
ード行メモリ５１上の１行分のデータを直交メモリセル
１１上の選択された列へ転送するための行列間並列デー
タ転送回路８１を備えている。このような構成の直交メ
モリにおいて、行列間並列データ転送回路８１は、直交
メモリセル１１のビット幅分の信号線を持っており、直
交メモリセル１１の上に配線を通すことによって実現し
ている。図６、図７で示した直交メモリが行と列の間で
データを変換するのにワード単位に逐次的にデータを転
送していたのに対して、行列間並列データ転送回路８１
は、一度に並列にデータを転送することができる。ま
た、行列間並列データ転送回路８１によって行と列の間
で高速にデータ転送が行えるので、ワード列メモリ５
４、列データ転送回路５５、ワード列メモリ入出力回路
５６の機能を、ワード行メモリ５１、行データ転送回路
５２、ワード行メモリ入出力回路５３によって実現する
ことができ、ピン数やチップサイズを削減することがで
きる。図９は、第９の発明の直交メモリの一実施例の構
成を示すブロック図である。この直交メモリは、図１の
構成に加えて、行デコーダ１３および列デコーダ１７に
よって指定される直交メモリセル１１上のビットと外部
とでデータを入出力するためのデータ入出力回路９１を
備えている。このような構成の直交メモリにおいて、行
メモリ１２と列メモリ１６がともに直交メモリセル１１
をアクセスしていないときは、データ入出力回路９１を
通じて直交メモリセル１１をランダムにアクセスするこ
とができる。

【発明の効果】以上述べた通り、本発明によれば、直交
メモリセルに行データ連続入出力のためのメモリと列デ
ータ連続入出力のためのメモリを付加することによっ
て、ピン数の制約に拘束されることなく大容量の直交メ
モリチップを構成することができ、また、行方向にも列
方向にも高速にデータの入出力を行うことができ、さら
に、メモリチップ上で２次元データの行方向と列方向を
変換する機能も実現できるという効果もある。

【図面の簡単な説明】

【図１】第１の発明の直交メモリの一実施例を示すブロ
ック図である。

【図２】第２の発明の直交メモリの一実施例を示すブロ
ック図である。

【図３】第３の発明の直交メモリの一実施例を示すブロ
ック図である。

【図４】第４の発明の直交メモリの一実施例を示すブロ
ック図である。

【図５】第５の発明の直交メモリ一実施例を示すブロッ
ク図である。

【図６】第６の発明の直交メモリの一実施例を示すブロ
ック図である。

【図７】第７の発明の直交メモリの一実施例を示すブロ
ック図である。

【図８】第４の発明の直交メモリの一実施例を示すブロ
ック図である。

【図９】第９の発明の直交メモリの一実施例を示すブロ
ック図である。

【図１０】従来のビデオメモリの構成例を示すブロック
図である。

【図１１】従来の直交メモリの構成例を示すブロック図
である。

【図１２】本発明の一実施例である直交メモリの直交メ
モリセルとワード行メモリおよびワード列メモリのビッ
トの構成を説明するための図である。

【符号の説明】

１１ 直交メモリセル １２ 行メモリ １３ 行デコーダ １４ 行転送回路 １５ 行メモリ入出力回路 １６ 列メモリ １７ 列デコーダ １８ 列転送回路 １９ 列メモリ入出力回路 ２１ 行列間データ転送回路 ３１ 行列間データ転送回路 ４１ 行列間並列データ転送回路 ５１ ワード行メモリ ５２ 行転送回路 ５３ ワード行メモリ入出力回路 ５４ ワード列メモリ ５５ 列転送回路 ５６ ワード列メモリ入出力回路 ６１ 行列間データ転送回路 ７１ 行列間データ転送回路 ８１ 行列間並列データ転送回路 ９１ データ入出力回路 １０１ メモリセル １０２ シリアルアクセスメモリ １１１ 直交メモリセル １２１ 直交メモリセル １２２ ワード行メモリ １２３ ワード列メモリ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月２８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項９

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

【産業上の利用分野】本発明は、画像等のデータを保存
する直交メモリに関する。

【従来の技術】画像などのデータを保存するメモリに
は、多量のデータを高速に入出力する機能が要求され
る。そこで、図１０に示すようなビデオメモリないしフ
ィールドメモリと呼ばれるメモリがある。これは、通常
のメモリセル１０１の横に高速にアクセス可能なシリア
ルアクセスメモリ１０２を併置し、たとえばデータ出力
時には、外部から行アドレスを指定し１行のデータを一
度にメモリセル１０１からシリアルアクセスメモリ１０
２に転送した後、シリアルアクセスメモリ１０２から１
行のデータを端から順に連続的に高速に出力する技術で
ある。また、データ入力時には、シリアルアクセスメモ
リ１０２へ１行のデータを端から順に連続的に高速に入
力した後、外部から行アドレスを指定し１行のデータを
一度にシリアルアクセスメモリ１０２からメモリセル１
０１に転送する。この方式については、たとえば米国
の、１９８５ アイトリプルイー インターナショナル
ソリッド ステート サーキッツコンファレンス、ダ
イジェスト オブ テクニカル ペーパーズ（１９８５
ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃ
ｅ、Ｄｉｇｅｓｔｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ）、 論文番号ＷＡＭ３．１、３８〜３９ページに
記載されている。また、２次元データを処理する場合、
行方向に高速にデータを入出力する必要のある処理と、
列方向に高速にデータを入出力する必要のある処理とが
ある。そこで、図１１に示すような直交メモリと呼ばれ
るメモリがある。これは、外部と直交メモリセル１１１
とのデータ入出力を、行方向にも列方向にも一度に行え
る技術である。この方式については、たとえば、電気学
会電子デバイス研究会資料、ＥＤＤ−８５、３６−４０
番、１３〜２０ページに記載されている。

【発明が解決しようとする課題】従来の方法では、図１
０に示すようなメモリの場合、画像の行のデータは端か
ら順に連続的な入出力は高速に行えるが、列のデータは
高速な入出力が行えないという問題点があった。また、
図１１に示すようなメモリの場合、画像の行方向にも列
方向にもメモリセルの幅分のデータを並列に、高速に入
出力できるという特徴はあるが，メモリセルのメモリセ
ル容量を増やすと入出力信号線が増えてしまい、ピン数
の制約のために１チップに納めることが困難であった。
本発明の目的は、このような問題点を解決し、行方向に
も列方向にも高速にデータの入出力を行うことのできる
メモリを提供することである。

【課題を解決するための手段】第１の発明の直交メモリ
は、メモリ上のデータを行方向および列方向に読み出す
ことのできる直交メモリにおいて、データ保存し、列方
向および行方向に、一度にそのビット幅分だけのデータ
を転送することのできる直交メモリセルと、直交メモリ
セルの１行分のデータを保存することができる行メモリ
と、外部から入力された行アドレスをデコードし、直交
メモリセル上の１行を選択する手段と、直交メモリセル
上の選択された１行分のデータを一度に行メモリへ転送
したり、行メモリ上の１行分のデータを一度に直交メモ
リセル上の選択された行へ転送する手段と、行メモリ上
のデータを端から順に連続的に出力したり、行メモリ上
へデータを端から順に連続的に入力する手段と、直交メ
モリセルの１列分のデータを保持することができる列メ
モリと、外部から入力された列アドレスをデコードし、
直交メモリセル上の１列を選択する手段と、直交メモリ
セル上の選択された１列分のデータを一度に列メモリへ
転送したり、列メモリ上の１列分のデータを一度に直交
メモリセル上の選択された列へ転送する手段と、列メモ
リ上のデータを端から順に連続的に出力したり、列メモ
リ上へデータを端から順に連続的に入力する手段とを有
することを特徴とする。第２の発明の直交メモリは、第
１の発明の直交メモリにおいて、行メモリ上のデータを
列メモリに端から順に連続的に転送したり、列メモリ上
のデータを行メモリに端から順に連続的に転送する手段
を有することを特徴とする。第３の発明の直交メモリ
は、第１の発明の直交メモリにおいて、行メモリ、列メ
モリを複数持ち、任意の行メモリ上のデータを任意の列
メモリに端から順に連続的に転送したり、任意の列メモ
リ上のデータを任意の行メモリに端から順に連続的に転
送することを、複数の行メモリ、列メモリ間で並列に行
う手段を有することを特徴とする。第４の発明の直交メ
モリは、第１の発明の直交メモリにおいて、直交メモリ
セル上の選択された１行分のデータを一度に列メモリへ
転送したり、列メモリ上の１列分のデータを一度に直交
メモリセル上の選択された行へ転送したり，直交メモリ
セル上の選択された１列分のデータを一度に行メモリへ
転送したり、行メモリ上の１行分のデータを一度に直交
メモリセル上の選択された列へ転送する手段を有するこ
とを特徴とする。第５の発明の直交メモリは、メモリ上
のデータを行方向および列方向に読み出すことのできる
直交メモリにおいて、データ保持し、列方向および行方
向に、一度にそのビット幅分だけのデータを転送するこ
とのできる直交メモリセルと、直交メモリセルの複数行
分のデータを保持することができるワード行メモリと、
外部から出力された行アドレスをデコードし、直交メモ
リセル上の１行を選択する手段と、直交メモリル上の選
択された１行分のデータを一度にワード行メモリへ転送
したり、ワード行メモリ上の１行分のデータを一度に直
交メモリセル上の選択された行へ転送する手段と、ワー
ド行メモリ上のデータをワード単位に端から順に連続的
に出力したり、ワード行メモリ上へデータをワード単位
に端から順に連続的に入力する手段と、直交メモリセル
の複数列分のデータを保持することができるワード列メ
モリと、外部から入力された列アドレスをデコードし、
直交メモリセル上の１列を選択する手段と、直交メモリ
セル上の選択された１列分のデータを一度にワード列メ
モリへ転送したり、ワード列メモリ上の１列分のデータ
を一度に直交メモリセル上の選択された列へ転送する手
段と、ワード列メモリ上のデータをワード単位に端から
順に連続的に出力したり、ワード列メモリ上へデータを
ワード単位に端から順に連続的に入力する手段とを有す
ることを特徴とする。第６の発明の直交メモリは、第５
の発明の直交メモリにおいて、ワード行メモリ上のデー
タをワード列メモリにワード単位に端から順に連続的に
転送したり、ワード列メモリ上のデータをワード行メモ
リにワード単位に端から順に連続的に転送する手段を有
することを特徴とする。第７の発明の直交メモリは、第
５の発明の直交メモリにおいて、ワード行メモリ、ワー
ド列メモリを複数持ち、任意のワード行メモリ上のデー
タを任意のワード列メモリにワード単位に端から順に連
続的に転送したり、任意のワード列メモリ上のデータを
任意のワード行メモリに端から順に連続的に転送するこ
とを、複数のワード行メモリ、ワード列メモリ間で並列
に行う手段を有することを特徴とする。第８の発明の直
交メモリは、第５の発明の直交メモリにおいて、直交メ
モリセル上の選択された１行分のデータを一度にワード
列メモリへ転送したり、ワード列メモリ上の１行分のデ
ータを一度に直交メモリセル上の選択された行へ転送し
たり、直交メモリセル上の選択された１列分のデータを
一度にワード行メモリへ転送したり、ワード行メモリ上
の１行分のデータを一度に直交メモリセル上の選択され
た列へ転送する手段を有することを特徴とする。第９の
発明の直交メモリは、第１、２、３、４、５、６、７又
は８の発明の直交メモリにおいて、外部から与えられた
行アドレスと列アドレスによって指定されるメモリ要素
とデータを入出力する手段を有することを特徴とする。

【実施例】次に本発明の実施例について図面を用いて説
明する。図１は、第１の発明の直交メモリの一実施例の
構成を示すブロック図である。この直交メモリは、デー
タを保持する直交メモリセル１１、直交メモリセル１行
分のデータ保持することができる行メモリ１２を１つ以
上、外部から入力された行アドレスをデコードし、直交
メモリセル上の１行を選択する行デコーダ１３、直交メ
モリセル上の選択された１行分のデータを一度に行メモ
リへ転送したり、行メモリ上の１行分のデータを一度に
直交メモリセル上の選択された行へ転送する行転送回路
１４、行メモリ上のデータを端から順に連続的に出力し
たり、行メモリ上へデータを端から順に連続的に入力す
る行メモリ入出力回路１５、直交メモリセルの１列分の
データを保持することができる列メモリ１６を１つ以
上、外部から入力された列アドレスをデコードし、直交
メモリセル上の１列を選択する列デコーダ１７、直交メ
モリセル上の選択された１列分のデータを一度に列メモ
リへ転出したり、列メモリ上の１列分のデータを一度に
直交メモリセル上の選択された列へ転送する列転送回路
１８、列メモリ上のデータを端から順に連続的に出力し
たり、列メモリ上へデータを端から順に連続的に入力す
る列メモリ入出力回路１９から構成されている。このよ
うな構成の直交メモリにおいて、直交メモリセル１１上
のある行のデータを端から順に連続的に出力する場合、
まず、外部から与えられた行アドレスを行デコーダ１３
がデコードし、直交メモリセル１１上の１行を選択す
る。つぎに、選択された１行のデータを行転送回路１４
が行メモリ１２の１つに転送する。そして、行メモリ１
２上のデータを行メモリ入出力回路１５が端から順に連
続的に出力する。外部から１行のデータを端から順に連
続的に入力し、直交メモリセル１１上のある行に格納す
る場合、まず、行メモリ入出力回路１５が外部よりデー
タを入力し、行メモリ１２の１つに格納する。つぎに、
外部から与えられた行アドレスを行デコーダ１３がデコ
ードし、直交メモリセル１１上の１行を選択し、行メモ
リ１２上のデータを行転送回路１４が選択された１行に
転送する。直交メモリセル１１上のある列のデータを端
から順に連続的に出力する場合、まず、外部から与えら
れた列アドレスを列デコーダ１７がデコードし、直交メ
モリセル１１上の１列を選択する。つぎに、選択された
１列のデータを列転送回路１８が列メモリ１６の１つに
転送する。そして、列メモリ１６上のデータを列メモリ
入出力回路１９が端から順に連続的に出力する。外部か
ら１列のデータを端から順に連続的に入力し、直交メモ
リセル１１上のある列に格納する場合、まず、列メモリ
入出力回路１９が外部よりデータを入力し、列メモリ１
６の１つに格納する。つぎに、外部から与えられた列ア
ドレスを列デコーダ１７がデコードし、直交メモリセル
１１上の１行を選択し、列メモリ１６上の列データ転送
回路１８が選択された１列に転送する。行メモリ入出力
回路１５による行メモリ１２のデータ入出力や、列メモ
リ入出力回路１９による列メモリ１６のデータ入出力
は、直交メモリチップ上の他の部分の動作状態とは全く
独立に行えるので、直交メモリセル１１へのアクセスが
競合しない限り、複数の行メモリ１２と複数列メモリ１
６によるデータの入出力は、全て並列に行うことができ
る。図２は、第２の発明の直交メモリの一実施例の構成
を示すブロック図である。この直交メモリは、図１の構
成に加えて、行メモリ１２と列メモリ１６の間でデータ
を端から順に連続的に転送するための行列間データ転送
回路２１を備えている。このような構成の直交メモリに
おいて、直交メモリセル１１から１列のデータを列メモ
リ１６に転送した後、行列間データ転送回路２１によっ
て行メモリ１２に転送し、次にそのデータを直交メモリ
セル１１に格納することによって、直交メモリセル１１
上の２次元データの列データを行データに変換できる。
また、直交メモリセル１１から１行のデータを行メモリ
１２に転送した後、行列間データ転送回路２１によって
列メモリ１６に転送し、次にそのデータを直交メモリセ
ル１１に格納することによって、直交メモリセル１１上
の２次元データの行データを列データに変換できる。行
列間データ転送回路２１によってデータの転送が行われ
ている行メモリ１２や列メモリ１６は、行メモリ入出力
回路１５や列メモリ入出力回路１９によるデータの入出
力は禁止される。ただし、転送中のデータを、行メモリ
入出力回路１５や列メモリ入出力回路１９に、転送と同
時に出力することは可能である。また、行メモリ入出力
回路１５や列メモリ入出力回路１９によって、行メモリ
１２や列メモリ１６にデータを入力するのと同時に、行
列間データ転送回路２１によってデータを列メモリ１６
や行メモリ１２に転送することも可能である。図３は、
第３の発明の直交メモリセルの一実施例の構成を示すブ
ロック図である。この直交メモリは、行メモリ１２およ
び列メモリ１６をそれぞれ複数持っており、図１の構成
に加えて、行メモリ１２と列メモリ１６の間でデータを
端から順に連続的に転送するための行列間データ転送回
路３１を備えている。このような構成の直交メモリにお
いて、行列間データ転送回路３１はクロスバスイッチに
よって構成されており、任意の行メモリ１２と列メモリ
１６の間でデータを転送することができる。直交メモリ
セル１１から１列のデータを列メモリ１６に転送した
後、行列間データ転送回路３１によって外部から指定さ
れた列メモリ１６から行メモリ１２にデータを転送し、
次にそのデータを直交メモリセル１１に格納することに
よって、直交メモリセル１１上の２次元データの列デー
タを行データに変換できる。直交メモリセル１１から１
行のデータを行メモリ１２に転送した後、行列間データ
転送回路３１によって外部から指定された行メモリ１２
から列メモリ１６にデータを転送し、次にそのデータを
直交メモリセル１１に格納することによって、直交メモ
リセル１１上の２次元データの行データを列データに変
換できる。図４は、第４の発明の直交メモリの一実施例
の構成を示すブロック図である。この直交メモリは、図
１の構成に加えて、直交メモリセル１１上の選択された
１行分データを列メモリ１６へ転送したり、列メモリ１
６上の１行分のデータを直交メモリセル１１上の選択さ
れた行へ転送したり、直交メモリセル１１上の選択され
た１列分のデータを行メモリ１２へ転送したり、行メモ
リ１２上の１行分のデータを直交メモリセル１１上の選
択された列へ転送するための行列間並列データ転送回路
４１を備えている。このような構成の直交メモリにおい
て、行列間並列データ転送回路４１は、直交メモリセル
１１のビット幅分の信号線を持っており、直交メモリセ
ル１１の上に配線を通すことによって実現している。図
２、図３で示した直交メモリが行と列の間でデータを変
換するのに逐次的にデータを転送していたのに対して、
行列間並列データ転送回路４１は、一度に並列にデータ
を転送することができる。また、行列間並列データ転送
回路４１によって行と列の間で高速にデータ転送が行え
るので、列メモリ１６、列データ転送回路１８、列メモ
リ入出力回路１９の機能を、行メモリ１２、行データ転
送回路１４、行メモリ入出力回路１５によって実現する
ことができ、ピン数やチップサイズを削減することがで
きる。図５は、第５の発明の直交メモリの一実施例の構
成を示すブロック図である。この直交メモリは、データ
を保持する直交メモリセル１１、直交メモリセル１１の
複数行分のデータを保持することができるワード行メモ
リ５１を１つ以上、外部から入力された行アドレスをデ
コードし、直交メモリセル１１上の１行を選択する行デ
コーダ１３、直交メモリセル１１上の選択された１行分
のデータを一度にワード行メモリ５１へ転送したり、ワ
ード行メモリ５１上の１行分のデータを一度に直交メモ
リセル１１上の選択された行へ転送する行転送回路５
２、ワード行メモリ５１上のデータをワード単位に端か
ら順に連続的に出力したり、ワード行メモリ５１上へデ
ータをワード単位に端から順に連続的に入力するワード
行メモリ入出力回路５３、直交メモリセル１１の複数列
分のデータを保持することができるワード列メモリ５４
を１つ以上、外部から入力された列アドレスをデコード
し、直交メモリセル１１上の１列を選択する列デコーダ
１７、直交メモリセル１１上の選択された１列分のデー
タを一度にワード列メモリ５４へ転送したり、ワード列
メモリ５４上の１列分のデータを一度に直交メモリセル
１１上の選択された列へ転送する列転送回路５５、ワー
ド列メモリ５４上のデータをワード単位に端から順に連
続的に出力したり、ワード列メモリ５４上へデータをワ
ード単位に端から順に連続的に入力するワード列メモリ
入出力回路５６から構成されている。このような構成の
直交メモリにおいて、直交メモリセル１１とワード行メ
モリ５１およびワード列メモリ５４のビット対応例を図
１２に示す。図１２は、１６ビット×１６ビットの構成
の直交メモリセル１２１と８ワード構成のワード行メモ
リ１２２およびワード列メモリ１２３のビット構成を説
明するための図である。ただし、１ワードは４ビットで
あるとしている。図１２に示すように、直交メモリセル
１２１上を２ビット×２ビットごとに区切り、その４ビ
ットを１つのワードに割り当てている。ワード内のビッ
トの順番は、図１２の直交メモリセル１２１上に書き込
まれたの順序で割り当てられているとする。こ
のような構成の直交メモリにおいて、外部からワード行
メモリ１２２上に入力されたデータを直交メモリセル１
２１に転送する方法を説明する。まず、ワード行メモリ
１２２上の全てのワードのビットのとのデータを、
直交メモリセル１２１上でとのデータに割り当てら
れている１行に一度に転送する。つぎに、ワード行メモ
リ１２２上の全てのワードのビットのとのデータ
を、直交メモリセル１２１上で先ほど転送した行の次の
行、すなわちとのデータに割り当てられている１行
に一度に転送する。このように、２回の行の転送によっ
てワード行メモリ１２２上の全てのワードのデータを直
交メモリセル１２１上に転送できる。つぎに、直交メモ
リセル１２１上に格納されたデータをワード行メモリ１
２２に転送する方法を説明する。まず、直交メモリセル
１２１の、これからワード行メモリ１２２に転送するデ
ータを保持する２列のうち、とのビットを保持して
いる行のデータをワード行メモリ１２２に一度に転送
し、ワード行メモリ１２２上のとの位置に格納す
る。つぎに、とのビットを保持している行のデータ
をワード行メモリ１２２に一度に転送し、ワード行メモ
リ１２２上のとの位置に格納する。このように、２
回の行の転送によって直交メモリセル１２１上のデータ
をワード行メモリ１２２に転送できる。つぎに、外部か
らワード列メモリ１２３上に入力されたデータを直交メ
モリセル１２１に転送する方法を説明する。まず、ワー
ド列メモリ１２３上の全てのワードのビットのとの
データを、直交メモリセル１２１上でとのデータに
割り当てられている１列に一度に転送する。つぎに、ワ
ード列メモリ１２３上の全てのワードのビットのと
のデータを、直交メモリセル１２１上で先ほど転送した
列の次の列、すなわちとのデータに割り当てられて
いる１列に一度に転送する。このように、２回の列の転
送によってワード列メモリ１２３上の全てのワードのデ
ータを直交メモリセル１２１上に転送できる。つぎに、
直交メモリセル１２１上に格納されたデータをワード列
メモリ１２３に転送する方法を説明する。まず、直交メ
モリセル１２１の、これからワード列メモリ１２３に転
送するデータを保持する２列のうち、とのビットを
保持している列のデータをワード列メモリ１２３に一度
に転送し、ワード列メモリ１２３上のとの位置に格
納する。つぎに、とのビットを保持している列のデ
ータをワード列メモリ１２３に一度に転送し、ワード列
メモリ１２３上のとの位置に格納する。このよう
に、２回の列の転送によって直交メモリセル１２１上の
データをワード列メモリ１２３に転送できる。ワード行
メモリ入出力回路５３およびワード列メモリ入出力回路
５６は、図１２に示したようなワード行メモリ１２２お
よびワード列メモリ１２３上のデータをワード単位に端
から順に連続的に出力したり、外部からデータをワード
単位に端から順に連続的に入力する。図６は、第６の発
明の直交メモリの一実施例の構成を示すブロック図であ
る。この直交メモリは、図５の構成に加えて、ワード行
メモリ５１とワード列メモリ５４の間でデータをワード
単位に端から順に連続的に転送するための行列間データ
転送回路６１を備えている。このような構成の直交メモ
リにおいて、直交メモリセル１１から複数列のデータを
ワード列メモリ５４に転送した後、行列間データ転送回
路６１によってワード行メモリ５１に転送し、次にその
データを直交メモリセル１１に格納することによって、
直交メモリセル１１上のワード構成の２次元データの列
データを行データに変換できる。また、直交メモリセル
１１から複数行のデータをワード行メモリ５１に転送し
た後、行列間データ転送回路６１によってワード列メモ
リ５４に転送し、次にそのデータを直交メモリセル１１
に格納することによって、直交メモリセル１１上のワー
ド構成の２次元データの行データを列データに変換でき
る。図７は、第７の発明の直交メモリの一実施例の構成
を示すブロック図である。この直交メモリは、ワード行
メモリ５１およびワード列メモリ５４をそれぞれ複数持
っており、図５の構成に加えて、ワード行メモリ５１と
ワード列メモリ５４の間でワード単位にデータを端から
順に連続的に転送するための行列間データ転送回路７１
を備えている。このような構成の直交メモリにおいて、
行列間データ転送回路７１はクロスバスイッチによって
構成されており、任意のワード行メモリ５１とワード列
メモリ５４の間でデータを転送することができる。直交
メモリセル１１から複数列のデータをワード列メモリ５
４に転送した後、行列間データ転送回路７１によって外
部から指定されたワード列メモリ５４からワード行メモ
リ５１にデータを転送し、次にそのデータを直交メモリ
セルに１１格納することによって、直交メモリセル１１
上のワード構成の２次元データの列データを行データに
変換できる。直交メモリセル１１から複数行のデータを
ワード行メモリ５１に転送した後、行列間データ転送回
路７１によって外部から指定されたワード行メモリ５１
からワード行メモリ５４にデータを転送し、次にそのデ
ータを直交メモリセル１１に格納することによって、直
交メモリセル１１上のワード構成の２次元データの行デ
ータを列データに変換できる。図８は、第８の発明の直
交メモリの一実施例の構成を示すブロック図である。こ
の直交メモリは、図５の構成に加えて、直交メモリセル
１１上の選択された１行分のデータをワード列メモリ５
４へ転送したり、ワード列メモリ５４上の１行分のデー
タを直交メモリセル１１上の選択された行へ転送した
り、直交メモリセル１１上の選択された１列分のデータ
をワード行メモリ５１上へ転送したり、ワード行メモリ
５１上の１行分のデータを直交メモリセル１１上の選択
された列へ転送するための行列間並列データ転送回路８
１を備えている。このような構成の直交メモリにおい
て、行列間並列データ転送回路８１は、直交メモリセル
１１のビット幅分の信号線を持っており、直交メモリセ
ル１１の上に配線を通すことによって実現している。図
６、図７で示した直交メモリが行と列の間でデータを変
換するのにワード単位に逐次的にデータを転送していた
のに対して、行列間並列データ転送回路８１は、一度に
並列にデータを転送することができる。また、行列間並
列データ転送回路８１によって行と列の間で高速にデー
タ転送が行えるので、ワード列メモリ５４、列データ転
送回路５５、ワード列メモリ入出力回路５６の機能を、
ワード行メモリ５１、行データ転送回路５２、ワード行
メモリ入出力回路５３によって実現することができ、ピ
ン数やチップサイズを削減することができる。図９は、
第９の発明の直交メモリの一実施例の構成を示すブロッ
ク図である。この直交メモリは、図１の構成に加えて、
行デコーダ１３および列デコーダ１７によって指定され
る直交メモリセル１１上のビットと外部とでデータを入
出力するためのデータ入力出力回路９１を備えている。
このような構成の直交メモリにおいて、行メモリ１２と
列メモリ１６がともに直交メモリセル１１をアクセスし
ていないときは、データ入出力回路９１を通じて直交メ
モリセル１１をランダムにアクセスすることができる。

【発明の効果】以上述べた通り、本発明によれば、直交
メモリセルに行データ連続入出力のためのメモリと列デ
ータ連続入出力のためのメモリを付加することによっ
て、ピン数の制約に拘束されることなく大容量の直交メ
モリチップを構成することができ、また、行方向にも列
方向にも高速にデータの入出力を行うことができ、さら
に、メモリチップ上で２次元データの行方向と列方向を
変換する機能も実現できるという効果もある。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 8121−5Ｇ Ｇ１１Ｃ 11/41 8320−5Ｌ Ｇ１１Ｃ 11/34 ３６２ Ｃ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 メモリ上のデータを行方向および列方向
   に読み出すことのできる直交メモリにおいて、データ保
   存し、列方向および行方向に、一度にそのビット幅分だ
   けのデータを転送することのできる直交メモリセルと、 直交メモリセルの１行分のデータを保持することができ
   る行メモリと、 外部から入力された行アドレスをコードし、直交メモリ
   セル上の１行を選択する手段と、 直交メモリセル上の選択された１行分のデータを一度に
   行メモリへ転送したり、行メモリ上の１行分のデータを
   一度に直交メモリセル上の選択された行へ転送する手段
   と、 行メモリ上のデータを端から順に連続的に出力したり、
   行メモリ上へデータを端から順に連続的に入力する手段
   と、 直交メモリセルの１列分のデータを保存することができ
   る列メモリと、 外部から入力された列アドレスをデコードし、直交メモ
   リセル上の１列を選択する手段と、 直交メモリセル上の選択された１列分のデータを一度に
   列メモリへ転送したり、列メモリ上の１列分のデータを
   一度に直交メモリセル上の選択された列へ転送する手段
   と、 列メモリ上のデータを端から順に連続的に出力したり、
   列メモリ上へデータを端から順に連続的に入力する手段
   とを有することを特徴とする直交メモリ。
2. 【請求項２】 行メモリ上のデータを列メモリに端から
   順に連続的に転送したり、列メモリ上のデータを行メモ
   リに端から順に連続的に転送する手段を有することを特
   徴とする請求項１記載の直交メモリ。
3. 【請求項３】 行メモリ、列メモリを複数持ち、任意の
   行メモリ上のデータを任意の列メモリに端から順に連続
   的に転送したり、任意の列メモリ上のデータを任意の行
   メモリに端から順に連続的に転送することを、複雑の行
   メモリ、列メモリ間で並列に行う手段を有することを特
   徴とする請求項１記載の直交メモリ。
4. 【請求項４】 直交メモリセル上の選択された１行分の
   データを一度に列メモリへ転送したり、列メモリ上の１
   行分のデータを一度に直交メモリセル上の選択された行
   へ転送したり、直交メモリセル上の選択された１列分の
   データを一度に行メモリへ転送したり、行メモリ上の１
   行分のデータを一度に直交メモリセル上の選択された列
   へ転送する手段を有することを特徴とする請求項１記載
   の直交メモリ。
5. 【請求項５】 メモリ上のデータを行方向および列方向
   に読み出すことのできる直交メモリにおいて、 データ保存し、列方向および行方向に、一度にそのビッ
   ト幅分だけのデータを転送することのできる直交メモリ
   セルと、 直交メモリセルの複数行分のデータを保存することがで
   きるワード行メモリと、 外部から入力された行アドレスをデコードし、直交メモ
   リセル上の１行を選択する手段と、 直交メモリセル上の選択された１行分のテータを一度に
   ワード行メモリへ転送したり、ワード行メモリ上の１行
   分のデータを一度に直交メモリセル上の選択された行へ
   転送する手段と、 ワード行メモリ上のデータをワード単位に端から順に連
   続的に出力したり、ワード行メモリ上へデータをワード
   単位に端から順に連続的に入力する手段と、直交メモリ
   セルの複数列分のデータを保存することができるワード
   列メモリと、 外部から入力された列アドレスをデコードし、直交メモ
   リセル上の１列を選択する手段と、 直交メモリセル上の選択された１列分のデータを一度に
   ワード列メモリへ転送したり、ワード列メモリ上の１列
   分のデータを一度に直交メモリセル上の選択された列へ
   転送する手段と、 ワード列メモリ上のデータをワード単位に端から順に連
   続的に出力したり、ワード列メモリ上へデータをワード
   単位に端から順に連続的に入力する手段とを有すること
   を特徴とする直交メモリ。
6. 【請求項６】 ワード行メモリ上のデータをワード列メ
   モリにワード単位に端から順に連続的に転送したり、ワ
   ード列メモリ上のデータをワード行メモリにワード単位
   に端から順に連続的に転送する手段を有することを特徴
   とする請求項５記載の直交メモリ。
7. 【請求項７】 ワード行メモリ、ワード列メモリを複数
   持ち、 任意のワード行メモリ上のデータを任意のワード列メモ
   リにワード単位に端から順に連続的に転送したり、任意
   のワード列メモリ上のデータを任意のワード行メモリに
   端から順に連続的に転送することを、複数のワード行メ
   モリ、ワード列メモリ間で並列に行う手段を有すること
   を特徴とする請求項５記載の直交メモリ。
8. 【請求項８】 直交メモリセル上の選択された１行分の
   データを一度にワード列メモリへ転送したり、ワード列
   メモリ上の１行分のデータを一度に直交メモリセル上の
   選択された行へ転送したり、直交メモリセル上の選択さ
   れた１列分のデータを一度にワード行メモリへ転送した
   り、ワード行メモリ上の１行分のデータを一度に直交メ
   モリセル上の選択された列へ転送する手段を有すること
   を特徴とする請求項５記載の直交メモリ。
9. 【請求項９】 外部から与えられた行アドレスと列アド
   レスによって指定されるメモリ要素とデータを入出力す
   る手段を有することを特徴とする請求項１、２、３、
   ４、５、６、７又は８記載の直交メモリ。