JPH05136105A - 構造面を選択的にエツチングする方法 - Google Patents
構造面を選択的にエツチングする方法Info
- Publication number
- JPH05136105A JPH05136105A JP4116752A JP11675292A JPH05136105A JP H05136105 A JPH05136105 A JP H05136105A JP 4116752 A JP4116752 A JP 4116752A JP 11675292 A JP11675292 A JP 11675292A JP H05136105 A JPH05136105 A JP H05136105A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- polymer film
- etched
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/68—Organic materials, e.g. photoresists
- H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group IV materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group IV materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group IV materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 類似のエッチング速度を有する半導体基板
（１０，３０）上の材料群を選択的にエッチングする方
法を提供する 【構成】 半導体ウェーハ（１０，３０）には、少なく
とも１つの第１層が設けられる。第１層上にエッチング
・マスクが設けられる。エッチング・マスク（１３）を
持つ層が所定の地点まで部分的にエッチングされる。ポ
リマ膜（２１，３８）が部分的にエッチングされた層上
に付着される。ポリマ膜（２１，３８）は、異方的にエ
ッチングされて、水平のポリマ膜内に開放領域または空
き領域（１４，３４）が形成され、縦壁（１２，３６）
上にはポリマの皮膜（２２，３７）が残される。開放領
域（１４，３４）は化学的にエッチングされ、縦壁（１
２，３６）上の残りのポリマ皮膜（２２，３７）は、縦
壁（１２，３６）が化学的にエッチングされるのを防
ぐ。本方法で、半導体ウェーハの上面をも保護すること
ができる。
（１０，３０）上の材料群を選択的にエッチングする方
法を提供する 【構成】 半導体ウェーハ（１０，３０）には、少なく
とも１つの第１層が設けられる。第１層上にエッチング
・マスクが設けられる。エッチング・マスク（１３）を
持つ層が所定の地点まで部分的にエッチングされる。ポ
リマ膜（２１，３８）が部分的にエッチングされた層上
に付着される。ポリマ膜（２１，３８）は、異方的にエ
ッチングされて、水平のポリマ膜内に開放領域または空
き領域（１４，３４）が形成され、縦壁（１２，３６）
上にはポリマの皮膜（２２，３７）が残される。開放領
域（１４，３４）は化学的にエッチングされ、縦壁（１
２，３６）上の残りのポリマ皮膜（２２，３７）は、縦
壁（１２，３６）が化学的にエッチングされるのを防
ぐ。本方法で、半導体ウェーハの上面をも保護すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、半導体製品
の製造法に関する。さらに詳しくは半導体製品のための
半導体デバイスに用いられる構造面をエッチングする方
法に関する。
の製造法に関する。さらに詳しくは半導体製品のための
半導体デバイスに用いられる構造面をエッチングする方
法に関する。
【０００２】
【従来の技術】半導体デバイスのエッチングの大半は、
従来、気体プラズマ処理を用いて行われている。このプ
ラズマ処理は、プラズマ・エッチングとして一般的に知
られている。適切な処理条件を選択することにより、気
体プラズマは、主として化学的方法，主として物理的方
法または化学的方法と物理的方法との組合せとすること
ができる。主として、化学的方法と物理的方法のいずれ
を選択するかにより、エッチングされた膜の構造的な効
果が異なる。化学的方法では、等方的にエッチングを行
い、寸法の制御は行わないのに対し、物理的方法では異
方的にエッチングを行って、寸法の制御を行う。さらに
化学的あるいは等方性エッチング法は、通常は、エッチ
ングされる層の下の下部層または基板を傷つけない。し
かし、異方性エッチングでは電位の高いプラズマを用い
るのが普通で、このプラズマがエッチングされる層の下
の下部層または基板に損傷を与える。
従来、気体プラズマ処理を用いて行われている。このプ
ラズマ処理は、プラズマ・エッチングとして一般的に知
られている。適切な処理条件を選択することにより、気
体プラズマは、主として化学的方法，主として物理的方
法または化学的方法と物理的方法との組合せとすること
ができる。主として、化学的方法と物理的方法のいずれ
を選択するかにより、エッチングされた膜の構造的な効
果が異なる。化学的方法では、等方的にエッチングを行
い、寸法の制御は行わないのに対し、物理的方法では異
方的にエッチングを行って、寸法の制御を行う。さらに
化学的あるいは等方性エッチング法は、通常は、エッチ
ングされる層の下の下部層または基板を傷つけない。し
かし、異方性エッチングでは電位の高いプラズマを用い
るのが普通で、このプラズマがエッチングされる層の下
の下部層または基板に損傷を与える。
【０００３】また、気体プラズマの処理条件を調節する
ことにより、エッチング速度や選択性などの処理パラメ
ータを調整および変更することができる。エッチング速
度または除去速度とは、材料が除去される速度を示すパ
ラメータである。選択性とは、特定の組のプラズマ条件
について互いに比較される２つ以上の材料のエッチング
速度または除去速度である。最近までは、主として化学
的方法、または主として物理的方法のいずれかに合わせ
て気体プラズマを調節するだけで、構造的な効果，エッ
チング速度および選択性に関して望み通りの結果を得る
には充分であった。
ことにより、エッチング速度や選択性などの処理パラメ
ータを調整および変更することができる。エッチング速
度または除去速度とは、材料が除去される速度を示すパ
ラメータである。選択性とは、特定の組のプラズマ条件
について互いに比較される２つ以上の材料のエッチング
速度または除去速度である。最近までは、主として化学
的方法、または主として物理的方法のいずれかに合わせ
て気体プラズマを調節するだけで、構造的な効果，エッ
チング速度および選択性に関して望み通りの結果を得る
には充分であった。
【０００４】しかしながら、半導体製品がより複雑化
し、エッチングの条件がより厳格になるにつれて、望ま
しい構造的効果を維持しながら望ましい選択性を達成す
ることにいくつかの問題が起こってきた。ひとつは、同
様なエッチング速度でエッチングし、さらに同時にエッ
チングされる２つの材料間で高度な選択的エッチングが
必要とされる場合に起こる。従来の調整方法を用いて
も、このような材料群を高い選択性を保ち、寸法の制御
を行いながらエッチングすることはできない。この条件
が達成できないことにより、ある種の構造体の製造が不
可能となったり、製造される半導体デバイスの品質が低
下している。
し、エッチングの条件がより厳格になるにつれて、望ま
しい構造的効果を維持しながら望ましい選択性を達成す
ることにいくつかの問題が起こってきた。ひとつは、同
様なエッチング速度でエッチングし、さらに同時にエッ
チングされる２つの材料間で高度な選択的エッチングが
必要とされる場合に起こる。従来の調整方法を用いて
も、このような材料群を高い選択性を保ち、寸法の制御
を行いながらエッチングすることはできない。この条件
が達成できないことにより、ある種の構造体の製造が不
可能となったり、製造される半導体デバイスの品質が低
下している。
【０００５】また、アスペクト比の高い構造面をプラズ
マ・エッチングする場合、たとえば側壁スペーサを作成
するときなどに、寸法の制御の問題や下部層または基板
が傷つけられるなどの問題が悪化する。従来の方法を用
いても、高いアスペクト比の構造面をエッチングして、
なおかつ寸法の制御を行い、高い選択性を保ち、下部構
造に対する損傷を小さくすることはできない。
マ・エッチングする場合、たとえば側壁スペーサを作成
するときなどに、寸法の制御の問題や下部層または基板
が傷つけられるなどの問題が悪化する。従来の方法を用
いても、高いアスペクト比の構造面をエッチングして、
なおかつ寸法の制御を行い、高い選択性を保ち、下部構
造に対する損傷を小さくすることはできない。
【０００６】
【発明が解決しようとする課題】そのために、高度に選
択的なエッチングを行い、よりよい寸法制御を行う方法
が非常に望まれる。さらに、放射による損傷から半導体
デバイスを保護したり、あるいは高エネルギのイオンか
らエッチング損傷を防ぐ方法を得ることが望まれる。
択的なエッチングを行い、よりよい寸法制御を行う方法
が非常に望まれる。さらに、放射による損傷から半導体
デバイスを保護したり、あるいは高エネルギのイオンか
らエッチング損傷を防ぐ方法を得ることが望まれる。
【０００７】
【課題を解決するための手段】簡単にいうと、本発明に
より、半導体ウェーハ上で同様のエッチング速度を有す
る材料群を選択的にエッチングする方法が提供される。
半導体ウェーハには、第１および第２層が設けられる。
第２層にはエッチング・マスクが設けられ、この層が所
定の地点まで部分的にエッチングされる。部分的にエッ
チングされた第２層に、ポリマ膜が付着される。ポリマ
膜は、異方性エッチングされて、ポリマ膜内に開放領域
あるいは空き領域を作り出すが、このとき部分的にエッ
チングされた第２層の壁上にはポリマ膜が多少残されて
いる。開放領域が化学的にエッチングされ、一方、縦壁
の残りのポリマは、縦壁が化学的にエッチングされるこ
とを防ぐ。
より、半導体ウェーハ上で同様のエッチング速度を有す
る材料群を選択的にエッチングする方法が提供される。
半導体ウェーハには、第１および第２層が設けられる。
第２層にはエッチング・マスクが設けられ、この層が所
定の地点まで部分的にエッチングされる。部分的にエッ
チングされた第２層に、ポリマ膜が付着される。ポリマ
膜は、異方性エッチングされて、ポリマ膜内に開放領域
あるいは空き領域を作り出すが、このとき部分的にエッ
チングされた第２層の壁上にはポリマ膜が多少残されて
いる。開放領域が化学的にエッチングされ、一方、縦壁
の残りのポリマは、縦壁が化学的にエッチングされるこ
とを防ぐ。
【０００８】
【実施例】図１は、ポリマ皮膜２１により覆われた、部
分的にエッチングされた構造面１１を持つ、半導体基板
１０の一部の断面図である。半導体１０の小さな部分だ
けが図示されており、構造面１１のような多くの構造面
をさらに半導体基板１０上に載せることができることを
理解されたい。また、構造面１１は半導体基板１０上の
第１層より形成されるが、基板１０は第２層の材料であ
ってもよい点も理解されたい。図示するためだけの目的
で、半導体基板１０の使用が選択された。第１層の材料
は当技術で既知の方法を用いることにより、半導体基板
１０上に付着または成長される。第１層は、誘電体，導
体，ＩＩＩ−Ｖ半導体材料やその他の半導体材料など、
多くのさまざまな種類の材料から作ることができる。好
適な実施例においては、第１層は２酸化シリコンなどの
誘電体である。第１層は、図１では連続層としては図示
されておらず、薄い領域１６を持つ、部分的にエッチン
グされた構造面１１として示されている。従来、寸法制
御を行なったり、パターン幅をエッチングされる層また
は基板に転移させるためには、異方性エッチングが用い
られている。一般に、このような転移を行うために、縦
方向にエッチングする高エネルギ・プラズマが用いられ
る。第１層は当技術ではよく知られている方法によりパ
ターニングされる。
分的にエッチングされた構造面１１を持つ、半導体基板
１０の一部の断面図である。半導体１０の小さな部分だ
けが図示されており、構造面１１のような多くの構造面
をさらに半導体基板１０上に載せることができることを
理解されたい。また、構造面１１は半導体基板１０上の
第１層より形成されるが、基板１０は第２層の材料であ
ってもよい点も理解されたい。図示するためだけの目的
で、半導体基板１０の使用が選択された。第１層の材料
は当技術で既知の方法を用いることにより、半導体基板
１０上に付着または成長される。第１層は、誘電体，導
体，ＩＩＩ−Ｖ半導体材料やその他の半導体材料など、
多くのさまざまな種類の材料から作ることができる。好
適な実施例においては、第１層は２酸化シリコンなどの
誘電体である。第１層は、図１では連続層としては図示
されておらず、薄い領域１６を持つ、部分的にエッチン
グされた構造面１１として示されている。従来、寸法制
御を行なったり、パターン幅をエッチングされる層また
は基板に転移させるためには、異方性エッチングが用い
られている。一般に、このような転移を行うために、縦
方向にエッチングする高エネルギ・プラズマが用いられ
る。第１層は当技術ではよく知られている方法によりパ
ターニングされる。
【０００９】本発明では、第１層は部分的にエッチング
されるだけで、半導体基板１０上に構造面１１を形成す
る。構造面１１は、異方性プラズマ・エッチング法によ
りエッチングされ、それによって、エッチング・マスク
１３の幅と同様のあるいは等しい幅を持つ、垂直側壁あ
るいはほぼ垂直の側壁１２が作り出される。さらに、異
方性エッチングまたは方向性エッチングにより、側壁１
２はほとんどまたは全然損傷されない。これは異方性エ
ッチングの垂直の性質によるものである。第１層が最後
までエッチングされるのは一部だけで、薄い層１６が残
っていることも重要なことである。薄い層１６を最後ま
でエッチングせずおくことにより、第１層を最後までエ
ッチングする従来の異方性プラズマ・エッチングでは普
通に起こるイオンの衝突や放射による損傷から表面１９
が保護される。高エネルギのイオンを用いた通常のエッ
チング中に、シリコンのような基板が受けるイオン衝突
や放射による損傷のために、これらの露出された基板は
デバイスを搭載するには不適切なもの、またはぎりぎり
のものになってしまう。通常本発明では、第１層は所定
の深さ、全体の約８５％ないし９５％までエッチングさ
れる。しかし、仕上げパーセンテージあるいは望ましい
ストップ地点は、異方性エッチング法の均一度に依存す
る。第１層のエッチングをいつ止めるかを知るには、時
間，レーザ干渉測定，その他の端点検出法など多くの方
法がある。
されるだけで、半導体基板１０上に構造面１１を形成す
る。構造面１１は、異方性プラズマ・エッチング法によ
りエッチングされ、それによって、エッチング・マスク
１３の幅と同様のあるいは等しい幅を持つ、垂直側壁あ
るいはほぼ垂直の側壁１２が作り出される。さらに、異
方性エッチングまたは方向性エッチングにより、側壁１
２はほとんどまたは全然損傷されない。これは異方性エ
ッチングの垂直の性質によるものである。第１層が最後
までエッチングされるのは一部だけで、薄い層１６が残
っていることも重要なことである。薄い層１６を最後ま
でエッチングせずおくことにより、第１層を最後までエ
ッチングする従来の異方性プラズマ・エッチングでは普
通に起こるイオンの衝突や放射による損傷から表面１９
が保護される。高エネルギのイオンを用いた通常のエッ
チング中に、シリコンのような基板が受けるイオン衝突
や放射による損傷のために、これらの露出された基板は
デバイスを搭載するには不適切なもの、またはぎりぎり
のものになってしまう。通常本発明では、第１層は所定
の深さ、全体の約８５％ないし９５％までエッチングさ
れる。しかし、仕上げパーセンテージあるいは望ましい
ストップ地点は、異方性エッチング法の均一度に依存す
る。第１層のエッチングをいつ止めるかを知るには、時
間，レーザ干渉測定，その他の端点検出法など多くの方
法がある。
【００１０】構造面１１の部分的エッチングが完了した
後、同形のポリマ皮膜２１を部分的にエッチングされた
構造面１１と、半導体基板１０上のすべての連続する露
出面とに付着する。一般的にこの付着は、プラズマの化
学的性質をエッチング・モードから同形ポリマ付着モー
ドに変更することにより行われる。しかし、構造面１１
をエッチングするために用いたのと同一の反応剤内でポ
リマ皮膜２１を付着させることが好ましいが、別の反応
剤内でポリマ皮膜２１の付着を行うことも可能である点
に留意されたい。ポリマ皮膜２１を作成することのでき
る反応剤とプラズマ条件には多くの種類がある。普通こ
の薬品は、比較的高圧，低電力で反応させた過フッ化炭
化水素である。図示だけを目的として、図１で用いられ
る例は、シリコン製の半導体基板１０と、２酸化シリコ
ン製の第１層から作成された構造面１１を有するものと
する。他の基板や他の層および構造面を用いることがで
きる点にも留意されたい。
後、同形のポリマ皮膜２１を部分的にエッチングされた
構造面１１と、半導体基板１０上のすべての連続する露
出面とに付着する。一般的にこの付着は、プラズマの化
学的性質をエッチング・モードから同形ポリマ付着モー
ドに変更することにより行われる。しかし、構造面１１
をエッチングするために用いたのと同一の反応剤内でポ
リマ皮膜２１を付着させることが好ましいが、別の反応
剤内でポリマ皮膜２１の付着を行うことも可能である点
に留意されたい。ポリマ皮膜２１を作成することのでき
る反応剤とプラズマ条件には多くの種類がある。普通こ
の薬品は、比較的高圧，低電力で反応させた過フッ化炭
化水素である。図示だけを目的として、図１で用いられ
る例は、シリコン製の半導体基板１０と、２酸化シリコ
ン製の第１層から作成された構造面１１を有するものと
する。他の基板や他の層および構造面を用いることがで
きる点にも留意されたい。
【００１１】例として、ポリマ皮膜２１は半導体基板１
０の全ての被露出面上に、約５００オングストロームな
いし１，５００オングストロームの厚みに付着される。
この付着は通常、ＣＨＦ3 ，Ｃ2Ｈ2Ｆ2などの過フッ化
炭化水素ガスでつくられたプラズマを用いて行われる。
プラズマ条件は、通常、２５０ワットないし１，５００
ワット、室圧１００ミリトルないし１．５トルである。
０の全ての被露出面上に、約５００オングストロームな
いし１，５００オングストロームの厚みに付着される。
この付着は通常、ＣＨＦ3 ，Ｃ2Ｈ2Ｆ2などの過フッ化
炭化水素ガスでつくられたプラズマを用いて行われる。
プラズマ条件は、通常、２５０ワットないし１，５００
ワット、室圧１００ミリトルないし１．５トルである。
【００１２】図２は、異方性エッチングによりエッチン
グ除去されたポリマ皮膜２１の水平部分を有する、部分
的にエッチングされた構造面１１を持つ、半導体基板１
０の一部の断面図である。同形のポリマ皮膜２１を異方
的にエッチングすることにより、同形のポリマ２１によ
り覆われていた水平面がすべてエッチング除去されて、
そのために表面１４と１７とが露出されている。例とし
て、通常は、ポリマ皮膜２１を揮発性ガスに酸化させる
プラズマ内で、異方的にポリマ皮膜２１をエッチングす
る。酸化プラズマ剤は酸素などの気体で作ることができ
る。概して、異方性条件は低圧力，高電力を用いること
により達成される。通常の圧力範囲は１．０ミリトルな
いし２００ミリトルで、電力の範囲は５００ワットない
し１，５００ワットである。図１に示されるように、同
形のポリマ２１の露出された水平面をエッチング除去す
ると、２酸化シリコン面１４とフォトレジスト面１７と
が露出され、２酸化シリコン側壁１２はポリマ皮膜２２
により保護される。
グ除去されたポリマ皮膜２１の水平部分を有する、部分
的にエッチングされた構造面１１を持つ、半導体基板１
０の一部の断面図である。同形のポリマ皮膜２１を異方
的にエッチングすることにより、同形のポリマ２１によ
り覆われていた水平面がすべてエッチング除去されて、
そのために表面１４と１７とが露出されている。例とし
て、通常は、ポリマ皮膜２１を揮発性ガスに酸化させる
プラズマ内で、異方的にポリマ皮膜２１をエッチングす
る。酸化プラズマ剤は酸素などの気体で作ることができ
る。概して、異方性条件は低圧力，高電力を用いること
により達成される。通常の圧力範囲は１．０ミリトルな
いし２００ミリトルで、電力の範囲は５００ワットない
し１，５００ワットである。図１に示されるように、同
形のポリマ２１の露出された水平面をエッチング除去す
ると、２酸化シリコン面１４とフォトレジスト面１７と
が露出され、２酸化シリコン側壁１２はポリマ皮膜２２
により保護される。
【００１３】また側壁１２は、同形のポリマ皮膜２１の
一部であったポリマ皮膜２２によってまだ覆われてい
る。ポリマ皮膜２２により側壁１２を覆うことで、側壁
１２に対する保護が行われる。これで側壁１２に影響を
与えず、表面１９を傷つけることなしに、露出された水
平面１４を化学的にエッチングすることができる。通
常、表面１４のエッチングは異方性手段または化学的手
段により実施される。そのため薄い層１６のエッチング
は垂直方向にも水平方向にも同じ速度で行われる。しか
し、側壁１２はポリマ皮膜２２により保護されており、
薄い層１６の厚みが小さいので、薄い層１６を完全にエ
ッチングまたは除去しても、構造面１１にはほとんど、
または全然影響を与えない。さらに、薄い層１６を化学
的にエッチング除去することにより、半導体基板１０そ
のものに対する損傷が防止される。そのため、側壁１２
に損傷を与えずに、また基板１０にも損傷を与えずに、
薄い層１６の除去またはエッチングを行うことができ
る。
一部であったポリマ皮膜２２によってまだ覆われてい
る。ポリマ皮膜２２により側壁１２を覆うことで、側壁
１２に対する保護が行われる。これで側壁１２に影響を
与えず、表面１９を傷つけることなしに、露出された水
平面１４を化学的にエッチングすることができる。通
常、表面１４のエッチングは異方性手段または化学的手
段により実施される。そのため薄い層１６のエッチング
は垂直方向にも水平方向にも同じ速度で行われる。しか
し、側壁１２はポリマ皮膜２２により保護されており、
薄い層１６の厚みが小さいので、薄い層１６を完全にエ
ッチングまたは除去しても、構造面１１にはほとんど、
または全然影響を与えない。さらに、薄い層１６を化学
的にエッチング除去することにより、半導体基板１０そ
のものに対する損傷が防止される。そのため、側壁１２
に損傷を与えずに、また基板１０にも損傷を与えずに、
薄い層１６の除去またはエッチングを行うことができ
る。
【００１４】異方性エッチングまたは化学的エッチング
は、乾式プラズマ・エッチングまたは湿式化学的エッチ
ングのいずれを用いても行うことができる。ここでは、
希釈したフッ化水素酸水溶液による湿式化学エッチング
を用いることが、薄い酸化物層１６を除去するために好
ましい。希釈したフッ化水素酸水溶液で薄い酸化物層１
６をエッチングすることにより、半導体デバイスの品質
を持つシリコン基板１９が露出される。シリコン基板１
９は異方性気体プラズマからのイオン衝撃や放射に直接
さらされていないので、これらにより起こっていたであ
ろう損傷は本発明では起こらない。
は、乾式プラズマ・エッチングまたは湿式化学的エッチ
ングのいずれを用いても行うことができる。ここでは、
希釈したフッ化水素酸水溶液による湿式化学エッチング
を用いることが、薄い酸化物層１６を除去するために好
ましい。希釈したフッ化水素酸水溶液で薄い酸化物層１
６をエッチングすることにより、半導体デバイスの品質
を持つシリコン基板１９が露出される。シリコン基板１
９は異方性気体プラズマからのイオン衝撃や放射に直接
さらされていないので、これらにより起こっていたであ
ろう損傷は本発明では起こらない。
【００１５】薄い層１６の除去が行われたら、過酸化水
素と硫酸水溶液、または酸素プラズマなどの、通常の従
来の方法と技術とを用いて残りのポリマ２２を異方的に
または化学的に除去することができる。
素と硫酸水溶液、または酸素プラズマなどの、通常の従
来の方法と技術とを用いて残りのポリマ２２を異方的に
または化学的に除去することができる。
【００１６】図３は、エッチングされた構造面３１上に
いくつかの構造層３２，３４を持つ、半導体基板３０の
一部の断面図である。層３４と側壁３６とはエッチング
された厚い同形層からできている。層３２，３４を用い
て、構造面３１の周囲に側壁３６が作られる。エッチン
グされた構造面３１は、半導体技術では既知のいろいろ
な方法で作成することができる。エッチング構造面３１
は、シリコン，ポリシリコン，ＩＩＩ−Ｖ半導体材料，
金属，合金など半導体デバイスを作成するために用いら
れる多くのさまざまな材料で作ることができる。エッチ
ング構造面３１は同形の薄い層３２により覆われるが、
これはエッチングされた構造面３１上に付着または成長
されたものである。薄い層３２は、酸化物や窒化物など
のいくつかの材料からも作ることができる。次に厚い同
形の膜を薄い同形の層３２上に付着させる。厚い同形層
もまた、酸化物や窒化物などのいくつかの材料で作るこ
とができる。薄い同形層３２と厚い同形膜３６は両方と
も当技術では既知の方法を用いて作成される。
いくつかの構造層３２，３４を持つ、半導体基板３０の
一部の断面図である。層３４と側壁３６とはエッチング
された厚い同形層からできている。層３２，３４を用い
て、構造面３１の周囲に側壁３６が作られる。エッチン
グされた構造面３１は、半導体技術では既知のいろいろ
な方法で作成することができる。エッチング構造面３１
は、シリコン，ポリシリコン，ＩＩＩ−Ｖ半導体材料，
金属，合金など半導体デバイスを作成するために用いら
れる多くのさまざまな材料で作ることができる。エッチ
ング構造面３１は同形の薄い層３２により覆われるが、
これはエッチングされた構造面３１上に付着または成長
されたものである。薄い層３２は、酸化物や窒化物など
のいくつかの材料からも作ることができる。次に厚い同
形の膜を薄い同形の層３２上に付着させる。厚い同形層
もまた、酸化物や窒化物などのいくつかの材料で作るこ
とができる。薄い同形層３２と厚い同形膜３６は両方と
も当技術では既知の方法を用いて作成される。
【００１７】本発明では、厚い同形膜が所定の深さ、す
なわち全体の約８５ないし９５％の深さまでエッチング
される。しかし仕上げのパーセンテージまたは望ましい
ストップ地点は異方性エッチング法の均一度に依存す
る。このエッチングは、マスクを用いずに、均一に垂直
方向に行われる。厚い同形膜を異方的にエッチングする
ことにより、水平領域３４が薄くなり、縦壁または側壁
３６はエッチング前の厚い同形層とほとんど同じ厚みの
まま残る。厚い窒化物のエッチングをいつ止めるかを知
るには、時間，レーザ干渉測定，端点検出など多くの方
法を用いることができる。もとの厚い同形膜を異方的に
エッチングした後で、エッチングされた表面全体にポリ
マ皮膜３８を同形に付着する。
なわち全体の約８５ないし９５％の深さまでエッチング
される。しかし仕上げのパーセンテージまたは望ましい
ストップ地点は異方性エッチング法の均一度に依存す
る。このエッチングは、マスクを用いずに、均一に垂直
方向に行われる。厚い同形膜を異方的にエッチングする
ことにより、水平領域３４が薄くなり、縦壁または側壁
３６はエッチング前の厚い同形層とほとんど同じ厚みの
まま残る。厚い窒化物のエッチングをいつ止めるかを知
るには、時間，レーザ干渉測定，端点検出など多くの方
法を用いることができる。もとの厚い同形膜を異方的に
エッチングした後で、エッチングされた表面全体にポリ
マ皮膜３８を同形に付着する。
【００１８】ポリマ皮膜３８は、図１で前述されたポリ
マ皮膜２１と同様の方法でプラズマ反応剤内で付着され
る。
マ皮膜２１と同様の方法でプラズマ反応剤内で付着され
る。
【００１９】わかりやすくするために、本発明を図示す
るために用いる例は単一構造のものとする。単一構造を
用いても、本発明の多くの可能性のある材料を制限する
ものではない。単一構造は、シリコン製の構造面３１
と、酸化物製の薄い同形層３２と、厚い同形層とを有す
る（ここでは、薄い層３４と側壁３６とは窒化シリコン
製とする）。通常、薄い酸化物層３２と厚い窒化膜の厚
みは、それぞれ５０オングストロームないし３００オン
グストローム，３，０００オングストロームないし５，
０００オングストロームである。
るために用いる例は単一構造のものとする。単一構造を
用いても、本発明の多くの可能性のある材料を制限する
ものではない。単一構造は、シリコン製の構造面３１
と、酸化物製の薄い同形層３２と、厚い同形層とを有す
る（ここでは、薄い層３４と側壁３６とは窒化シリコン
製とする）。通常、薄い酸化物層３２と厚い窒化膜の厚
みは、それぞれ５０オングストロームないし３００オン
グストローム，３，０００オングストロームないし５，
０００オングストロームである。
【００２０】図４は、異方性手段によりポリマ皮膜３８
の水平部分がエッチング除去されている、部分的にエッ
チングされた構造面１１を持つ半導体基板３０の一部の
断面図である。ポリマ３８を異方的にエッチングしたこ
とにより、水平面はきれいにエッチングされて、ポリマ
３８がなくなり、ポリマ３８の一部がポリマ３７として
残り、側壁３６を保護している。この保護は、薄い材料
領域３４を除去するための次の処理に備えるもので、こ
れで領域３４は化学的または異方性エッチング法を用い
てエッチング除去することができる。化学的エッチング
または異方性エッチングは、除去される材料により乾式
プラズマ・エッチングと湿式化学エッチングのいずれか
でよい。低エネルギの気体プラズマ，主として化学的プ
ラズマを用いると、いずれも、高エネルギのイオンが衝
突する薄い材料３４とその結果できる層３２を持たない
ことにより、下部層に対する損傷を避けるかあるいは減
ずることができる。そのため湿式プラズマおよび気体プ
ラズマの両方を含む、化学的エッチングまたは異方性エ
ッチングのいずれを使用するかは、エッチング除去され
る材料により選択することができる。さらに、ポリマ３
７によって側壁３６が保護されているので、薄い層３２
を傷つけず、また側壁３６の寸法の制御を失うことな
く、薄い材料領域３４を除去することができる。従来
は、薄い層３２に損傷を与えず、また側壁３６の寸法の
制御を失わずに厚い膜をエッチングするためには、処理
条件を最良の選択性に調整しなければならなかった。し
かし側壁３６，薄い材料領域３４および薄膜３２がすべ
て同様の速度でエッチングすると、処理条件を調整して
も選択性を上げるという望ましい効果を得ることはでき
ない。また、ポリマ皮膜３７により側壁３６を保護する
ことによって、側壁３６の寸法制御に影響を与えずに薄
い材料３４を異方的にエッチングすることができるよう
になる。
の水平部分がエッチング除去されている、部分的にエッ
チングされた構造面１１を持つ半導体基板３０の一部の
断面図である。ポリマ３８を異方的にエッチングしたこ
とにより、水平面はきれいにエッチングされて、ポリマ
３８がなくなり、ポリマ３８の一部がポリマ３７として
残り、側壁３６を保護している。この保護は、薄い材料
領域３４を除去するための次の処理に備えるもので、こ
れで領域３４は化学的または異方性エッチング法を用い
てエッチング除去することができる。化学的エッチング
または異方性エッチングは、除去される材料により乾式
プラズマ・エッチングと湿式化学エッチングのいずれか
でよい。低エネルギの気体プラズマ，主として化学的プ
ラズマを用いると、いずれも、高エネルギのイオンが衝
突する薄い材料３４とその結果できる層３２を持たない
ことにより、下部層に対する損傷を避けるかあるいは減
ずることができる。そのため湿式プラズマおよび気体プ
ラズマの両方を含む、化学的エッチングまたは異方性エ
ッチングのいずれを使用するかは、エッチング除去され
る材料により選択することができる。さらに、ポリマ３
７によって側壁３６が保護されているので、薄い層３２
を傷つけず、また側壁３６の寸法の制御を失うことな
く、薄い材料領域３４を除去することができる。従来
は、薄い層３２に損傷を与えず、また側壁３６の寸法の
制御を失わずに厚い膜をエッチングするためには、処理
条件を最良の選択性に調整しなければならなかった。し
かし側壁３６，薄い材料領域３４および薄膜３２がすべ
て同様の速度でエッチングすると、処理条件を調整して
も選択性を上げるという望ましい効果を得ることはでき
ない。また、ポリマ皮膜３７により側壁３６を保護する
ことによって、側壁３６の寸法制御に影響を与えずに薄
い材料３４を異方的にエッチングすることができるよう
になる。
【００２１】通常、ポリマ３８の水平領域の除去は、ポ
リマ３８の水平領域を、異方性を持つ酸化プラズマにさ
らすことにより行われる。このプラズマは、酸素などの
酸化ガスを用いることにより得られる。このようなプラ
ズマの典型的な処理条件は、圧力が１．０ミリトルない
し２００ミリトル，電力が５００ワットないし１，５０
０ワットである。
リマ３８の水平領域を、異方性を持つ酸化プラズマにさ
らすことにより行われる。このプラズマは、酸素などの
酸化ガスを用いることにより得られる。このようなプラ
ズマの典型的な処理条件は、圧力が１．０ミリトルない
し２００ミリトル，電力が５００ワットないし１，５０
０ワットである。
【００２２】異方性酸化プラズマで水平のポリマ領域３
８を除去することにより、薄い窒化シリコンの領域３４
が露出され、これでこの領域は化学的または異方性エッ
チング法により除去することができる。化学的または異
方性エッチング法を用いて薄い窒化シリコン領域３４を
除去することにより、酸化物層３２に損傷を与えずに除
去を行うことができる。また、薄い層３２の異方性エッ
チング中はポリマ３７が側壁３６を保護する。この例で
は、乾式化学または異方性プラズマ・エッチングを用い
て薄い窒化シリコン領域３４を除去することが好まし
い。乾式化学プラズマは通常は、反応剤に過フッ化炭化
水素と酸素ガスの混合体を使用している。過フッ化炭化
水素は窒化シリコン薄膜と反応して、揮発性ガスを生成
し、酸素が反応して過フッ化炭化水素により付着された
ポリマを除去する。このガスの混合体によりポリマ３７
の一部がエッチングされることもあるが、窒化シリコン
領域３４のエッチングに先立ち付着されたポリマ３７の
厚みは、薄い窒化シリコン領域３４が除去される程度の
多少のエッチングには充分耐えうる厚さであることを理
解されたい。また、この例では、窒化シリコンと酸化物
との化学的または異方性エッチング速度はかなり違って
おり、窒化シリコンのエッチングは２酸化シリコンのエ
ッチングよりもはるかに高速で行われる。しかし、窒化
シリコンと２酸化シリコンの異方性エッチング速度は非
常に近いものである。そのため、薄い窒化物領域３４を
除去するために化学的エッチング法を用いても、異方性
エッチング法を用いても、選択的エッチングが行われ、
酸化物層３２は高エネルギの異方性プラズマにさらされ
ることはない。異方性プラズマによりエッチングするこ
とにより、エッチングは全方向において同じ速度で起こ
ることを理解されたい。また、異方性エッチング手段を
用いることにより、薄い層３２に対する損傷は無視でき
る程度になる。そのために窒化シリコンの薄い層３２の
厚みは、２５０オングストロームないし７５０オングス
トロームになり、側壁３６の下から除去される量は、あ
ったとしても、非常に少ない。
８を除去することにより、薄い窒化シリコンの領域３４
が露出され、これでこの領域は化学的または異方性エッ
チング法により除去することができる。化学的または異
方性エッチング法を用いて薄い窒化シリコン領域３４を
除去することにより、酸化物層３２に損傷を与えずに除
去を行うことができる。また、薄い層３２の異方性エッ
チング中はポリマ３７が側壁３６を保護する。この例で
は、乾式化学または異方性プラズマ・エッチングを用い
て薄い窒化シリコン領域３４を除去することが好まし
い。乾式化学プラズマは通常は、反応剤に過フッ化炭化
水素と酸素ガスの混合体を使用している。過フッ化炭化
水素は窒化シリコン薄膜と反応して、揮発性ガスを生成
し、酸素が反応して過フッ化炭化水素により付着された
ポリマを除去する。このガスの混合体によりポリマ３７
の一部がエッチングされることもあるが、窒化シリコン
領域３４のエッチングに先立ち付着されたポリマ３７の
厚みは、薄い窒化シリコン領域３４が除去される程度の
多少のエッチングには充分耐えうる厚さであることを理
解されたい。また、この例では、窒化シリコンと酸化物
との化学的または異方性エッチング速度はかなり違って
おり、窒化シリコンのエッチングは２酸化シリコンのエ
ッチングよりもはるかに高速で行われる。しかし、窒化
シリコンと２酸化シリコンの異方性エッチング速度は非
常に近いものである。そのため、薄い窒化物領域３４を
除去するために化学的エッチング法を用いても、異方性
エッチング法を用いても、選択的エッチングが行われ、
酸化物層３２は高エネルギの異方性プラズマにさらされ
ることはない。異方性プラズマによりエッチングするこ
とにより、エッチングは全方向において同じ速度で起こ
ることを理解されたい。また、異方性エッチング手段を
用いることにより、薄い層３２に対する損傷は無視でき
る程度になる。そのために窒化シリコンの薄い層３２の
厚みは、２５０オングストロームないし７５０オングス
トロームになり、側壁３６の下から除去される量は、あ
ったとしても、非常に少ない。
【００２３】水平面３４のエッチングが終了すると、過
酸化水素と硫酸を用いた湿式化学ストリッピングや酸素
プラズマなどの通常の従来の方法により、残っているポ
リマ３７の除去が行われる。
酸化水素と硫酸を用いた湿式化学ストリッピングや酸素
プラズマなどの通常の従来の方法により、残っているポ
リマ３７の除去が行われる。
【００２４】図１，２では、幅の寸法の制御を維持し
て、傷つきやすい表面１９に損傷を与えないで構造面１
１をエッチングする方法が説明されている。図３，４で
は、複数の層が、すでに存在する構造面３１の上に付着
または成長されて、側壁３６を作ることのできる点が異
なる、同様の方法が説明されている。
て、傷つきやすい表面１９に損傷を与えないで構造面１
１をエッチングする方法が説明されている。図３，４で
は、複数の層が、すでに存在する構造面３１の上に付着
または成長されて、側壁３６を作ることのできる点が異
なる、同様の方法が説明されている。
【００２５】以上、下部の表面または基板を傷つけず
に、同様のエッチング速度をもつ材料内で構造面を選択
的にエッチングし、なおかつ基準寸法を制御する方法が
提供されたことを理解されたい。また、通常は低い選択
性を持つ材料で、アスペクト比の高い側壁スペーサを高
い選択性をもってエッチングする方法も提供される。
に、同様のエッチング速度をもつ材料内で構造面を選択
的にエッチングし、なおかつ基準寸法を制御する方法が
提供されたことを理解されたい。また、通常は低い選択
性を持つ材料で、アスペクト比の高い側壁スペーサを高
い選択性をもってエッチングする方法も提供される。
【図１】本発明を実行するためのさまざまな段階におけ
る、半導体デバイスの一部の断面図である。
る、半導体デバイスの一部の断面図である。
【図２】本発明を実行するためのさまざまな段階におけ
る、半導体デバイスの一部の断面図である。
る、半導体デバイスの一部の断面図である。
【図３】本発明を別の実施例で実行するためのさまざま
な状態における、半導体デバイスの一部の断面図であ
る。
な状態における、半導体デバイスの一部の断面図であ
る。
【図４】本発明を別の実施例で実行するためのさまざま
な状態における、半導体デバイスの一部の断面図であ
る。
な状態における、半導体デバイスの一部の断面図であ
る。
１０ 基板 １１ 構造面 １２ 側壁 １３ エッチング・マスク １４ 開放領域 １６ 薄い酸化物層 １７ フォトレジスト膜 １９ 表面 ２１，２２ ポリマ膜
Claims (3)
- 【請求項１】 半導体ウェーハ上の類似の異方性エッチ
ング特性を有する層内に構造面を選択的にエッチングす
る方法であって：半導体ウェーハ３０に第１層３２およ
び第２層３４を設ける段階；第２層を開放領域とする第
２層上のエッチング・マスクと、エッチング・マスクに
より保護される覆われた領域とを設ける段階；所定量の
開放部領域が除去されるまで、第２層の開放部領域を部
分的にエッチングする段階；部分的にエッチングされた
開放領域と、覆われた領域の上にポリマ膜３８を付着さ
せる段階；ポリマ膜３８を異方性エッチングして、ポリ
マ膜３８により保護されるエッチングされた開放領域の
壁３７を残して、後の領域のポリマはすっかりエッチン
グする段階；およびポリマを取り去った開放領域を化学
的にエッチングする段階；によって構成されることを特
徴とする方法。 - 【請求項２】 半導体基板上で第１層を選択的にエッチ
ングする方法であって：半導体基板１０に、第１層上に
規定される少なくとも１個のエッチング・マスクを有す
る第１層１６を設ける段階；第１層の所定の深さに達す
るまで第１層１６を異方的にエッチングして、それによ
り少なくとも１つの壁１２を作成する段階；エッチング
・マスク，所定の深さまで部分的にエッチングされた第
１層および少なくとも１つの壁をポリマ膜２１により覆
う段階；ポリマ膜２１を異方性エッチングして、ポリマ
膜を取り去った領域１９を形成し、部分的にエッチング
された第１層１４を露出させ、少なくとも１つの側壁１
２上にポリマ膜を残す段階；および部分的にエッチング
された第１層を、半導体基板に対して選択性を持つ異方
性薬剤によりエッチングする段階；によって構成される
ことを特徴とする方法。 - 【請求項３】 半導体基板上で少なくとも１つの第１層
を選択的にエッチングする方法であって：第１層１６の
選択的領域を、高エネルギのプラズマでエッチングし
て、少なくとも１つの側壁１２を形成する段階；第１層
１６を貫通しないうちにエッチングを止める段階；第１
層と少なくとも１つの側壁をポリマ膜２１により覆う段
階；ポリマ膜の水平面全体を異方性エッチングして、少
なくとも１つの側壁上にポリマ膜２１を残す段階；ポリ
マ膜２１により覆われていない第１層１６の残りの部分
を異方性エッチングする段階；およびポリマ膜２１を除
去して、少なくとも１つの側壁１２を露出させる段階；
によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/684,130 US5116460A (en) | 1991-04-12 | 1991-04-12 | Method for selectively etching a feature |
| US684130 | 1991-04-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136105A true JPH05136105A (ja) | 1993-06-01 |
Family
ID=24746804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4116752A Pending JPH05136105A (ja) | 1991-04-12 | 1992-04-10 | 構造面を選択的にエツチングする方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5116460A (ja) |
| JP (1) | JPH05136105A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005534518A (ja) * | 2002-07-30 | 2005-11-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | シリコン層および不動態層を有する層系、シリコン層上に不動態層を形成する方法およびこれらの使用 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256245A (en) * | 1992-08-11 | 1993-10-26 | Micron Semiconductor, Inc. | Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device |
| KR960006822B1 (ko) * | 1993-04-15 | 1996-05-23 | 삼성전자주식회사 | 반도체장치의 미세패턴 형성방법 |
| US5324689A (en) * | 1993-07-28 | 1994-06-28 | Taiwan Semiconductor Manufacturing Company | Critical dimension control with a planarized underlayer |
| US5483741A (en) * | 1993-09-03 | 1996-01-16 | Micron Technology, Inc. | Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice |
| US5858865A (en) * | 1995-12-07 | 1999-01-12 | Micron Technology, Inc. | Method of forming contact plugs |
| US6225174B1 (en) | 1996-06-13 | 2001-05-01 | Micron Technology, Inc. | Method for forming a spacer using photosensitive material |
| US5933759A (en) * | 1996-12-31 | 1999-08-03 | Intel Corporation | Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications |
| US5899747A (en) * | 1997-01-27 | 1999-05-04 | Vanguard International Semiconductor Corporation | Method for forming a tapered spacer |
| US5834346A (en) * | 1997-10-14 | 1998-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Procedure for eliminating bubbles formed during reflow of a dielectric layer over an LDD structure |
| US20040007336A1 (en) * | 1998-10-19 | 2004-01-15 | Huung Sunny En Luing | Collapsible auto shade |
| TW406363B (en) * | 1998-11-27 | 2000-09-21 | United Microelectronics Corp | The method of forming the opening |
| US6503564B1 (en) * | 1999-02-26 | 2003-01-07 | 3M Innovative Properties Company | Method of coating microstructured substrates with polymeric layer(s), allowing preservation of surface feature profile |
| US6316169B1 (en) * | 1999-06-25 | 2001-11-13 | Lam Research Corporation | Methods for reducing profile variation in photoresist trimming |
| US6444531B1 (en) | 2000-08-24 | 2002-09-03 | Infineon Technologies Ag | Disposable spacer technology for device tailoring |
| DE60138869D1 (de) * | 2001-03-13 | 2009-07-16 | Nat Ct Scient Res Demokritos | Verfahren zur Maskierung von Silizium für eine anisotrope Nassätzung |
| US6699792B1 (en) * | 2001-07-17 | 2004-03-02 | Advanced Micro Devices, Inc. | Polymer spacers for creating small geometry space and method of manufacture thereof |
| US7008878B2 (en) * | 2003-12-17 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma treatment and etching process for ultra-thin dielectric films |
| CN108778739B (zh) * | 2016-03-13 | 2021-07-16 | 应用材料公司 | 用于选择性干式蚀刻的方法及设备 |
| CN113808966B (zh) * | 2020-06-16 | 2023-10-17 | 长鑫存储技术有限公司 | 半导体设备的调试方法及半导体器件的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139643A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4604162A (en) * | 1983-06-13 | 1986-08-05 | Ncr Corporation | Formation and planarization of silicon-on-insulator structures |
| US4661374A (en) * | 1984-08-07 | 1987-04-28 | Texas Instruments Incorporated | Method of making MOS VLSI semiconductor device with metal gate and clad source/drain |
| US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
| US4818714A (en) * | 1987-12-02 | 1989-04-04 | Advanced Micro Devices, Inc. | Method of making a high performance MOS device having LDD regions with graded junctions |
| US4805683A (en) * | 1988-03-04 | 1989-02-21 | International Business Machines Corporation | Method for producing a plurality of layers of metallurgy |
-
1991
- 1991-04-12 US US07/684,130 patent/US5116460A/en not_active Expired - Lifetime
-
1992
- 1992-04-10 JP JP4116752A patent/JPH05136105A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005534518A (ja) * | 2002-07-30 | 2005-11-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | シリコン層および不動態層を有する層系、シリコン層上に不動態層を形成する方法およびこれらの使用 |
| US7642545B2 (en) | 2002-07-30 | 2010-01-05 | Robert Bosch Gmbh | Layer and system with a silicon layer and a passivation layer, method for production of a passivation layer on a silicon layer and use thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5116460A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116460A (en) | Method for selectively etching a feature | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| JPH0869992A (ja) | 絶縁層内への開口部の形成方法 | |
| US5167762A (en) | Anisotropic etch method | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| CN100358116C (zh) | 多晶硅的蚀刻方法 | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| US5767017A (en) | Selective removal of vertical portions of a film | |
| US6651678B2 (en) | Method of manufacturing semiconductor device | |
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US6593243B1 (en) | Method of manufacturing semiconductor device | |
| KR100753083B1 (ko) | 반도체소자의 리세스채널 형성 방법 | |
| US5338395A (en) | Method for enhancing etch uniformity useful in etching submicron nitride features | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| JPH08293487A (ja) | エッチング方法 | |
| JPH0969511A (ja) | 半導体装置の製造方法 | |
| JPH11150180A (ja) | 半導体装置の製造方法 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| US6139647A (en) | Selective removal of vertical portions of a film | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| KR20210120050A (ko) | 게이트 적층물 형성 및 에칭을 위한 방법 | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 |