JPH0869992A - 絶縁層内への開口部の形成方法 - Google Patents

絶縁層内への開口部の形成方法

Info

Publication number
JPH0869992A
JPH0869992A JP5078751A JP7875193A JPH0869992A JP H0869992 A JPH0869992 A JP H0869992A JP 5078751 A JP5078751 A JP 5078751A JP 7875193 A JP7875193 A JP 7875193A JP H0869992 A JPH0869992 A JP H0869992A
Authority
JP
Japan
Prior art keywords
opening
layer
conformal
insulating layer
conformal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5078751A
Other languages
English (en)
Inventor
Kristen Brigham
クリステン・ブリガム
Gary W Ray
グレイ・ダブリュー・レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH0869992A publication Critical patent/JPH0869992A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、絶縁体層の開口部の水平方向
の寸法を制御（管理）し、接点を他の方法では写真製版
上の制約のために達成しえない寸法に減少し、この開口
部は下の導電層へのアクセスを提供する方法を提供する
ことである。 【構成】所望の開口部寸法よりも大きな水平寸法を有す
る第１開口部が絶縁層内に形成される。そして第１開口
部の側壁と底部にオゾン／TEOSまたは窒化ケイソのよう
なコンフォーマル層が形成される。そしてそのコンフォ
ーマル層は異方性エッチされる。この異方性エッチは底
部からコンフォーマル層を除去し、また側壁上にはある
量のコンフォーマル層を残し、水平寸法を減らし、所望
の開口部寸法とする。オゾン／TEOSを用いる場合、コン
フォーマル層は390 °Ｃのような比較的低温度で形成で
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は絶縁層内への開口部の形
成と開口部の口径の制御に関する。
【０００２】
【従来技術とその問題点】集積回路の製造に際して、開
口部、窓あるいはブァイア(via) は、第２の層への接点
を提供してこの第２の層を絶縁層の反対側にある第３の
層に電気的に接続するために絶縁層に形成することが多
い。半導体装置においてはスペースが貴重であるため、
かかる開口部の寸法は製造上の限度内で可能な限り小さ
くされる。層に形成されるいかなる開口部もその口径が
正確に管理されねばならない。絶縁層に開口部を形成し
て下の段の導電層へのアクセスを提供する従来の技術
は、絶縁層にフォトレジストを塗布し写真製版マスクを
用いてこのフォトレジストをパターン化して絶縁層の各
領域を露出するというものであった。次に、プラズマエ
ッチングあるいは反応イオンエッチングで絶縁層から材
料を除去し、露出された領域に開口部を形成する。フォ
トレジストを除去した後、導電材料が開口部内に蒸着さ
れ、下段の導電層との電気的接続が行われる。このよう
にして形成された開口部の最小水平寸法を制限するさま
ざまな要因がある。たとえば、開口部の大きさは写真製
版の解像度によって制限される。開口部の大きさの問題
に加えて、下の導電層との位置合わせの問題がある。最
適には、半導体装置の製造中での開口部の形成は、開口
部の配置が不正確であったり、寸法が許容寸法公差外で
ある場合には手直しが可能でなければならない。
【０００３】Tsaiの米国特許第4、910、168 号には、絶縁
層を介した接点がこの層をエッチングすることなく形成
可能であるとしている。この層ははじめは導電ポリシリ
コン層であるが、その後の処理によって接点領域以外の
ポリシリコン層が酸化される。この酸化によって、導電
ポリシリコンが接点領域以外では絶縁材料に変わる。こ
の方法は従来技術よりすぐれた点があるが、その利点
は、酸化されドーピングされたポリシリコンが特定のア
プリケーションに固有の構造的あるいは電気的な特性を
処理する半導体アプリケーションにおいてのみ発揮され
る。
【０００４】本発明の目的は、絶縁体層の開口部の水平
方向の寸法を制御（管理）し、接点を他の方法では写真
製版上の制約のために達成しえないサイズに縮小し、こ
の開口部は下の導電層へのアクセスを提供する方法を提
供することである。
【０００５】
【発明の概要】上記の目的は導電性下層の上に形成され
た絶縁層への第１の開口部の形成を含む方法によって達
成された。この第１の開口部は最終製品の開口部の所望
の直径（Ｄ）より大きい直径（D'）を有するが、その深
さ（d'）は最終製品の開口部の所望の深さ（ｄ）より小
さいかそれに等しい。第１開口部が形成された後、好適
にはオゾン／テトラエチルオルトシリケート混合物
（“オゾン／TEOS”）から蒸着された適当な酸化物から
なるコンフォーマル層（適合層）を用いて、第１開口部
の表面と絶縁層の上表面が均一にコーティングされる。
第１開口部のそれぞれの側壁上のこのコンフォーマル酸
化物層の厚さは約(D'-D)/2である。コンフォーマル酸化
物層は次に異方性エッチングされ、その結果開口部の深
さが導電性下層を露出させるものとなり、最終製品の開
口部の直径は約Ｄとなる。ドライエッチング、好適には
プラズマエッチングあるいは反応イオンエッチング（RI
E ）によって、所望の異方性（すなわち指向性）メカニ
ズムが提供され、このメカニズムによって絶縁酸化物層
の上表面と開口部の底からコンフォーマル酸化物層が除
去され、その一方で開口部の側壁のコンフォーマル酸化
物層のコーティングが残る。 次に、絶縁層の開口部に
は金属あるいは高度にドーピングされた半導体材料等の
導電性材料を詰めることができる。すなわち、この開口
部に詰められた材料が導電性下層への導電パスあるいは
ブァイアを提供する。
【０００６】第１開口部の底面にあるコンフォーマル層
の部分の除去に用いられるエッチャントの指向性が側壁
上のコンフォーマル材料の除去に関して100%以下である
場合、第１開口部のはじめの寸法は側壁から除去される
材料分を補償するように変更することができる。開口部
は接続のために望ましい任意の形状とすることができ
る。たとえば、ほぼ円形、だ円形あるいは多角形などで
ある。蒸着に用いられる材料は窒化けい素（Si3 N 4 ）
等のコンフォーマリティ（適合性）の良い任意の絶縁材
料とすることができる。
【０００７】本発明はエッチングされた接点の手直しを
可能とする。しかし、本発明では開口部には通常、残留
レジストがなく、非常に清浄な接触面を得ることができ
る。第１開口部が最終製品の開口部の深さより小さい深
さ（d'）に形成されるとき、導電性の下層の接触面は最
終製品の開口部の形成が完了するまで絶縁材料の薄い被
覆で保護された状態である。通常はプラズマ処理の形態
であるフォトレジストの除去が行われる間、接触面はこ
の薄い被覆によって保護される。すなわち、接触面が損
傷を発生させる可能性のあるRIE 処理を受けるのは一度
だけである。本発明はまた写真製版の実際の下限を下げ
ることを可能にする。
【０００８】
【実施例】図1Aにおいて、上面11U と下面11L を有する
絶縁層11が導電性材料でできた下層13上にある。この絶
縁層11は二酸化けい素、ホスホシリケート、あるいは電
気的絶縁を提供する他の任意の材料とすることができ
る。この導電性の下層は金属層とすることができ、また
高度にドーピングされた半導体層とすることもできる。
【０００９】開口部15A が従来技術を用いて絶縁層11に
形成される。たとえば、図示しないフォトレジスト層を
絶縁層11の上面11U の上に蒸着することもでき、また絶
縁層11の開口部15A の形成のために除去すべき部分を露
出するようにパターン化することができる。反応イオン
エッチング（RIE ）、プラズマエッチング、あるいは異
方性エッチングを提供する他の任意の技術を用いて露出
された絶縁材料の除去が行われ、その後、フォトレジス
トが剥がされる。開口部15A はここでは“第１開口部”
と呼ばれる。これは、直径D'が本発明を用いて製造すべ
き最終製品の開口部の所望の直径より大きいためであ
る。しかし、直径D'は所望の直径より大きいが、深さd"
は所望の深さより小さくすることができる。この所望の
深さは図1Aに示すように導電性下層13の領域17が露出さ
れる深さであるが、第１開口部15A の形成の結果、領域
17を覆う絶縁材料11の一部がオプション的に残される。
このオプション的に残される部分を18に点線で示す。こ
のオプション的な部分は導電性下層の接触面を保護す
る。
【００１０】図1Bにおいて、好適にはオゾン／TEOSであ
るコンフォーマル層19が露出された面全部に蒸着され
る。オゾン／TEOSは非常にコンフォーマルであり（適合
性があり）、200 オングストロームという薄い均一な厚
みの膜を蒸着するのに用いられる。かかる材料の蒸着に
ついては、Wangその他の米国特許第4、872、947 号に説明
されている。蒸着は390 ℃程度の低温で発生しうる。こ
れはオゾン／TEOSが比較的低温な材料であるためであ
る。
【００１１】“コンフォーマルな材料”はここではコー
ティングされる層の形状に順応（適合）し、コーティン
グされる層にほぼ均一な厚さの薄いコーティングを施す
ことを可能にする電気的絶縁材料と定義される。選択さ
れたコンフォーマルな材料は所望の回路の製造に用いら
れた材料および処理と両立するものでなければならな
い。小さく均一な厚さに蒸着されるとき、非常にコンフ
ォーマルな窒化けい素（Si3N 4 ）あるいは他の絶縁材
料を用いることができる。しかし、これらのコンフォー
マルな材料の内のいくつか、特にSi3 N 4 は適度に均一
な厚さを有する薄いコンフォーマル層を形成するのに80
0 ℃という高温を用いることを必要とする。それぞれの
側壁21のコンフォーマル層19は第１の直径D'と所望の直
径Ｄの差の約50％の厚みを有する。すなわち、それぞれ
の側壁は（D'-D)/2 にほぼ等しいコーティングを有す
る。コンフォーマル層の蒸着は絶縁層11の上面11U から
測定した開口部15B の深さd'を小さくする材料のコーテ
ィング23を提供する。
【００１２】次に異方性の選択的ドライエッチングが開
口部15B 中で実行され、それによってコンフォーマル層
19によって形成される底部コーティング23が除去され、
絶縁層11の側壁21からエッチングされる材料はほとんど
ない。最終製品の開口部15Cを図1Cに示す。二つの側壁2
1上のコンフォーマル材料19を合わせた厚みは第１の直
径D'と所望の直径Ｄの差であるため、開口部15C は所望
の直径となる。底部コーティング23とこの底部コーティ
ングの下の絶縁材料11が異方性エッチングされると所望
の深さｄが提供される。次に、この開口部に導電性材料
25が詰められ、接点が形成される。
【００１３】以上の説明は、異方性の選択的エッチング
が側壁21上のコンフォーマル材料19のエッチングを100
％区別するので、底部コーティング23が除去される間側
壁からはコンフォーマル材料がエッチングされないこと
を前提としている。すなわち、選択性を表す小数部
（ｆ）が１であり、この１は100 ％の区別を表すという
前提である。選択性が少数f<1 である場合、すなわち側
壁21上のコンフォーマル材料が底部コーティングの除去
の間にエッチングされる場合、コンフォーマル層の厚さ
は上述のものより大きくなければならない。追加される
厚みは底部コーティング23の除去の間に発生する側壁エ
ッチングの量に等しくなければならない。したがって、
それぞれの側壁のコンフォーマル材料19の初期の厚みは
(D'-D)/2+(1-f)(d-d')でなければならない。ここで、ｄ
は開口部の所望の深さであり、d'は底部コーティング23
が除去される前の開口部の深さである。たとえば、側壁
のコンフォーマル材料19のエッチングに対して80％の区
別が行われるとき、それぞれの側壁上のコンフォーマル
材料の厚みは(D'-D)/2+(1-0.8)(d-d')でなければならな
い。コンフォーマル材料19の厚みへのこの(1-f)(d-d')
の追加は垂直でない側壁にもあてはまる。これは、異方
性エッチングは水平の方向成分を含む側壁からもコンフ
ォーマル材料の一部を除去するためであり、この部分は
水平成分の大きさによって決まる。 オゾン／TEOSの特
殊な反応混合物を用いると高品質なシリカ膜を蒸着する
ことができ、このオゾン／TEOS層は高度にコンフォーマ
ルであり、直径の小さな開口部のコーティングに用いる
ことができることが分かっている。
【００１４】上述の方法は正確に位置合わせされた接点
を提供することができ、エッチングされた開口部にまだ
図1Cに示すように導電性材料25が詰められていない場合
にはかかる開口部の手直しを行うことを可能にする。
【００１５】図２はウエハごとに試験された、各20個の
ダイオードを有する12個のウエハのそれぞれの測定され
たダイオード漏れ電流の対数値log 10Ｉd （アンペア）
を示す。Ｉd,thr =5×10 -9 アンペアに対応する水平の
点線は許容可能なダイオード漏れ電流に対する規格限度
である。はじめの７個のウエハ（No. 1-7 ）は従来のエ
ッチング技術を用いて作成された。これらのウエハのそ
れぞれにはＩd ＞Ｉd,thr のダイオードが80-95 ％あ
る。次の５個のウエハ（No. 8-12）はそれぞれダイオー
ドの0-10％がＩd ＞Ｉd,thr であり、開口部は本発明を
用いて作成されており、オゾン／TEOSがコンフォーマル
材料として用いられている。
【００１６】
【発明の効果】本発明を用いることによってすべてのダ
イオードの電流漏れがＩd ＜Ｉd,thrの電流値にまで低
減されるわけではないがかなり向上する。
【００１７】この方法を用いることによって他のいくつ
かの利点が得られる。まず、極微小な形状寸法内での写
真製版に対する位置合わせの公差が緩和される。これは
最終的な開口部の直径を変更して位置ずれを部分的に補
償できるためである。一例として、位置ずれによって開
口部にフィールド酸化物領域に伸長する端部ができた場
合、絶縁層をエッチングして開口部を形成することによ
ってこのフィールド酸化物領域からも酸化物が除去さ
れ、それによって導電性の下層の側壁が露出する。従来
技術だけを用いると、ダイオードの漏れ電流は許容でき
ないものになる。しかし、本発明を用いると、フィール
ド酸化物領域の除去された部分にはコンフォーマル材料
が詰められ、導電性の下層の側壁が再び適切に覆われ
る。第二に、このコンフォーマル層を用いた方法は直径
の大きすぎる“完成した”開口部を手直しする方法を提
供する。第三に、この方法はある種の開口部パラメータ
の加工中の調整によって開口部の形成の前の一つあるい
はそれ以上のステップにおけるパラメータの変動に対応
するあるいはそれを補償することを可能とする。第四
に、5:1 といった縦横比を有する開口部を得ることがで
きる。これはオゾン／TEOS層のコンフォーマリティが高
いためである。第五に、オゾン／TEOSのコンフォーマル
層を設けるさいに用いられる温度がＴ＝390 ℃と比較的
低い。第六に、開口部の残留レジストをエッチングの完
了前に除去することができ、非常に清浄な面が得られ
る。最後に、ある量の絶縁材料が開口部の底に残るよう
に第１開口部が形成されるとき、あるいはプラズマ処理
によって第１開口部の形成に用いられるレジストが剥が
されるとき、導電性の下層の接触面は最終製品の開口部
の形成のときにのみRIE を受ける。エッチングはかかる
接触面に悪影響を与えると考えられているが、ある量の
絶縁材料を残しておくことによって接触面が保護され
る。
【図面の簡単な説明】
【図１Ａ】本発明による絶縁層内への開口部の形成方法
の工程を示した図である。
【図１Ｂ】本発明による絶縁層内への開口部の形成方法
の工程を示した図である。
【図１Ｃ】本発明による絶縁層内への開口部の形成方法
の工程を示した図である。
【図２】従来技術により製造した７個のウエハと本発明
により製造した５個のウエハのダイオード漏れ電流値を
対数で示した図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 21/768 Ｈ０１Ｌ 21/90 Ａ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】導電性下層の上に上表面を有する絶縁層を
    与えること、前記絶縁層の中に、側壁と底部とを有し、
    所望の直径Ｄよりも大きな直径Ｄ″の第１開口部を形成
    すること、前記側壁上に約（Ｄ″ーＤ′）／２の厚さ、
    前記底部上に深さｄ′の所に上面を有するようにコンフ
    ォーマル層を形成すること、前記コンフォーマル層のー
    部分を異方性エッチング除去すること、を含む絶縁層内
    への開口部の形成方法。
JP5078751A 1992-03-12 1993-03-12 絶縁層内への開口部の形成方法 Pending JPH0869992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84993492A 1992-03-12 1992-03-12
US849934 1992-03-12

Publications (1)

Publication Number Publication Date
JPH0869992A true JPH0869992A (ja) 1996-03-12

Family

ID=25306877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5078751A Pending JPH0869992A (ja) 1992-03-12 1993-03-12 絶縁層内への開口部の形成方法

Country Status (2)

Country Link
US (1) US5342808A (ja)
JP (1) JPH0869992A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541457A (ja) * 1991-08-06 1993-02-19 Nec Corp 半導体装置の製造方法
US5393701A (en) * 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
US7025892B1 (en) 1993-09-08 2006-04-11 Candescent Technologies Corporation Method for creating gated filament structures for field emission displays
US5564959A (en) 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5599749A (en) * 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5658471A (en) * 1995-09-22 1997-08-19 Lexmark International, Inc. Fabrication of thermal ink-jet feed slots in a silicon substrate
US5552344A (en) * 1995-11-16 1996-09-03 Taiwan Semiconductor Manufacturing Company Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
KR0170902B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 제조방법
US5674783A (en) * 1996-04-01 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers
US6004873A (en) * 1996-06-19 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing the pattern sensitivity of ozone assisted chemical vapor deposited (CVD) silicon oxide insulator layers
US5973257A (en) * 1997-02-13 1999-10-26 International Rectifier Corp. Reflector layer for the well surface of a photovoltaic generator
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
JP4549075B2 (ja) * 2004-02-19 2010-09-22 株式会社リコー 半導体装置及びその製造方法
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
CN102583230B (zh) * 2012-03-14 2014-11-19 中国电子科技集团公司第三十八研究所 一种硅纳米孔洞的孔径调节方法
US9263348B2 (en) 2013-01-10 2016-02-16 International Business Machines Corporation Film thickness metrology
CN105776128B (zh) * 2016-04-25 2017-07-21 杭州电子科技大学 硅基微结构温热处理成形多样性控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JPS63207177A (ja) * 1987-02-24 1988-08-26 Toshiba Corp 半導体装置の製造方法
US4902533A (en) * 1987-06-19 1990-02-20 Motorola, Inc. Method for selectively depositing tungsten on a substrate by using a spin-on metal oxide
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス

Also Published As

Publication number Publication date
US5342808A (en) 1994-08-30

Similar Documents

Publication Publication Date Title
US5342808A (en) Aperture size control for etched vias and metal contacts
JP3669681B2 (ja) 半導体装置の製造方法
US4461672A (en) Process for etching tapered vias in silicon dioxide
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH05136105A (ja) 構造面を選択的にエツチングする方法
JPH09205145A (ja) 集積回路及びその製造方法
US6706638B2 (en) Method of forming opening in dielectric layer
US5227014A (en) Tapering of holes through dielectric layers for forming contacts in integrated devices
US7307009B2 (en) Phosphoric acid free process for polysilicon gate definition
US6278189B1 (en) High density integrated circuits using tapered and self-aligned contacts
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6211557B1 (en) Contact structure using taper contact etching and polycide step
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP2000150632A (ja) 半導体装置の製造方法
US6258726B1 (en) Method of forming isolation film for semiconductor devices
US6117764A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US5767019A (en) Method for forming a fine contact hole in a semiconductor device
JP2695689B2 (ja) 多層層間絶縁膜のエッチング方法
US6184116B1 (en) Method to fabricate the MOS gate
KR100303779B1 (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
US5958797A (en) Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch
US20050042837A1 (en) Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
EP1348233A1 (en) Method of dry etching an antireflection coating in semiconductor devices
US20030064599A1 (en) Pattern forming method
US6485654B1 (en) Method of fabricating self-aligned contacts