JPH05136183A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH05136183A
JPH05136183A JP3325175A JP32517591A JPH05136183A JP H05136183 A JPH05136183 A JP H05136183A JP 3325175 A JP3325175 A JP 3325175A JP 32517591 A JP32517591 A JP 32517591A JP H05136183 A JPH05136183 A JP H05136183A
Authority
JP
Japan
Prior art keywords
power element
lead frame
integrated circuit
circuit device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3325175A
Other languages
English (en)
Inventor
Iwao Takiguchi
岩夫 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3325175A priority Critical patent/JPH05136183A/ja
Publication of JPH05136183A publication Critical patent/JPH05136183A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 パワー素子への熱ストレスの緩和と、接合す
る半田のクラックを防止する。 【構成】 銅リードフレーム１にパワー素子２を接合す
るものにおいて、銅リードフレーム１とパワー素子２の
間にモリブデン板８を挟み、半田３により接合する。 【効果】 パワー素子２への熱ストレスの低減により、
耐ヒートサイクル性が向上し、信頼性の向上が図れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えば自動車用電装
品に使用する集積回路装置に関するものである。
【０００２】
【従来の技術】図３は従来技術による半導体装置の断面
図である。図において、１は放熱板を兼ねた銅リードフ
レーム、２はＳｉ単結晶でなるパワー素子であり、銅リ
ードフレーム１はパワー素子２の放熱効果を上げるた
め、引出しリード側とは厚みを異にする異厚材となって
いる。３はパワー素子２を取付けるための半田材、４は
パワー素子２に電流を流すリードで、通常アルミ線が使
用される。５はモールドされた樹脂である。
【０００３】図３のリードフレームは図２に示す例の如
く、引出しリード側は、数本に分かれているが、その先
端は予めタイバー部として整列固定されている。図２，
図３はそのタイバー部を切り落とした形状である。パワ
ー素子２は熱伝導率の高い銅材であるリードフレーム１
に半田３により融着され、次にアルミ線４を通常超音波
によりパワー素子２に接合し、樹脂５によりモールドパ
ッケージされる。
【０００４】
【発明が解決しようとする課題】この従来装置の構造の
ものでは、Ｓｉ単結晶で出来ているパワー素子２と銅リ
ードフレーム１の熱膨張係数の差による熱ストレスがパ
ワー素子２に不具合を生じさせることや、接合に使用し
ている半田３にクラック等の不具合を与える等の問題点
があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、熱ストレスの発生を緩和させ、
パワー素子への熱ストレスを低減し、また半田クラック
等の発生を防止した集積回路装置を得ることを目的とす
る。
【０００６】
【課題を解決するための手段】この発明に係る集積回路
装置は、パワー素子と銅リードフレーム間に、熱膨張係
数が銅より小さいモリブデンを挟んで半田付けし、パワ
ー素子の材料であるシリコンと銅の熱膨張係数の差によ
る熱ストレスを緩和するものである。
【０００７】
【作用】この発明において、熱変化による熱ストレスの
発生は、銅リードフレームが支配的であり、その熱スト
レスのパワー素子への直接的影響を熱膨張係数が銅より
小さいモリブデンが緩和する。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１，図２において、６は制御ＩＣチ
ップ、７は通常Ａｕ細線、８はモリブデン板である。こ
のモリブデン板８は例えば両面銀メッキが施され、半田
の濡れを良くしている。また銅リードフレーム１も銀メ
ッキ等が施され、制御用ＩＣチップ６等と共に半田濡れ
対策が施されている。チップ類のダイボンド、ワイヤボ
ンドの後、パワー素子２、制御ＩＣチップ６は一体型モ
ールド５でパッケージされる。その他の構成は従来のも
のと同様である。
【０００９】各材料の熱膨張係数（×１０-6/℃）は、
銅１７、半田（９５％Ｐｂ）２８.７、モリブデン５.
１，シリコン３.５であるため、シリコンからなるパワ
ー素子２と銅リードフレーム１の熱膨張の差をモリブデ
ン板８が緩和する。なお、制御ＩＣチップ６については
発熱量が少ないから、モリブデン板を必要としない。
【００１０】
【発明の効果】以上のようにこの発明によれば、パワー
素子と銅リードフレームの熱膨張係数の差による熱スト
レスを、モリブデン板が緩和するので、パワー素子の不
具合を防止出来、信頼性の高いものが得られる効果があ
る。
【図面の簡単な説明】
【図１】この発明の一実施例によるパワー素子、制御Ｉ
Ｃ一体型混成集積回路装置の側面断面図を示す。
【図２】この発明の斜視図を示す。
【図３】従来技術の側面断面図を示す。
【符号の説明】
１ 銅リードフレーム ２ パワー素子 ３ 半田 ４ アルミ線 ５ モールド樹脂 ６ 制御ＩＣチップ ７ Ａｕ細線 ８ モリブデン板

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 パワー素子が銅リードフレーム上に半田
    付けされた集積回路装置において、パワー素子と銅リー
    ドフレーム上にモリブデン板を半田付けし、さらにこの
    モリブデン板上にパワー素子を半田付けしたことを特徴
    とする集積回路装置。
JP3325175A 1991-11-12 1991-11-12 集積回路装置 Pending JPH05136183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3325175A JPH05136183A (ja) 1991-11-12 1991-11-12 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3325175A JPH05136183A (ja) 1991-11-12 1991-11-12 集積回路装置

Publications (1)

Publication Number Publication Date
JPH05136183A true JPH05136183A (ja) 1993-06-01

Family

ID=18173850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3325175A Pending JPH05136183A (ja) 1991-11-12 1991-11-12 集積回路装置

Country Status (1)

Country Link
JP (1) JPH05136183A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035347A1 (de) * 1996-03-20 1997-09-25 Siemens Aktiengesellschaft Halbleitervorrichtung
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035347A1 (de) * 1996-03-20 1997-09-25 Siemens Aktiengesellschaft Halbleitervorrichtung
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US5763296A (en) Method for fabricating an electronic device structure with studs locating lead frame on backing plate
JP3299421B2 (ja) 電力用半導体装置の製造方法およびリードフレーム
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH0546045U (ja) 半導体パツケージ
JP2001291823A (ja) 半導体装置
JP2000077435A (ja) 半導体装置及びその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JPH0645409A (ja) ワイヤーボンディング方法及びその装置
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JP7557525B2 (ja) 半導体装置
JPH0418694B2 (ja)
JPH09186288A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JPH11135532A (ja) 半導体チップ及び半導体装置
JP2001068582A (ja) 半導体装置及びその製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
KR940005489Y1 (ko) 스몰언더라인(Small Underline)형 반도체 패키지
JPH02150051A (ja) 半導体モジュール
JP2026062974A (ja) 半導体装置
JPH07106508A (ja) マルチチップモジュールおよびその製造方法